JPS5873881A - Ｉｃテスタ - Google Patents

Ｉｃテスタ

Info

Publication number
JPS5873881A
JPS5873881A JP56173428A JP17342881A JPS5873881A JP S5873881 A JPS5873881 A JP S5873881A JP 56173428 A JP56173428 A JP 56173428A JP 17342881 A JP17342881 A JP 17342881A JP S5873881 A JPS5873881 A JP S5873881A
Authority
JP
Japan
Prior art keywords
driver
tester
input
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56173428A
Other languages
English (en)
Other versions
JPH023948B2 (ja
Inventor
Kunio Takeuchi
竹内　久仁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Takeda Riken Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Takeda Riken Industries Co Ltd filed Critical Advantest Corp
Priority to JP56173428A priority Critical patent/JPS5873881A/ja
Priority to US06/435,742 priority patent/US4523312A/en
Publication of JPS5873881A publication Critical patent/JPS5873881A/ja
Publication of JPH023948B2 publication Critical patent/JPH023948B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＩＣテスタの入出力回路に関し、被試験ＩＣ
に安定した信シ）波形を供給するとともに、他方被試験
ＩＣ側からみたＩＣテスタの入力容量を極めて少さくさ
せたＩＣテスタを提供しようとするものである。
ＩＣテスタの入出力回路は、被試験ＩＣの各ピンに対応
して複数の入力回路と信号伝送回路を有しており、被試
験ＩＣの特定のピンが入力状態のときは、試験パターン
信号がＩＣテスタのドライバで適当に増幅され、信号伝
送回路を経て被試験ＩＣに与えられる。被試験ＩＣの特
定ピンが出力状態のときは、その応答信号が信号伝送回
路を経てＩＣテスタのコンパレータに送られ、その応答
信号が期待値信号と比較されて被試験ＩＣは試験される
。
第１図に従来のＩＣテスタの入出力回路を示す。第１図
に於て、ＩＣテスタ１のドライバ２は、入力端子として
、試験パターン信号入力端子Ａとインヒビット信号入力
端子Ｂを有している。いま、ＩＣテスタ１の特定の入出
力回路が出力状態のときは、第２図人に示す試験パター
ン信号ａがドライバ２の入力端子Ａに供給され、ドライ
バ２では被試験ＩＣｌ０に適する信号レベルや信号電力
に増幅されてその出力が信号伝送回路４を経て被試験Ｉ
Ｃ１０に与えられる。ＩＣテスタ】の入出力回路が入力
状態のときは、ドライバ２の入力端子Ｂにインヒビット
信号すとして第２図（Ｂ）に示すような信号Ｈが加えら
れ、ドライバ２の出力インピーダンスが無限大となり、
被試験ＩＣｌ０からの応答信号は信号伝送回路４を経て
コンパレータ３に与えられて被試験１ｃｌＯ（７１）試
験が行なわれる。
これらの試験状態において、ＩＣテスタ１の複数の入出
力回路から被試験ＩＣｌ０の複数のピンに同一タイミン
グで、蘂るいは若干すら１１：１ したタイミングで試験パターン信号を供給する＊＃油−
１もこのとき被試験ＩＣｌ０の各ピンの負荷容量によっ
てその信号波形は鈍るが、各ピンの負荷容量が異なるた
めに、それぞれ波形の鈍りが異なり、複数ピンでのタイ
ミングがとりにくい現象が生じていた。被試験ＩＣｌ０
を代えたときも同様な現象が生じていた。
すなわち第３図人に示すようにドライバ２の出力波形が
理想的な矩形波であっても、被試験ＩＣｌ０の各ピンに
与えられる信号波形は、それぞれの負荷容量によって立
ち上り時間ＴγはＴｒｌとなったりＴｆ２となったりす
る。）ケち下り時間Ｔｆも同様にＴｆ＋やＴｈとなる。
これらの的なタイミングがとりにくくなる。したがって
、ドライバ２の出力波形のＴｒやＴｆ　　は被試験ＩＣ
を試験し得る範囲で第３図（Ｂ）に示すようにある程度
大きい方が変動の度合が少なくなり、総合的なタイ、、
、、ミングが取り易く、望ましい波形となる。この波形
をドライバ２で調整して精製することは困難であり、ま
た調整できたとしても波形が不安定になるおそれがある
。
また、ドライバ２で立ち上り時間Ｔｒや立ち下り時間Ｔ
ｆを調整し、望ましい波形にしたとしても、ドライバ２
の出力波形の振幅を変化させたとき、第４図人に示すよ
うに、その振幅によってＴｆやＴｆが変動し、これもま
た総合的なタイミングがとりにくくなる欠点を有してい
る。
この発明の目的は、上記の欠点を無くしたＩＣテスタの
高速入出力回路を提供するにある。
すなわち、ドライバの出力波形のＴｆやＴｆをある程度
大きくして、総合的なタイミングがとり易い望ましい安
定な波形とし、また振幅の変化によるＴｆやＴｆの変動
を無くした出力波形を被試験ＩＣに供給するものである
。
この発明の他の目的は、被試験ＩＣ側からみた容量を極
めて少さくしたＩＣテスタを提供するものである。
第５図にこの発明の一実施例を示す。第５図において、
第１図と対応する部分には同一符号を付してその重複説
明は省略する。この発明は、ドライバ２とコンパレータ
３との間に低域フィルタ５を挿入し、その低域フィルタ
５の接地端子と接地間に高速スイッチ６を挿入し、その
スイッチのオン−オフをドライバ２のインヒビット信号
すと同期して駆動するものである。
低域フィルタに理想的な矩形波を加えると、（Ｂｌで示
すように一定のＴｆとＴｆを有する矩形波を得ることが
できる。しかも入力信号の振幅で変動が極めて少さい。
従ってＩＣテスタ１のドライバ２の出力端子とコンパレ
ータ３との間に低域フィルタ５を挿入することによりＶ
ライフＣ２ て、　　　　　　　では理想的に近い矩形波。
°信号を安定に発生させることができ、低域フィルタ５
で任意の立ち、Ｌ：、り時間Ｔγ、立ち下り時間Ｔｆを
有する安定したしかも総合的タイミングがとり易く望ま
しい信号をつくることができる。
一方、被試験ＩＣ１０側から見たＩＣテスタ１の入力容
量は低域フィルタ５の挿入によって低域フィルタ５の容
量Ｃが加わり大きくなる。
従ってＩＣテスタ１の入出力回路が人力状態のときは、
低域フィルタ５の接地端子と接地間を切り離し、低域フ
ィルタ５の容量Ｃの影響を無くすようにする。すなわち
、低域フィルタ５の接地端子と接地間にスイ、ツチ６を
挿入し入出力回路が出力状態のときにはスイ・ソチ６を
導通して低域フィルタ５を動作させ、望ましい信号波形
を被試験ＩＣ’ＩＯに供給する。
入出力回路が人力状態のときにはスイッチ６を遮断する
ことにより入出力端子からみたドライバ２側のインピー
ダンスを無限大にし、入力容量を非常に少さくすること
ができます。
第５図により動作を説明する。入力状態のときはドライ
バ２の試験パターン信号入力端子Ａには第２図人に示す
ような試験パターン信号ａが供給される。インヒピット
信号入力端子Ｂには第５図Ｂ）に示す信号りが供給され
、ドライバ２を動作状態にするとともにゲート回路７を
介してトランジスタＱ２およびＱ４を能動状態にする。
従ってスイッチ６のダイオードＤｌ、　Ｄ２．　Ｄ３．
およびＤ４も導通状態となってスイッチ６は導通する。
試験パターン信号ａはドライバ２で、被試験ＩＣｌ０に
適する信号レベル、信号電力に増幅され、波形整形され
て低域フィルタ５に供給される。低域フィルタ５を通す
ことにより信号波形は総合タイミングの取り易い任意の
立ち上り時間Ｔｒ１立ち下り時間Ｔｆを有する信号波形
となり信号伝送回路４を介して被試験ＩＣｌ０に供給さ
れる。
入出力回路が入力状態のときには、第２図（Ｂｌに示す
ようにド・ライバ２の入力端子Ｂにインヒヒット信号す
どして信号Ｈが与えられ、ドライバ２の出力インピーダ
ンスは無限大となる。一方、信号Ｈはゲート回路７を介
して、トランジスタＱ１とＱ、を導通にし、Ｑ・とＱ、
を遮　４断状態とする。よって、ダイオードＤ、、Ｄ、
、Ｄ。
およびＤ４も遮断状態となり、スイ・ソチ６は遮断する
。この時入出力端子からみたドライノく２側は、容量も
極めて少さく、インピーダンスは無限大となっている。
従って被試験ＩＣ１０よりの応答信号は安定な波形でコ
ン、ｆレータβに供給することができる。
以上説明したように、どの発明によれば、被試験ＩＣの
各ピンの負荷容量にばらつきがあっても、被試験ＩＣが
代っても、また供給する信号振幅を変化させても、被試
験ＩＣの各ピンには総合タイミングの取り易い安定した
試験パターン信号の波形を供給することができる。また
ＩＣテスタが入力状態においても入力容量が極めて少さ
いＩＣテスタとなり、全体として総合タイミングがきわ
めて容易番ことれる高速ＩＣテスタを提供することがで
き、この効果は実用に供して頗る大である。
【図面の簡単な説明】
第１図は従来のＩＣテスタの入出力回路、第２図はその
動作のタイミング図、第３図および第４図は説明するた
めの信号波形図、第５図はこの発明によるＩＣテスタの
入出力回路の一実施例である。 １：ＩＣテスタの入出力部 ２：ドライバ ３：コンパレータ ４；信号伝送回路 ５：低域フィルタ ６：スイッチ １０：被試験ＩＣ 出願人　タヶゲ理研工業株式会社 第　　１ｊ−：Ｊ 第３図 （Ａ）　　　　　　　（Ｂ） 坑　　４　１・・・１

Claims (1)

    【特許請求の範囲】
  1. 試験ＩＣに与え、その応答出力をコンパレータ群を介し
    て取り出すＩＣテスタにおいて、該ドライバと該コンパ
    レータの入力端子間に低域フィル〉を介挿し゛、該低域
    フィルタの接地端子と接地間にスイッチを設け、該ドラ
    イバの動作時には該スイッチを導通して接地し、該ドラ
    イバにインヒビ、−／ト信号が加えられた時には該スイ
    ッチをしゃ断することを特徴とするＩＣテスタ。
JP56173428A 1981-10-29 1981-10-29 Ｉｃテスタ Granted JPS5873881A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56173428A JPS5873881A (ja) 1981-10-29 1981-10-29 Ｉｃテスタ
US06/435,742 US4523312A (en) 1981-10-29 1982-10-21 IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56173428A JPS5873881A (ja) 1981-10-29 1981-10-29 Ｉｃテスタ

Publications (2)

Publication Number Publication Date
JPS5873881A true JPS5873881A (ja) 1983-05-04
JPH023948B2 JPH023948B2 (ja) 1990-01-25

Family

ID=15960266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56173428A Granted JPS5873881A (ja) 1981-10-29 1981-10-29 Ｉｃテスタ

Country Status (2)

Country Link
US (1) US4523312A (ja)
JP (1) JPS5873881A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111281U (ja) * 1983-12-29 1985-07-27 株式会社アドバンテスト 入出力回路

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3312687A1 (de) * 1983-04-08 1984-10-18 Siemens AG, 1000 Berlin und 8000 München Einrichtung zur pruefung von elektrische schaltkreise enthaltenden prueflingen
US4646299A (en) * 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US4635259A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Method and apparatus for monitoring response signals during automated testing of electronic circuits
US4637020A (en) * 1983-08-01 1987-01-13 Fairchild Semiconductor Corporation Method and apparatus for monitoring automated testing of electronic circuits
US4635256A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Formatter for high speed test system
US4605894A (en) * 1983-08-29 1986-08-12 Genrad Semiconductor Test, Inc. High density test head
US4658400A (en) * 1984-06-07 1987-04-14 Trilogy Computer Development Partners, Ltd. WSI tester
US4779273A (en) * 1984-06-14 1988-10-18 Data General Corporation Apparatus for self-testing a digital logic circuit
GB8423310D0 (en) * 1984-09-14 1984-10-17 Gec Avionics Electric circuit testing equipment
JPS61133873A (ja) * 1984-12-03 1986-06-21 Mitsubishi Electric Corp 半導体試験装置
US4827437A (en) * 1986-09-22 1989-05-02 Vhl Associates, Inc. Auto calibration circuit for VLSI tester
US4799220A (en) * 1987-02-19 1989-01-17 Grumman Aerospace Corporation Dynamic system for testing an equipment
US5426767A (en) * 1987-08-03 1995-06-20 Compaq Computer Corporation Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit
US4879661A (en) * 1987-10-02 1989-11-07 International Business Machines Corporation Bi-directional circuit to interface between a low current device and high current tester
US4928062A (en) * 1988-01-20 1990-05-22 Texas Instruments Incorporated Loading and accurate measurement of integrated dynamic parameters at point of contact in automatic device handlers
US5200696A (en) * 1990-09-10 1993-04-06 Ltx Corporation Test system apparatus with Schottky diodes with programmable voltages
JP2956913B2 (ja) * 1991-05-15 1999-10-04 株式会社アドバンテスト Ｉｃ試験装置
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
US6055661A (en) * 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
US6101458A (en) * 1997-10-30 2000-08-08 Lsi Logic Automatic ranging apparatus and method for precise integrated circuit current measurements
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
US6323694B1 (en) 1998-04-01 2001-11-27 Ltx Corporation Differential comparator with a programmable voltage offset for use in an automatic tester
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6137310A (en) * 1999-02-19 2000-10-24 Teradyne, Inc. Serial switch driver architecture for automatic test equipment
US6208225B1 (en) 1999-02-25 2001-03-27 Formfactor, Inc. Filter structures for integrated circuit interfaces
US6448865B1 (en) 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system
US6459343B1 (en) 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6218910B1 (en) 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
JP4119060B2 (ja) * 1999-10-01 2008-07-16 株式会社アドバンテスト 試験装置
US6642734B1 (en) * 1999-12-01 2003-11-04 Hitachi Electronics Engineering Co., Ltd. Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates
US6563298B1 (en) 2000-08-15 2003-05-13 Ltx Corporation Separating device response signals from composite signals
US6642707B1 (en) * 2000-09-13 2003-11-04 Teradyne, Inc. High-speed peaking circuit for characteristic impedance control
DE10051100C1 (de) * 2000-10-14 2002-07-11 Infineon Technologies Ag Integrierter Halbleiterbaustein mit überbrückbarem Eingangs-Tiefpassfilter
JP3950646B2 (ja) * 2001-05-21 2007-08-01 株式会社日立製作所 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ
US6816031B1 (en) * 2001-12-04 2004-11-09 Formfactor, Inc. Adjustable delay transmission line
US9813050B1 (en) * 2016-04-13 2017-11-07 Analog Devices, Inc. Comparator circuit with input attenuator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1951861A1 (de) * 1968-10-17 1970-08-06 Gen Electric Information Syste Verfahren und Anordnung zur automatischen UEberpruefung von Karten mit gedruckten Schaltungen
US3633016A (en) * 1970-03-04 1972-01-04 Digital General Corp Apparatus and method for testing electrical systems having a plurality of terminals
US4055801A (en) * 1970-08-18 1977-10-25 Pike Harold L Automatic electronic test equipment and method
US3976940A (en) * 1975-02-25 1976-08-24 Fairchild Camera And Instrument Corporation Testing circuit
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit
US4122995A (en) * 1977-08-02 1978-10-31 Burroughs Corporation Asynchronous digital circuit testing system
US4245352A (en) * 1979-03-07 1981-01-13 International Jensen Incorporated Automated system for testing radio receivers
US4439727A (en) * 1981-12-21 1984-03-27 Ibm Corporation Low capacitance pad for semiconductor chip testing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111281U (ja) * 1983-12-29 1985-07-27 株式会社アドバンテスト 入出力回路

Also Published As

Publication number Publication date
US4523312A (en) 1985-06-11
JPH023948B2 (ja) 1990-01-25

Similar Documents

Publication Publication Date Title
JPS5873881A (ja) Ｉｃテスタ
JPH01154619A (ja) 可変遅延回路
AU4425185A (en) Logic circuit
KR850001539B1 (ko) 전류형 4차 능동여파기
US4379240A (en) Latching pulse width modulation comparator
EP0434898A2 (en) Semiconductor integrated circuit
JPS6378612A (ja) レベルシフト回路
JPS61176205A (ja) 演算増幅器
JPS62232216A (ja) パルス発生器
DE10000225B4 (de) Integrierte Mikrowellen/Millimeterwellenschaltung
US3060322A (en) Magnetic core gate
JPS62196919A (ja) 比較器
Paoluzzi Variable gain amplifier (ps/rf-hc 3190)
EP0588111A2 (de) Speicherelement
DE3427542A1 (de) Schaltungsanordnung zur einstellung des emitterstromes einer transistorverstaerkerstufe
JP2956911B2 (ja) Ｉｃ試験装置
CN1166243A (zh) 一种预换算装置电路
JPS6210917A (ja) 差動増幅型ヒステリシスコンパレ−タ回路
JPS63187810A (ja) 試験信号発生回路
JPH0792491B2 (ja) 電子デバイス駆動回路
JPH0231522B2 (ja)
JPH04334120A (ja) Ｅｃｌ出力回路
JPH03153112A (ja) バイアスシフト回路およびバイアスシフト方法
JPS61258520A (ja) 可変遅延回路
CS230756B1 (cs) Zapojeni měniče kmitočtu