JPS5874079A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS5874079A JPS5874079A JP56173308A JP17330881A JPS5874079A JP S5874079 A JPS5874079 A JP S5874079A JP 56173308 A JP56173308 A JP 56173308A JP 17330881 A JP17330881 A JP 17330881A JP S5874079 A JPS5874079 A JP S5874079A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- film thickness
- thickness
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/01—Manufacture or treatment
- H10D48/04—Manufacture or treatment of devices having bodies comprising selenium or tellurium in uncombined form
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マトリックス型液晶表示装置（以下、ＬＣＤ
と記す）の各々の絵素に付加する非線形素子として適す
る薄膜トランジスタ（以下、ＴＰＴと記す）に関するも
のである。特に、半導体としてテルルを用いたＴＰＴ（
以下、Ｔｅ−ＴＰＴと記す）の構造に対して、最適条件
を与えるものである。
と記す）の各々の絵素に付加する非線形素子として適す
る薄膜トランジスタ（以下、ＴＰＴと記す）に関するも
のである。特に、半導体としてテルルを用いたＴＰＴ（
以下、Ｔｅ−ＴＰＴと記す）の構造に対して、最適条件
を与えるものである。
まず、弗１図を参照しながらＴＰＴの構造・製造法につ
いて説明する。第１図に、ＴＰＴの構造例を示すように
、ＴＰＴは絶縁性基板１１の上に、ゲート電極１２、ゲ
ート絶縁膜１３、半導体膜１４を順次積層し、さらにソ
ース電極１５とドレイン電極Ｆ６を対向して設置するこ
とにより構成される。
いて説明する。第１図に、ＴＰＴの構造例を示すように
、ＴＰＴは絶縁性基板１１の上に、ゲート電極１２、ゲ
ート絶縁膜１３、半導体膜１４を順次積層し、さらにソ
ース電極１５とドレイン電極Ｆ６を対向して設置するこ
とにより構成される。
また、その製造法は通常の薄膜形成技術たとえば、真空
蒸着法、スパッタリング、イオンブレーティング、ＣＶ
Ｄ、プラズマＣＶＤ等が利用できる。 ′ 絶縁性基板１１としては、ガラス板、セラミック板、ゲ
ート電極１２としては金属等の導電材料、ゲート絶縁膜
１３としては、金属酸化物、チツ化物等の絶縁材料、半
導体膜１４としては、ＣｄＳ、。
蒸着法、スパッタリング、イオンブレーティング、ＣＶ
Ｄ、プラズマＣＶＤ等が利用できる。 ′ 絶縁性基板１１としては、ガラス板、セラミック板、ゲ
ート電極１２としては金属等の導電材料、ゲート絶縁膜
１３としては、金属酸化物、チツ化物等の絶縁材料、半
導体膜１４としては、ＣｄＳ、。
Ｃｄ Ｓ ｅＨＰ ｂ ５ｒＴｅ ＋ Ｓ を等の半導
体材料、ソース電極１５及びドレイン電極１６としては
、金属等の導電材料、（好ましくは、半導体膜１４とオ
ーム接触するもの）を用いる。
体材料、ソース電極１５及びドレイン電極１６としては
、金属等の導電材料、（好ましくは、半導体膜１４とオ
ーム接触するもの）を用いる。
かかる構造を有するＴＰＴをＬＣＤのマルチプレキシン
グ駆動に用いる場合、ＴＰＴのオフ抵抗（ＲＱＦＦ）が
充分大きく、したがって遮断性か良好−であること、オ
フ抵抗（ＲｏＦＦ）とオン抵抗（ＲｏＮ）との比（Ｒｏ
ＦＦ／ＲｏＮ ）が充分大きく、したカセってオン時に
大きなドレイン電流（ＩｄｏＪＶ）が得られること。お
よびスイッチング速度が大きいことが要請される。
グ駆動に用いる場合、ＴＰＴのオフ抵抗（ＲＱＦＦ）が
充分大きく、したがって遮断性か良好−であること、オ
フ抵抗（ＲｏＦＦ）とオン抵抗（ＲｏＮ）との比（Ｒｏ
ＦＦ／ＲｏＮ ）が充分大きく、したカセってオン時に
大きなドレイン電流（ＩｄｏＪＶ）が得られること。お
よびスイッチング速度が大きいことが要請される。
本発明者等は、半導体膜としてテルルＴｅ を用いたＴ
ｅ−ＴＦＴのＴｅの膜厚、ゲート絶縁膜の材料および膜
厚と、上記ＴＰＴに要求される電気的諸性質との関係を
種々検討した結果に基いて本発明をなすに到つ、たもの
である。
ｅ−ＴＦＴのＴｅの膜厚、ゲート絶縁膜の材料および膜
厚と、上記ＴＰＴに要求される電気的諸性質との関係を
種々検討した結果に基いて本発明をなすに到つ、たもの
である。
即ち、本発′明は、ＬＣＤのマルチプレキシング駆動に
最適なＴｅ −ＴＰＴ を提供すること、より具体的に
は、オフ時の遮断性に優れ、しかも大きな駆動電流（Ｉ
ｄｏ、Ｎ）が得られ、１／スイツチングの応答性に優れ
たＴｅ−ＴＰＴを提供木ることを目的としている。
最適なＴｅ −ＴＰＴ を提供すること、より具体的に
は、オフ時の遮断性に優れ、しかも大きな駆動電流（Ｉ
ｄｏ、Ｎ）が得られ、１／スイツチングの応答性に優れ
たＴｅ−ＴＰＴを提供木ることを目的としている。
以下、゛第２図を参照しながら、本発明の詳細な説明す
る。
る。
ガラス板、セラミック板等の絶縁性基板２１の上に、ゲ
ート絶縁膜２２としてタンタル（Ｔａ）を５００ＯＡ蒸
着する。次に、このＴａのゲート絶縁膜２２に対して陽
極酸化処理を施し、酸化タンタル（Ｔａ２０５ ）より
なるゲート絶縁膜２３を形成する。
ート絶縁膜２２としてタンタル（Ｔａ）を５００ＯＡ蒸
着する。次に、このＴａのゲート絶縁膜２２に対して陽
極酸化処理を施し、酸化タンタル（Ｔａ２０５ ）より
なるゲート絶縁膜２３を形成する。
陽極酸化は、３％ホウ酸アンモニウム水溶液中で行ない
、化成電圧は３３〜２００Ｖである。この場合ゲート絶
縁膜（Ｔａ２０５ ） ２３（７）膜厚は、５ｏｏ〜３
０００Ａρ範囲とする。
、化成電圧は３３〜２００Ｖである。この場合ゲート絶
縁膜（Ｔａ２０５ ） ２３（７）膜厚は、５ｏｏ〜３
０００Ａρ範囲とする。
次に、ゲート絶縁膜（Ｔａ２０ｓ）２３上に半導体膜２
４止して、テルル（Ｔｅ）を膜厚３ｏ〜８ｏ′Ａの範囲
で蒸着する。ソース電極２５とドレイン電極２６は、ニ
アケル（Ｎｉ）を膜厚２００〜２０００．Ａ（７）範囲
で蒸着する。最後に、ＴＰＴを被覆する絶縁膜２７とし
て、酸化アルミラ、ラム（Ａｔ２０ａ）、チッ化ケイ素
（Ｓ ｉ、５Ｎ４） 、 ’ＴｈｚＱｓのうちいずれが
を５０〜５０００人堆積する。１：：：、、。
４止して、テルル（Ｔｅ）を膜厚３ｏ〜８ｏ′Ａの範囲
で蒸着する。ソース電極２５とドレイン電極２６は、ニ
アケル（Ｎｉ）を膜厚２００〜２０００．Ａ（７）範囲
で蒸着する。最後に、ＴＰＴを被覆する絶縁膜２７とし
て、酸化アルミラ、ラム（Ａｔ２０ａ）、チッ化ケイ素
（Ｓ ｉ、５Ｎ４） 、 ’ＴｈｚＱｓのうちいずれが
を５０〜５０００人堆積する。１：：：、、。
本実施例では、Ｔｅ ｆ＄２４の膜厚が３０〜８ｏ＾、
’ｆ −） 絶ｍ 膜２３ Ｔａ２０５ ノ膜厚が５ｏ
ｏ〜３ｏｏｏ入であり、さらに絶縁膜２７でコートした
Ｔｅ−ＴＰＴである。本発明のＴｅ−ＴＦＴＩ！ｌ（、
Ｌ ＣＤのマルチプレキシング駆動に及ぼす有効性につ
いて、本発明に係るＴｅ−ＴＦＴで得られた特性を寄照
しながら述べる。
’ｆ −） 絶ｍ 膜２３ Ｔａ２０５ ノ膜厚が５ｏ
ｏ〜３ｏｏｏ入であり、さらに絶縁膜２７でコートした
Ｔｅ−ＴＰＴである。本発明のＴｅ−ＴＦＴＩ！ｌ（、
Ｌ ＣＤのマルチプレキシング駆動に及ぼす有効性につ
いて、本発明に係るＴｅ−ＴＦＴで得られた特性を寄照
しながら述べる。
ＴＰＴをＬＣＤのマルチプレキシング駆動に用いる場合
、ＴＰＴのオフ抵抗（ＲＯＦＦ）が充分大きいこと、Ｒ
ＯＦＦとオン抵抗（ＲＯＮ）との比（ＲＯＦＦ／ＲＯＮ
）が大きいこと、スイッチング速度の大なることが必要
となる。
、ＴＰＴのオフ抵抗（ＲＯＦＦ）が充分大きいこと、Ｒ
ＯＦＦとオン抵抗（ＲＯＮ）との比（ＲＯＦＦ／ＲＯＮ
）が大きいこと、スイッチング速度の大なることが必要
となる。
ＲＯＦＦの充分大きいＴｅ −Ｔ Ｐ Ｔ を得るた
めには、Ｔｅ 膜厚を小さくすることが有効である。し
かしながら、Ｔｅ 膜厚２ＯＡ以下で、Ｔｅ−ＴＰＴ
を製作したところ、オン時のドレイン電流が非常に小さ
くなり、実質上、ドレイン電流（Ｉｄ）の変調がみられ
ない。これは、Ｔｅ膜を蒸着した際、膜厚２ＯＡ以下で
はＴｅ が電気的な連続性を失なうためと考えられる。
めには、Ｔｅ 膜厚を小さくすることが有効である。し
かしながら、Ｔｅ 膜厚２ＯＡ以下で、Ｔｅ−ＴＰＴ
を製作したところ、オン時のドレイン電流が非常に小さ
くなり、実質上、ドレイン電流（Ｉｄ）の変調がみられ
ない。これは、Ｔｅ膜を蒸着した際、膜厚２ＯＡ以下で
はＴｅ が電気的な連続性を失なうためと考えられる。
したがって、蒸着段階でむやみにＴｅの膜厚を小さくす
ることはできない。
ることはできない。
そこで、ＲＯＦＦを大きくするため、Ｔｅ−ＴＦＴをＡ
ｚｚＯａ 、 ５ｉａＮ４． ＴａｚＯｓなどの絶縁物
でコートする手段がなされた。Ｔｅ膜厚６０λ；Ｔａ２
０５膜厚１２００人のＴｅ−ＴＦＴテ、オン状態（ゲー
ト電圧Ｖｇ＝−１０Ｖ）のドレイン電流（ＩｄＯＮ）と
オフ状態（ｖｇ＝＋５ｖ）のドレイン電流（ＩｄＯＦＦ
）ヲ測定スると、Ａｔ２０３でコートしたものは、Ｉｄ
ＯＮ−Ｊ、７×１０ Ａ 、 Ｉｄｏｐｐ ＝６Ｘ１
０ Ａとなり、コートしていないものは、ＩｄＯＮ＝
４．Ｑ×１Ｑ−５Ａ、 ＩｄＯＦＦ＝ｌ、８×１Ｑ−
６Ａであった。Ａｔ２０ ａをコートしたものは、しな
いものに比べて、ＩｄＯＰＦが１×３Ｑ程度に減少して
いるが、ＩｄｏＮ は、どちらもほとんどかわらない
。
ｚｚＯａ 、 ５ｉａＮ４． ＴａｚＯｓなどの絶縁物
でコートする手段がなされた。Ｔｅ膜厚６０λ；Ｔａ２
０５膜厚１２００人のＴｅ−ＴＦＴテ、オン状態（ゲー
ト電圧Ｖｇ＝−１０Ｖ）のドレイン電流（ＩｄＯＮ）と
オフ状態（ｖｇ＝＋５ｖ）のドレイン電流（ＩｄＯＦＦ
）ヲ測定スると、Ａｔ２０３でコートしたものは、Ｉｄ
ＯＮ−Ｊ、７×１０ Ａ 、 Ｉｄｏｐｐ ＝６Ｘ１
０ Ａとなり、コートしていないものは、ＩｄＯＮ＝
４．Ｑ×１Ｑ−５Ａ、 ＩｄＯＦＦ＝ｌ、８×１Ｑ−
６Ａであった。Ａｔ２０ ａをコートしたものは、しな
いものに比べて、ＩｄＯＰＦが１×３Ｑ程度に減少して
いるが、ＩｄｏＮ は、どちらもほとんどかわらない
。
したがって、Ｔｅ−ＴＰＴのＲＯＦＦを大きくする手段
として、絶縁膜でＴｅ −Ｔ Ｐ Ｔをコートすること
が有効であることがわかる。このことは、Ｔｅ中の多数
キャリアである正孔が、コートした絶縁膜中にトラライ
され、その正電荷のために、コートした絶縁膜との界面
付近のＴｅ膜中に、空乏層を生じ、Ｔｅ 膜の電気的な
実効膜厚を減するためであると理解できる。すなわち、
Ｔｅ膜厚が実効的に減少したために、オフ状態での正孔
の数か、絶縁膜をコートする前に比べて減り、その結果
ＲＯＦＦが太きくなるのであり、絶縁膜コートの有無に
かかわらず、ＩｄＯＮは、はとんど変化しないことから
、正孔の移動度を減することなしに、Ｔｅ膜厚を実効的
に減少させていることがわかる。また、Ｔｅ −Ｔ Ｐ
Ｔを絶縁膜でコートすることにより、液晶との直接的
な接触をさけることができるという利点もある。
として、絶縁膜でＴｅ −Ｔ Ｐ Ｔをコートすること
が有効であることがわかる。このことは、Ｔｅ中の多数
キャリアである正孔が、コートした絶縁膜中にトラライ
され、その正電荷のために、コートした絶縁膜との界面
付近のＴｅ膜中に、空乏層を生じ、Ｔｅ 膜の電気的な
実効膜厚を減するためであると理解できる。すなわち、
Ｔｅ膜厚が実効的に減少したために、オフ状態での正孔
の数か、絶縁膜をコートする前に比べて減り、その結果
ＲＯＦＦが太きくなるのであり、絶縁膜コートの有無に
かかわらず、ＩｄＯＮは、はとんど変化しないことから
、正孔の移動度を減することなしに、Ｔｅ膜厚を実効的
に減少させていることがわかる。また、Ｔｅ −Ｔ Ｐ
Ｔを絶縁膜でコートすることにより、液晶との直接的
な接触をさけることができるという利点もある。
そこで、絶縁膜でコートしたＴｅ−ＴＰＴの特性を、第
３図と第４図に示す。第３図は、ＩｄとＴｅ＠厚との関
係、第４図は正孔移動度（μ）とＴｅ膜厚との関係を示
したものである。
３図と第４図に示す。第３図は、ＩｄとＴｅ＠厚との関
係、第４図は正孔移動度（μ）とＴｅ膜厚との関係を示
したものである。
第３図かられかるように、絶縁膜でコートしたＴｅ−Ｔ
ＦＴのＩｄＯＦＦは、Ｔｅ膜厚３５〜５０Ａのところで
急激に減少し、また、ＩｄＯＮも３０〜５０Ａのところ
で急に減少する。このＩｄＯＮの減少は、第４図に示す
正孔移動度μの減少に対応するものと理解できる。また
、ＲＯＦり’ＲＯＭすなわちＩｄｏＮ／Ｉｄｏｐｐは、
８０Ａ以下で、Ｔｅ膜厚が小さくなるにつれて大きくな
っている。
ＦＴのＩｄＯＦＦは、Ｔｅ膜厚３５〜５０Ａのところで
急激に減少し、また、ＩｄＯＮも３０〜５０Ａのところ
で急に減少する。このＩｄＯＮの減少は、第４図に示す
正孔移動度μの減少に対応するものと理解できる。また
、ＲＯＦり’ＲＯＭすなわちＩｄｏＮ／Ｉｄｏｐｐは、
８０Ａ以下で、Ｔｅ膜厚が小さくなるにつれて大きくな
っている。
正孔移動度μはＴｅ−ＴＰＴのスイッチング速度を決定
するものであり、μが大きいほど好ましい。
するものであり、μが大きいほど好ましい。
第４図に明らかなように、正孔移動度μは、Ｔｅ膜厚が
小さいほど小さくなっていることがわかる。
小さいほど小さくなっていることがわかる。
したかって、ＩｄＯＦＦが少な（、ＲＯＦＦ／ＲＯＮが
大でなければならないという要請から、Ｔｅ膜厚は、あ
る値以下でなくてはならないと同時に、スイッチング速
度か大（μが大）でなければならないという要請からＴ
ｅ膜厚は、ある値以上でなければならない。
大でなければならないという要請から、Ｔｅ膜厚は、あ
る値以下でなくてはならないと同時に、スイッチング速
度か大（μが大）でなければならないという要請からＴ
ｅ膜厚は、ある値以上でなければならない。
たとえば、２００本のマルチプレキシングをする場合、
少なくとも２００倍程度のＲＯＦ Ｆ／ＲＯＭが必要で
ある。このためには、第３図を参照すれば、なくてはな
らない。
少なくとも２００倍程度のＲＯＦ Ｆ／ＲＯＭが必要で
ある。このためには、第３図を参照すれば、なくてはな
らない。
また、フレーム周波数を５ＱＨ２として、２００本のマ
ルチプレキシングをする場合、遮断周波数（ｆｃ）は、
ＩＱＨ２以上でなければならないが、オン状態（Ｖｇ＝
−１０Ｖ） ”？’、チャンネル長（Ｌ）を０．０ＩＣ
Ｉｌぼ・ ピンチオフ電圧（ＶＯ）ｔ−ＯＶとして、正孔移動度μ
を式μ＝ｆ −Ｌ２／（Ｖｇ−Ｖｏ）より計算すれば、
μは、０．１（３ｄ／ｖ−＋１ｅＣであることか必要で
あり、弗４図を参照すれば、Ｔｅ膜厚は、３０Ａ以上、
好ましくは、４０′Ａ以上でなければならない。
ルチプレキシングをする場合、遮断周波数（ｆｃ）は、
ＩＱＨ２以上でなければならないが、オン状態（Ｖｇ＝
−１０Ｖ） ”？’、チャンネル長（Ｌ）を０．０ＩＣ
Ｉｌぼ・ ピンチオフ電圧（ＶＯ）ｔ−ＯＶとして、正孔移動度μ
を式μ＝ｆ −Ｌ２／（Ｖｇ−Ｖｏ）より計算すれば、
μは、０．１（３ｄ／ｖ−＋１ｅＣであることか必要で
あり、弗４図を参照すれば、Ｔｅ膜厚は、３０Ａ以上、
好ましくは、４０′Ａ以上でなければならない。
したがって、ＬＣＤのマルチプレキシングに適したＴｅ
−ＴＦＴのＴｅ膜厚は、３０Ａ以上８０Ａ以下でなけれ
ばならない。
−ＴＦＴのＴｅ膜厚は、３０Ａ以上８０Ａ以下でなけれ
ばならない。
また、このＴｅ膜厚の最適範囲は、ゲート絶縁膜（Ｔａ
２０ｓ）２３の膜厚にほとんど依存しないことを確認し
ている。
２０ｓ）２３の膜厚にほとんど依存しないことを確認し
ている。
次に、ゲート絶縁膜Ｔａ２０５の最適範囲について述べ
る。
る。
ＬＣＤ駆動時、オフ状態は、Ｖｇ ＝ＱＶＱＶ付近定す
ることが望ましいが、Ｖｇ−ＱＶ付近でのＩｄは、Ｔｈ
２Ｏ３膜厚に依存し、Ｔａ２０５膜厚が大きくなるにし
たがって増加する。そして、３０００λ以上になると、
ＲＯＦＦは著しく低下し、事実上、実用に耐えられない
ものとなった。したがって、Ｔａ２ｋｓ膜厚は、３００
０Ａ以下でなくてはならない。
ることが望ましいが、Ｖｇ−ＱＶ付近でのＩｄは、Ｔｈ
２Ｏ３膜厚に依存し、Ｔａ２０５膜厚が大きくなるにし
たがって増加する。そして、３０００λ以上になると、
ＲＯＦＦは著しく低下し、事実上、実用に耐えられない
ものとなった。したがって、Ｔａ２ｋｓ膜厚は、３００
０Ａ以下でなくてはならない。
また、Ｔａ２０５の耐圧という観点からすると、５００
Ａ以上なければ、充分な耐圧が得られながった。
Ａ以上なければ、充分な耐圧が得られながった。
ヨッテ、ケート絶縁膜（Ｔａ２０ｓ ） （Ｄ膜厚は、
５００Ａ以上３０００Ａ以下でなければならない。
５００Ａ以上３０００Ａ以下でなければならない。
以上のように、本発明は、ＬＣＤの各絵素に付加する非
線二素子とし丁適したＴｅ＋ＴＰＴとして”Ｔｅ膜厚が
３０Ａ以上８０Ａ以下、ゲート絶縁膜（ｒａ２ｅｓ）の
膜厚は、５００＾以上３０００＾以下であり、全体を絶
縁膜でコートしたＴｅ−ＴＰＴを提供するものである。
線二素子とし丁適したＴｅ＋ＴＰＴとして”Ｔｅ膜厚が
３０Ａ以上８０Ａ以下、ゲート絶縁膜（ｒａ２ｅｓ）の
膜厚は、５００＾以上３０００＾以下であり、全体を絶
縁膜でコートしたＴｅ−ＴＰＴを提供するものである。
本発明にかかるＴｅ ＋ Ｔ Ｐ Ｔは、ＬＣＤのマル
チプレキシング駆動に好適な優れた緒特性を与えること
ができる。
チプレキシング駆動に好適な優れた緒特性を与えること
ができる。
第１図は、従来のＴＰＴの構造を示す断面図、第２図は
、本発明を説明するためのＴＰＴの断面図、９！Ｓ３図
は、絶縁膜でコートしたＴｅ−ＴＦＴ窃ドレイン電流と
、Ｔｅ膜厚との関係を示すグラフ、第４図は、Ｔｅの正
孔移動度とＴｅ膜厚との関係を示すグラフである。 ２１・・・絶縁性基板、２２・・・ゲート絶縁膜、２３
・・・ゲート絶縁膜、２４・・・半導体膜、２５・・・
ソース電極、２６・・・ドレイン電極、２７・・・絶縁
膜。
、本発明を説明するためのＴＰＴの断面図、９！Ｓ３図
は、絶縁膜でコートしたＴｅ−ＴＦＴ窃ドレイン電流と
、Ｔｅ膜厚との関係を示すグラフ、第４図は、Ｔｅの正
孔移動度とＴｅ膜厚との関係を示すグラフである。 ２１・・・絶縁性基板、２２・・・ゲート絶縁膜、２３
・・・ゲート絶縁膜、２４・・・半導体膜、２５・・・
ソース電極、２６・・・ドレイン電極、２７・・・絶縁
膜。
Claims (2)
- （１） 半導体として、膜厚が３０λ以上８０１以下
のテルル、／７”−ト絶縁膜として膜厚５００′Ａ以上
３０００Ａ以下の酸化タンタル（Ｔａ２０５ ）を用い
、かつ、絶縁物で全体を被覆したことを特徴とする薄膜
トランジスタ。 - （２）ゲート絶縁膜が、金属タンタルの陽極酸化により
形成した酸化タンタル（Ｔａ２’ｓ ）であることを特
徴とする特許請求の範囲第１項に記載の薄膜トランジス
タ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173308A JPS5874079A (ja) | 1981-10-28 | 1981-10-28 | 薄膜トランジスタ |
| GB08230385A GB2111302B (en) | 1981-10-28 | 1982-10-25 | Thin film transistor |
| DE19823239679 DE3239679A1 (de) | 1981-10-28 | 1982-10-27 | Duennfilm-transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173308A JPS5874079A (ja) | 1981-10-28 | 1981-10-28 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5874079A true JPS5874079A (ja) | 1983-05-04 |
Family
ID=15958037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56173308A Pending JPS5874079A (ja) | 1981-10-28 | 1981-10-28 | 薄膜トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5874079A (ja) |
| DE (1) | DE3239679A1 (ja) |
| GB (1) | GB2111302B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183866A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置 |
| US7335552B2 (en) * | 2002-05-15 | 2008-02-26 | Raytheon Company | Electrode for thin film capacitor devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5118484A (ja) * | 1974-06-21 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS54127699A (en) * | 1978-03-27 | 1979-10-03 | Sharp Corp | Matrix-type liquid crystal display unit |
| JPS5669864A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Thin-film transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5499576A (en) * | 1978-01-23 | 1979-08-06 | Sharp Corp | Thin-film transistor and its manufacture |
-
1981
- 1981-10-28 JP JP56173308A patent/JPS5874079A/ja active Pending
-
1982
- 1982-10-25 GB GB08230385A patent/GB2111302B/en not_active Expired
- 1982-10-27 DE DE19823239679 patent/DE3239679A1/de active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5118484A (ja) * | 1974-06-21 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS54127699A (en) * | 1978-03-27 | 1979-10-03 | Sharp Corp | Matrix-type liquid crystal display unit |
| JPS5669864A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Thin-film transistor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183866A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置 |
| US7335552B2 (en) * | 2002-05-15 | 2008-02-26 | Raytheon Company | Electrode for thin film capacitor devices |
| US7545625B2 (en) | 2002-05-15 | 2009-06-09 | Raytheon Company | Electrode for thin film capacitor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3239679A1 (de) | 1983-05-11 |
| GB2111302A (en) | 1983-06-29 |
| DE3239679C2 (ja) | 1987-10-22 |
| GB2111302B (en) | 1985-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383743B1 (en) | Thin film transistor | |
| US4469568A (en) | Method for making thin-film transistors | |
| KR100505900B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| JPH04367211A (ja) | Ｉｃにおける強誘電性キャパシタおよびその製造方法 | |
| JPS58147069A (ja) | 薄膜トランジスタ | |
| Egret et al. | Diamond-like carbon metal-semiconductor-metal switches for active matrix displays | |
| JPH0348671B2 (ja) | ||
| JPS5874079A (ja) | 薄膜トランジスタ | |
| JP2003273134A (ja) | 成膜方法及び半導体装置の製造方法 | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JPS6146068B2 (ja) | ||
| KR100364650B1 (ko) | 박막 2단자 소자, 그 제조 방법 및 액정 표시 장치 | |
| JPS63160286A (ja) | Ｍｉｍダイオード | |
| JPS63216378A (ja) | 薄膜トランジスタ | |
| JPH02190826A (ja) | 液晶駆動用二端子素子 | |
| JP2594384B2 (ja) | 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置 | |
| JPS60132368A (ja) | 薄膜トランジスタ | |
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JPS6130018A (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| KR950003959B1 (ko) | 강유전체 박막센서의 구조 및 제조방법 | |
| JPH0336313B2 (ja) | ||
| JPH04360506A (ja) | 薄膜キャパシタ | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04338619A (ja) | 薄膜キャパシタ |