JPS5876961A - 並行非同期プロセツサのスケジュ−ル方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は調整を行なうのに外部手段に依存する同期処理
およびスケジューリングに係る。

技術的背景 システムはＬｏｒｉｎ　　ａｎｄ　　Ｄｅｉｔｅ＋、”
　ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍｓ”、Ａｄｄｉｓｏ
ｎ−Ｗｅｓｌｅｙ　　ＰｕｂｌｉｓｈｉｎｇＣｏ、、１
９８１、ｐｐ、２６９−２８４によれば次の２つに分類
でねる。

（１）互いに相手の存在を知り、共用資源の１−用につ
いて明白に調整する複数のプロセッサ（２）　　互いに
相手の存在について知らず、外部モニタまたはカーネル
機能に依存する複数のプロセッサ 協同動作するプロセッサの例として次の２つがある。

（ａ）　　どのプロセッサも生産しない賞源を共用する
複数のプロセッサ （ｂ）　　資源を中上・に同期し、資源Ｋ（生産憔およ
び消費者として）相４ｉ、依存している複数のプロセッ
サ 協同アクセスに関するすぐねた論文がＰｅｒ−Ｂｒｉｎ
ｃｈ、Ｈａｎｓｅｎ、”Ｏｐｅｒａｔｔｎｇ　Ｓｙｓｔ
ｅｍＰｒｉｎｃｉｐｌｅｓ”、Ｐｒｅｎｔｉｃｅ−Ｈａ
ｌｌ　　５ｅｒｉｓｉｎ　　Ａｕｔｏｍａｔｉｃ　　Ｃ
ｏｍｐｕｔａｔｉｏｎ、１９７３、ｐｐ、８９−１２２
Ｋｇｅ載でれている。Ｈａｎｓｅｎによる更に新しい論
文がＴｈｅ　　Ａｒｃｈｉｔｅｃｔｕｒｅｏｆ　　Ｃｏ
ｎｃｕｒｒｅｎｔ　　Ｐｒｏｇｒａｍ”、Ｐｒｅｎｔｉ
ｃｅ−Ｈａｌｌ　　５ｅｒｉｅｓ　　ｉｎ　　Ａｕｔｏ
ｍａｔｉｃＣｏｎｐｕｔａｔｉｏｎ、１９７７に現われ
ている。

相互除外は一度に２つ以上のプロセッサを結合している
ことが決していないようｅ（再使用可能な資源を制御す
ることを目的さする。これは資源か２つ以上のプロセッ
サによってアクセスできな０ことを意味する。集中化？
ね、同期化さｔ］た（訴結合てれた）制御のト°に資、
源の相互除外をヌケジューリングすることは問題のよい
解決である。しかしながら、異なる速度で並行非同期動
作する複をスケジューリングすることは極めて意義のあ
ることである。

望ましい解決は競合条件の存在および異なるプロセッサ
で実行されるタスクの速度変化を認識することである。

更に、異なるプロセッサにおける２つのタスクは、どち
らか一方が他方を妨げる前に相手に気づき、資源が共用
可能になるように動作することである。更にまた、それ
ぞれのタスクが他のタスク、または前記タスクのプロセ
ッサによって資源要求を無期限に妨げらねないことであ
る。即ち、タスク／プロセッサの資源待機はある境界内
に限定されなけねばならない。関連する用語゛臨界領域
”は共用可能な資源の使用にかかわる命令セグメントの
実行を意味するものとする。

プロセッサの資源アクセスをスケジューリングする他の
形態は、１回に１つのプロセッサのみが臨界領域に入る
ことを保証するように、待行列のような方ＥＫよって直
列化することを含む。そのような待行列に優先順位を付
加することもめる。

アクセス動作を規定する中枢は同期を確＼ン：す２．こ
とである。定義によって複数の並行非−期プｒ」セッサ
は位相およびサイクル・タイムの両方が一致していない
。こｔ′ｌ＆′Ｃ関連して、資源を共用する外部ティス
イζツチャ・スケンユーリング非同期プロセッサに関連
するセマフォーおよびメイルボツクス・メモリがＦｏｒ
ｄ’ａｎｄ　Ｈａｍａｃｈｅ’ｒ、°゛Ｈａｒｄｗａｒ
ｅ　　５ｕｐｐｏｒｔ　　ｆｏｒ　　Ｉｎｔｅｒｐｒｏ
ｃｅｓｓＣｏｍｍｕｎｉｃａｔｉｏｎ　　　ａｎｄ　　
ＰｒｏｃｅｓｓｏｒＳｈａｒｉｎｇ”、ＩＥｅＥ　　Ｔ
ｈ１ｒｄ　　ＡｎｎｕａｌＳｙｍｐｏｓｉｕｍ　　ｏｎ
　　Ｃｏｍｐｕｔｅｒ　　Ａｒｃｈｉｔｅｃｔｕｒｅ、
１９７５、ｐｐ、１１３−１１８に開示きｔ］ているー
。

その設計は有効ではあるが、多数の記憶更新、テニプル
およびステータス・ルックアップを必要とするので低速
である。

本発明は拡張ステータス処理のないｎ台のＪＣ２’ｊ　
１非同期プロセッサの弱い同期と外部スケジューリング
の方法および手段を与える。こねは各々のソロセッサか
ら数値の送信）を要求を呼出すことによって行われる。

使用烙ねていないプロセッサは低い数値の送信権要求を
呼出し、使用中のプロセッサは高い数値の送信権要求を
呼出す必要かめる。

外部送信権要求決定装置は送信権要求信号受領応答に加
えて各々のプロセッサに対し、最新の送信権要求が呼出
された最新の送信権要求競争の最小の組であったかどう
かの表示を送り返す。そして低い数値の送信権要求を有
するプロセッサは資源を呼出すことができる。残りのプ
ロセッサは、次の送信権要求比較による最小送信侑装求
表示を受領するまでタスク実行を遅らせるか、または他
のタスクを選択することによって当初のタスクに対する
送信権要求を放莱するかを選択できる。

複数のプロセッサが同時に低い数値の送信権要求競争で
引分けになることかめるので、そねそれのプロセッサに
固有の識別数値を付加することによって送信＃要求を識
別可能にする。そねＫよってより高い数値の識別子を持
つプロセッサかロックアラトチれることがあるので、送
信権要求プロセヌを一定期間毎に２つのフェーズに分け
、第２のフェーズに既に入っているプロセッサのすべて
が低い数値の送信権要求を順次に獲得するまでプロセッ
サが再び第２′のフェーズに入ることを不Ｏｆ能にする
。、また、フェーズ間を完全ＶＣ分離し、第１フエーズ
から第２フエーズに移行中のプロセッサ間に競合状態が
生じないようにするため、（第２フエーズに入ることを
可能にする）競争に１房っだ選択された送信権要求の数
値（“０リセツト″値と呼ばれる）を、前記選択された
プロセッサか（実際に第２フエーズ送信権要求すること
（ζよって）送信権要求を変更するまで１．恰も前記フ
゛ロセヌが送信権要求できた最低の値でめったかのよう
に取扱う。

詳細な説明 本発明は複数の並行非同期プロセッサ（Ｄ　弱ｕ）同期
およびヌケジューリングに関連し、有限Ｑ）秩ｌ子だっ
た数の集合の部分集合がどねも最小を現わすという観測
に基づく送信権要求体系ｙｃ依存する。

その結果、対応するｎ台のプロセッサの各々からの最新
の送信権要求数に対するｎ通りの外部測定比較方法によ
って最小を生じる１、重要なことは、秩序だった２つの
集合が含まれることである。第１の集会はプロセッサが
選択できる送信権要求数の秩序だった斂の集会であり、
第２の集合は関連する各々のプロセッサから実−に送信
権再求嘔ねた秩序だった数の集合でろる。各々のプロセ
ッサはその秩序だった数の集合における数値の１つを示
す信号を出すことができるから、中央ポーリングはどれ
も即座の信号の最新の集合を検出することだけが可能で
ある。＠に述べたように、各々のプロセッサが選択する
信号の組における値の中には゛０リセット”値に指定を
わるものがある。本発明は ａ）　最小と、 ｂ）　信号が゛０リセット”かどうかと、Ｃ）　どのプ
ロセッサがこの送信権要求サイクルを４得したかを、 検査するのに、最新受領の信号の組の集中比較処理を含
む。

第１図において、共通送信権要求決定ネットワーク６に
端子を有する複数の非同期プロセッサが示てれ、また、
０から７までの数列を定義する６ビツト幅の、”ソーヌ
英字”の例が示される１、この例が示すように、各々の
プロセッサは０から７までの値を選択できる。値ＯＦｉ
この集合ＶＣおける最小である。共通送信権要求ネット
ワーク６は値５および６によって受収った信号を、恰も
七ねか最新受領の値の中で値が最小であるサイクルに続
く比較サイクルにおいて０でめったかのように扱九各々
のプロセッサＰ１、Ｐ２、・・・・Ｐｎは５ビツト幅の
信号を変換素子ａ（１）、ａ（２）、・・・・ａ　（ｎ
）に送る。この素子は別の５ビツトを連結する。これら
の５ビツトは人力３ビツトが識別信号（図示の例では１
）を表わすときを除いてすべて０である。。

入力６ピツトが識別信号を表わす場合、５ビツト・　は
ボート識別を表わす。前記連結によって生じる８ビット
信号Ｉｆｉｎ通りの比較がな妊れる。そして２ビツト幅
の応答が共通送信罹快求決定キットワーり３から各々の
プロセッサに送り返でれる。使用中のプロセッサは１１
１（７）信号で送信権要求を行なう。次のポーリングは
最後の送信権要求を最新受領のものとして扱うので前記
プロセッサの送信権再要求は不要である。

２ビツト幅の出力の第１のビットは肯定応答信号である
。第２のビットは秩序だった送信権要求信号の組の中で
最新の入力が最小の場合、かつその場合にのみ１になる
ように符号化をね、そうでない場合ｖｃｉｌ−ｔ、第２
のビットは０になるように符号化される。重要なことは
、２ビット出力ｉｌ″ｆｎ通りの比較装置サイクルの各
乍の終りでも夕のプロセッサに送られる。

第１図で識別信号を示す送信権要求信号１は共通送信権
要求決定ネットワーク５によって装置のｎ個のボートに
対応するｎ個の異なる信号に変換され、各々、のポート
の異なる識別信号が受収られる。識別信号は競争裁定の
ために用いられ、いくつかのプロセッサが同時に同じ信
号を送ったときに引分けを可能とし、１つのプロセッサ
のみが１回に１ビット受敗るものとする ″’ＯＩＪセツ）”１．ｊ−号は臨界競合状態を防止す
るのに用いられ、すべてのプロセッサを最小で同期尽せ
る方法が与えられる。そうしないと、回路Ｇ（複敬のプ
ロセッサが最新送付００を有する状態であったことを保
証する方法がないであろう、゛０リセット”信号なしで
は、識別信号によって相方除外を呼出すのは困−となり
、また、ロックアウトを確実に回遊する方法はないであ
ろうっ第１図に示す例では、異なる識別信号は比・蚊取
れるまでは必要としないから、対応するプロセッサから
受取つ・た送１５確装求と連結８ねた別のビットとして
ボートで発生できる。従つそ、識別信号以外の信号が送
らねる場合Ｖこは、連結芒Ｆまたビットはすべて０であ
る。しかしなから、識別信号か送られる場合は、連結で
れたビットは特定のボートを識別しなければならない。

即ち、００１は第５のボートで受取られるとｏ　ｏ　ｉ
　ｏ　ｏ　ｉ　ｏ　１４′ｃ変換され、他の信号０１１
はどのボートで受取られても０１１０００００に変換妊
ねる。

そねぞねの変候素Ｆａ（ｉ）けｈｌｉ　１　ｆ：除くす
べての値Ｘを３２ｘに変換する論理を表わし１．値１を
ボート識別６２十に変換する１、共ＪＦＭ送信惰要求決
定ネットワーク３は８ビット信号のｎ通りの比較の論理
を表わす。いくつかのはしご形比較回路網はどれも比較
トリーによって前記ｎ通りの比較を実行できる。関連文
献としてＫｎｕｔｈ、”ＴｈｅＡｒｔ　　ｏｆ　　Ｃｏ
ｍｐｕｔｅｒ　　Ｐｒｏｇｒａｍｍｉｎｇ″、Ｖｏｌ、
３、Ｓｏｒｔｉｎｇ　ａｎｄ　Ｓｅａｒｃｈｉｎｇ　（
特にｐｐ、１８２−１８４の比較トリー）が参照できる
。前記ト！Ｊ−１−ｊ特に第６図の送信権要求決定回路
３９で用いられている。共通送イ６権要求決定ネットワ
ーク３はｎ個のモジュールで構成きれており、任意の１
つが第６図に示ｌＦｔでいる。変換素子、　（ｉ）の各
々の出力は経路４１に）ｌ／（ｍよって送信権要求決定
回路３９に送られる。比較結果は前記回路３９に送られ
たｎ送信権要求の最小を衣わし、第６レジスタにロード
される。第６レジスタの出力は経路３７（ｉ）によって
ｎモジュールの各々に送られる。第５レジヌタの比較回
路４６でモジュールに送られた送信罹快求か最小を火わ
し７たと決矩芒れわば、プロセッサに送り返−Ｊｔ＋る
適当な出ｊＪは１またはＯＫ符弓化でれる。第５図の回
路動作の詳細について次に説明する。

本発明は各々のプロセッサに共用可能で再使用可能な資
源を利用して実行命令ンータンスの臨界セクションに境
界をつける同期命令が組込まれている事を必要とするっ
これは各々のプロセッサのオペレーティング・シヌテム
が同期転送（ＳＳ）及び転送分岐（ＳＢ）と呼ばれる命
令を翻訳、実行できる事を意味する。もつと詳しくいえ
は、送信侑装求信号Ｘが最近ＶＣ受取った送信子ｌ螢求
信号の最小である事を示す光示を比較回路から受取る１
で待機する比較回路に値Ｘの送信権探求信号を送る命令
がＳＳ　Ｘでめるっ送信権要求の値Ｘを比較回路に送り
、即時応答がＸは最新受領の１ｇ号ではない事を衣わす
ならば、命令を場所ｙ　（Ｃ分岐すり実行可能な命令が
ＳＢ　　ｘ　　ｙである。命令ＳＢの特別な場合は転送
命令Ｓｘである。Ｓｘは、実行でれるとき、送信権探求
信号Ｘを送り、外部応答Ｖ（無関係にただちに次の命令
ＶＣ分岐するー、こねに関連して、°゛スケジユーリノ
グ″は次の・哉略、即ち制限でれた待機を有する相互除
外、Ｆｔ先順位同期、直列化および１回のみ実行″谷戦
略の１つをプロセッサが利用することを含む。

第２図で、待機境界付き相互除外は２つ以上の非同期プ
ロセッサが同時に１つの資源をアクセスすることを防ぐ
ための方法でるるとみなさねる。

各々のプロセッサが一定時間後に資源を放棄する限りど
のプロセッサも愛源から無期−に除外されないことが保
証妊れるっプロセッサが車装な共用−資源を利用するタ
スクの命令を実行する臨界領域は前記臨界セクションの
境界を定めるストリームに同期転送および転送命令を組
込むことによって保護でれる。第２図で、館令ＳＳ　５
および８８１ｉ１入口をイリ、命令Ｓ　７は非臨界領域
への分岐を衣わす。ループはプロセッサか数回送信権再
要求を行なうこともめることを示す。

相互除外の例で、命令８８　５は送信侑安求の第１フエ
ーズを表わす。“５″が最新受領の値で最小である（プ
ロセッサが臨界領域または送１＋ｊｔ套要求の第２フエ
ーズのどちらにもない時１１Ｃたけ起こりうる）ことが
分れば、それによって５″を送っているプロセッサーは
七ねらが第２フｙ−ズに入ることを、許可する°゛１　
″のピットを受取り、同時に比較のための値を保持して
いるレジスタは０にリセットされる。命令ＳＳ　１は送
信偵女求の第２フエーズを衣わし、第２フエーズでは各
々のプロセッサはそれぞれのボート識別を示す。第２フ
エーズで各々のプロセッサからの送信帷安水か受収られ
た後は、０の値は送信＋４較求に残留せず、第２７エー
ズのプロセッサはボー）Ｊ別蕾号昇Ｊ１１１ｉＩに交替
に臨界領域に入る。命令Ｓ　７は貧源の解放または臨界
領域からの出口を衣わす。比較論理によって現在のＪｆ
ｆ４であるプロセッサかゲ゛７”を受吸った第２フエー
ズの別のプロセッサカ；次の勝者となるか、または第２
フエーズのプロセッサが残っていない場合は、侍１戒し
ているプロセッサはどれも第１フエーズの児了を許さね
、るつ最初に、第２フエーズまたは臨界領域のどちらの
ポート識別の組も特定の最小を有しており、かつどのプ
ロセッサも遅れ℃送信侑要求の第２７エーズに入ること
は許されないから、次のどの回においても臨界領域に入
るのを許６ＴＧれるプロセッサは多くて１台でろろう斐
に、第１フエーズで待機中のプロセッサは更に低い硫別
のプロセッサによって１回だけパスできるが、爽に高い
識別のプロセッサによっては１回もパスできない。従っ
て、どのプロセッサも他のプロセッサが臨界領域に２（
ｎ−１）回よりも多くアクセスする間待憬することはな
い。その結果、待機境界付き相互除外は前記方法によっ
て達成てれる。

直列化の目的は複数のプロセッサを弱く同期し、かつ１
回に１台のプロセッサだけが臨界領域に入って共用ｅＴ
能、再使用可能な費源を利用することを保証することで
ある。直列化が相互除外と異なるのは複数のプロセッサ
が弱く同期でれる点だけである。この点について、１弱
い同期”の定義は妥当である。本発明では、プロセッサ
によって実行中のタスクが同期点を有し、すべてが同期
するまでプロセッサが待機できる＠診に、複数の並行非
同期プロセッサの間に“弱い同期”が存在し、そうでな
い場合は、タスクの実行は非同期で運行する。

第２図に示された“１回のみ実行”動作は弱く同期され
たプロセッサの１つだけが臨界領域でタスクを実行でき
ることを保証する。命令ＳＢ　　５Ｆｉ臨界領域に上部
境界を与える。節令ＳＳ　　６ｒｉ臨界領域の下部境界
を構成する。その結果、１台のプロセッサのみ（最高優
先ｌ１位の識別を有するプロセッサ）が臨界領域にアク
セス可能となシ、他のすべてのプロセッサは臨界領域を
バイパスしなければならない。

前述の同期およびスケジューリングの形式はデータベー
スに対する大容置同次並行トランザクションの環境ヤ使
用される。弱い同期の独立アクセスＶはこれらのトラン
ザクションを同時ｔこバッチ処理可能でるることは明ら
かである。前記のスケジューリングを用いることによっ
て、マルチプロセッサ・システムから得られるトランザ
クション・スループットを増加することができる。例え
ば、直列化はロックおよびデッドロック検出を含む高価
な通信のいくつかに暇って代ることができる。

また、°°１回のみ実行”動作は、各々のプロセッサで
独立した協同タスクの実行が直列化を要するとき、臨界
領域が一同タヌクに対して１回実行てれることを可能に
する。

第３図において、“ｎ通シの比較および送僅帷要求決定
配列″１の動作が５単位の時間間隔にわたって示でれる
。送侶侑要求はプロセッサＰ１から受信装置１ｔ５に送
られ、時刻ｔ５でマルチプレクサＭＵＸ１のゲートが開
いて経路は受信装置１５から第ルジヌタに通じる。ｔｌ
とｔ５の間の時間で、受信装置ｉ１５を選択した後、第
ルジスタの内容はノード７Ａを含む経路７によって循壊
し、マルチプレクサＭＵＸ１の他の入力は第ルジスタに
入る３時刻ｔ２で、古い方のポーリングの内容は第ルジ
スタからマルチプレクサＭＵＸ２を経て第２レジスタに
移動する。、、経路７および９によつてそれぞれ送られ
る第１および第２レジヌタの内容の間の一致または不一
致の状態を検量する比較回路１１によって新しい送信要
求の値が検出てれる。不一致があれば、最新の値は異な
る送信優要求を表わす。一致はプロセッサが同じ値の送
信権要求をしていることを意味するものとみなでれる。

不一致信号によってＡＮＤゲー゛ト１５は変換素子ａ（
ｉ）１９をイネーブルし、適当な時定識別ビットを送信
権要求の値に付加するっこれらのビットは変−換素子ａ
（ｉ）１９から経路２１によってマルチプレクサＭＵＸ
３を経て第５レジスタに送られる。新しい値がない場合
、第３レジスタの内ｄは経路４１（ｉ）、マルチプレク
サＭＵＸ４および経路２３を通り、再びマルチプレクサ
ＭＵＸ３に入力することによってリフレッシュでれる。

送信ｔｌ［’求の値はそれぞれｎモジュールの各々から
４１（１）、・・・・４１（ｉ）、・・・・４１（ｎ）
のそれぞれの経路を遡って送信権要求決定回路３９”に
送られる。前に述べたように、送信権要求決定回路３９
からの最小の値は第６レジスタに入り、各モジュールの
各比較回路に同時に通知される。４１（ｉ）の送信権ａ
８１（Ｉの値と３７（ｉ）の比較の値の間に一致状態か
めるときのみ、比較回路４３の出力Ｖｉ第５レンヌタに
１をロードし、最小の送信権要求の襟疏を送信装置１１
ｉ４９を経て適当なプロセッサに送り返す。肯定応答信
号は比較回路１１、からの出力によって第４レジスタ、
経路４７を経て送信装置４９に送られる。

２つの送信４要求位置は第４および第５レジスタの内容
によってそれぞれ表わ芒れる。

第３レジヌタに簀込まれ経路４１（ｉ）によって送られ
た最新受領の送信４１要求の値が゛０リセット”値でる
る一合、比較回路３５（値が５または６のときロリセッ
トする）からＡＮＤゲート５５および２９を通り、マル
チプレクサＭＵＸ４、経路２５およびマルチプレクサＭ
ＵＸ３’ｉ経て第５レジスタに０を送り込む信号によっ
て示孕れる。第６レジスタの内容は共通であるから、リ
セット信号は他のすべてのモレ゛−−ルに与えられ、経
路４５を進む第５レジスタの値とＡＮＤされる。最新受
領の値が５またＦｉ６でかつ最小の場合にのみ対応する
第３レジスタに０を送り込む。

本発明ＩＩ′ｉ特に良好な実施例を参照して記述嘔れて
おり、先行技術との相違は、非最小信号によって共用資
源に対するプロセッサのアクセスを選択するための制御
信号として、送信＋１ｉ安求信号に秩序だった数値の集
合の第１項盆使用して、他のプロセッサの待機または放
棄のどちらかの保護岐令を呼出すことであることが理解
される。

重要なことは、本発明において弱い同期は必ずしも待機
境界付き相互除外を実行するためではないことである。

更に、各プロセッサからの送信権要求信号は直列に蓄積
することが可能であり、前記直列蓄積によって速度をｇ
Ａ牲にしてより多くのビンの使用が可能となるから、本
発明ｔｌ施する送信権要求決定のための装置ｔｓより多
数のプロセッサを接続できることになる。

【図面の簡単な説明】

第１図はプロセッサの外部端子を含む送信ｍ要求決定ネ
ットワークの概略図、第２図はタスク命令シーケンスの
臨界領域の境界を定める組込み同期化命令を示す図、第
３図は本発明にょるＢＩＤ決定ネットワークの祥細ブロ
ック図である。 １・・・・ｎ通りの比較および送信権要求決定配列、３
・・・・共通送信ＩＰｒＩＩＩＩ求決定ネットワーク、
５・・・・受信装置、１１・・・・比較回路、１５・・
・・ＡＮＤゲート、１９・・・・変換素子ａ　（ｉ）、
２９．３６・・・・ＡＮＤゲート、６５・・・・比較回
路、３９・・・・送信権要求決定回路、４３・・・・比
較回路、４９・・・・送信装置。

Claims (1)

1. 【特許請求の範囲】 並行非同期でタスクを実行するＭｄ台のプロセッサを弱
   く同期し、且つ外部スケジューリングする方法であって
   、 各々のプロセッサからの信号を成る秩序（・こ匠つ１項
   でめったかどうかについて各々のプロセッサに対し外部
   表示を与え、 各々のプロセッサで、第１項であったことの表示に応答
   してタスクの臨界セクションを実行するか、第１項でめ
   ったことの表示を受嘔るまでタスク実行を延期するか、
   または送信権要求が第１項ではなかったことを示す表示
   に応答してもう１つのタスクを選択する ステップを含む外部ヌケジューリング方法。