JPS5877265A - ジヨセフソン接合素子 - Google Patents
ジヨセフソン接合素子Info
- Publication number
- JPS5877265A JPS5877265A JP56175654A JP17565481A JPS5877265A JP S5877265 A JPS5877265 A JP S5877265A JP 56175654 A JP56175654 A JP 56175654A JP 17565481 A JP17565481 A JP 17565481A JP S5877265 A JPS5877265 A JP S5877265A
- Authority
- JP
- Japan
- Prior art keywords
- josephson junction
- thickness
- barrier layer
- nitride
- junction element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ジョセフソン接合素子に係シ、特に超高速の
スイッチング速度を持ち、特性の再現性。
スイッチング速度を持ち、特性の再現性。
制御性、信頼性に優れたジョセフソン集積回路を構成す
るために好適なジョセフソン接合素子に関する。
るために好適なジョセフソン接合素子に関する。
従来のジョセフソン接合素子においては、二つの超電導
体はどちらか一方の超電導体を構成する金属の酸化物を
用いてなるバリア一層を介して配置されるという構造が
とられていた。そしてこの金属の酸化物が特にＮｂの酸
化物である場合には。
体はどちらか一方の超電導体を構成する金属の酸化物を
用いてなるバリア一層を介して配置されるという構造が
とられていた。そしてこの金属の酸化物が特にＮｂの酸
化物である場合には。
その比誘ｍ率が大きいために、素子のスイッチング時間
が長くなシ、従ってジョセフソン接合素子を用いた論理
・記憶回路の動作速度が低下するという問題があった。
が長くなシ、従ってジョセフソン接合素子を用いた論理
・記憶回路の動作速度が低下するという問題があった。
また、この問題を解決する方法として、バリア一層に数
ｎｍのＳ（膜を用いることが試みられている。この方法
では、５ｉ７１％にピンホールが存在するために１通常
この８ｊ膜を形成後その表面を酸化処理することが必要
でめった。従ってバリアーそのものはＢｔとＢｉの酸化
物とから形成されるが１両者の組成１分布を再現性よく
制御することは困難であった。このように従来の方法に
よりバリア一層を形成した場合、議子特性に８現性が無
いという問題があった。
ｎｍのＳ（膜を用いることが試みられている。この方法
では、５ｉ７１％にピンホールが存在するために１通常
この８ｊ膜を形成後その表面を酸化処理することが必要
でめった。従ってバリアーそのものはＢｔとＢｉの酸化
物とから形成されるが１両者の組成１分布を再現性よく
制御することは困難であった。このように従来の方法に
よりバリア一層を形成した場合、議子特性に８現性が無
いという問題があった。
本発明の目的は、超高速のスイッチング特性をＭし、し
かも従来の欠点を解決して作製した。素子の基体特性の
再現性、制御性、信頼性を大きく向上することのできる
ジョセフソン接合素子を提供することにある。
かも従来の欠点を解決して作製した。素子の基体特性の
再現性、制御性、信頼性を大きく向上することのできる
ジョセフソン接合素子を提供することにある。
本発明のジョセフソン接合素子は、バリア一層の＃亀容
量を小さくしてスイッチング速ＦｉＩＬ、を向上させる
ために、バリアーを溝底する材料として。
量を小さくしてスイッチング速ＦｉＩＬ、を向上させる
ために、バリアーを溝底する材料として。
従来技術で用いられていたＰｂａるいはＮｂの酸化物等
に比べて比誘電率の小さいＢｉの威化物を用いてなるこ
とを特徴とする。
に比べて比誘電率の小さいＢｉの威化物を用いてなるこ
とを特徴とする。
従来、ジョセフソン接合素子のスイッチング速度を向上
させるために、バリチーにＢｉを用いるという考え方は
めった。したし６ｉｍという厚さでピンホールの無いＢ
ｉ膜を作成することは不可能である。従って従来技術に
おいてはこのピンホールを介して２つの１１１４導電極
が短絡することを防ぐために、Ｂｔ膜を形成後、その表
面を酸化する処理を行なっていた。しかしながら、この
酸化処理を再現性良く行なうことは困難でめシ、すでに
述べた様に、特性の再現性・信頼性に問題を残してｉた
。
させるために、バリチーにＢｉを用いるという考え方は
めった。したし６ｉｍという厚さでピンホールの無いＢ
ｉ膜を作成することは不可能である。従って従来技術に
おいてはこのピンホールを介して２つの１１１４導電極
が短絡することを防ぐために、Ｂｔ膜を形成後、その表
面を酸化する処理を行なっていた。しかしながら、この
酸化処理を再現性良く行なうことは困難でめシ、すでに
述べた様に、特性の再現性・信頼性に問題を残してｉた
。
本発明で（はバリア一層を初めから８ｉの窒化物として
形成してしまうことによってこの問題を解決した。もち
ろんバリア一層として８１の窒化物膜をｆｆｎｍ形成し
た場合にも、この膜にピンホールは存在する。しかしこ
の膜の異面ｔ−酸素で処理した場合には、ピンホール部
分のＢｔとＮｂとがば化され、ピンホールを介する短絡
が防止できるとともに、バリアーであるｓｊ窒化物の酸
化処理に起因する変質は少なく、従うて素子特性のｐ４
現性を著しく向上させ、しかも静′１谷量の小さなジョ
セフソン接合素子を作製することができた一以下、実施
例を参照して本発明の詳細な説明する。
形成してしまうことによってこの問題を解決した。もち
ろんバリア一層として８１の窒化物膜をｆｆｎｍ形成し
た場合にも、この膜にピンホールは存在する。しかしこ
の膜の異面ｔ−酸素で処理した場合には、ピンホール部
分のＢｔとＮｂとがば化され、ピンホールを介する短絡
が防止できるとともに、バリアーであるｓｊ窒化物の酸
化処理に起因する変質は少なく、従うて素子特性のｐ４
現性を著しく向上させ、しかも静′１谷量の小さなジョ
セフソン接合素子を作製することができた一以下、実施
例を参照して本発明の詳細な説明する。
第１図に示されるように、？ファイア基板ｌ上にメタル
マスクを介し真空蒸着法によシ厚さ約３００ｉｍｖＮ
ｂ７１４よシ成る下Ｓ電極２を形成する。続いてメタル
マスクによシ厚さ約ａｏｏｎｍの８４０よシ成る絶縁層
３を形成しジョセフソン接合素子６の位置と面Ｉｊｔを
決める。この場合面積は１００μｍ２とした。続いてス
パッタ法によシ厚さ約ＢｎｍのＳｉの菫化物層を形成し
引き続きその表面を６００の乾燥した５ ０Ｐａの空気
中で５時間酸化してバリア一層４とする。さらにメタル
マスクを介し真空蒸着法によシ厚さ約１１００ｎのＰｂ
よシ成る上部１を極５を形成することによシ２本晃明の
ジョセフソン接合素子をｊ′Ｆ、ＪＡすることができた
。
マスクを介し真空蒸着法によシ厚さ約３００ｉｍｖＮ
ｂ７１４よシ成る下Ｓ電極２を形成する。続いてメタル
マスクによシ厚さ約ａｏｏｎｍの８４０よシ成る絶縁層
３を形成しジョセフソン接合素子６の位置と面Ｉｊｔを
決める。この場合面積は１００μｍ２とした。続いてス
パッタ法によシ厚さ約ＢｎｍのＳｉの菫化物層を形成し
引き続きその表面を６００の乾燥した５ ０Ｐａの空気
中で５時間酸化してバリア一層４とする。さらにメタル
マスクを介し真空蒸着法によシ厚さ約１１００ｎのＰｂ
よシ成る上部１を極５を形成することによシ２本晃明の
ジョセフソン接合素子をｊ′Ｆ、ＪＡすることができた
。
このジョセフソン接合素子を用いて挑積回路を作製した
ところ、約５００ Ａ／ｍ”の直流ジ１セフソン電流密
度を持つ素子においては、その接合・の容量が約１／１
０となシ超高速りスイッチングを実現するとともに、従
来技術の欠点を解決して素子の電流−電圧特性の再現性
、信頼性に侵れたジョセフソン接合素子を作成すること
ができ九。
ところ、約５００ Ａ／ｍ”の直流ジ１セフソン電流密
度を持つ素子においては、その接合・の容量が約１／１
０となシ超高速りスイッチングを実現するとともに、従
来技術の欠点を解決して素子の電流−電圧特性の再現性
、信頼性に侵れたジョセフソン接合素子を作成すること
ができ九。
以上述べた様に本発明によれば
（１）、ジョセフソン接合素子の靜嵯容址を約１／１゜
に減少させることができ、従ってジョセフソン接合素子
のスイッチング時間を短くすることができた。
に減少させることができ、従ってジョセフソン接合素子
のスイッチング時間を短くすることができた。
（２） ジョセフソン接合素子の作製における。素子の
電流−電圧特性の制御が容易であシ、従って優れた再現
性ｔ−笑現することができた。
電流−電圧特性の制御が容易であシ、従って優れた再現
性ｔ−笑現することができた。
つまシ本発明によれば、従来技術の持つ欠点を解決し、
超高速スイッチング性および素子の電流−電圧特性の合
成性に唆れたジョセフソン接合素子を作製し、高速で、
信頼性の高ｉジ′ヨセ７ソン果槓回路を実現することが
できた。
超高速スイッチング性および素子の電流−電圧特性の合
成性に唆れたジョセフソン接合素子を作製し、高速で、
信頼性の高ｉジ′ヨセ７ソン果槓回路を実現することが
できた。
第１図は本発明の一実施例によるジョセフソン接合素子
集積回路の一部を示す断面図でるる。 ｌ・・・基板、２・・・下部電極、３・・・絶縁層、４
川パリア一層、５・・・上部電極、６・・・ジョセフノ
ン接合素子。 代理人 弁理± ４田利幸 第 １ 図
集積回路の一部を示す断面図でるる。 ｌ・・・基板、２・・・下部電極、３・・・絶縁層、４
川パリア一層、５・・・上部電極、６・・・ジョセフノ
ン接合素子。 代理人 弁理± ４田利幸 第 １ 図
Claims (1)
- １．２つの超電導体間に、Ｓｉの化合物層を介在させて
なるジョセフソン接合素子において。 Ｓｉの化合物層はＳｉの窒化物よりなることを特徴とす
るジョセフソン接合素子。 ２、特許請求の範囲第１項記載のジョセフソン接合素子
において、前記Ｂｉの化合物層は８１の窒化物を形成し
た後その表面を酸化する工程によシ作製されてなること
を特徴とするジョセフソン接合素子。 ３、特許請求の範囲第１項記載のジョセフソン接合素子
において、前記Ｂｉの化合切屑はＳｉの窒化物を形成し
た後その表面金屋素プラズマ処理あるいは窒素イオン注
入飽理を施す工程によシ作製されてなることを＃敵とす
るジョセフソン接合素子。 ４、特許請求の範囲第１項記載のジョセフソン接合素子
において、前記２つの超゛戒導体のうち少なくとも一方
はＮｂ又はＮｂの化合物でるることを特徴とするジョセ
フソン接合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175654A JPS5877265A (ja) | 1981-11-04 | 1981-11-04 | ジヨセフソン接合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175654A JPS5877265A (ja) | 1981-11-04 | 1981-11-04 | ジヨセフソン接合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877265A true JPS5877265A (ja) | 1983-05-10 |
Family
ID=15999871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56175654A Pending JPS5877265A (ja) | 1981-11-04 | 1981-11-04 | ジヨセフソン接合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047390A (en) * | 1988-10-03 | 1991-09-10 | Matsushita Electric Industrial Co., Ltd. | Josephson devices and process for manufacturing the same |
-
1981
- 1981-11-04 JP JP56175654A patent/JPS5877265A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047390A (en) * | 1988-10-03 | 1991-09-10 | Matsushita Electric Industrial Co., Ltd. | Josephson devices and process for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430662A (en) | Superconductive tunnel junction integrated circuit | |
| US4554567A (en) | Superconductive integrated circuit incorporating a magnetically controlled interferometer | |
| US4028714A (en) | Ultralow-power, micro-miniaturized Josephson devices having high inductance | |
| US20020149046A1 (en) | Semiconductor integrated circuit having a non-volatile semiconductor memory and a capacitor | |
| JPS5810861A (ja) | 半導体装置およびその製造方法 | |
| JPS5877265A (ja) | ジヨセフソン接合素子 | |
| US4458409A (en) | Process for producing niobium Josephson junctions | |
| JPS5893265A (ja) | キヤパシタの製造方法 | |
| JP2680949B2 (ja) | 超電導電界効果型素子の作製方法 | |
| JPH054828B2 (ja) | ||
| JPH0561783B2 (ja) | ||
| JP2641970B2 (ja) | 超電導素子および作製方法 | |
| JP2825374B2 (ja) | 超電導素子 | |
| JPH0537036A (ja) | 超電導素子およびその作製方法 | |
| JPS60244056A (ja) | 半導体装置及びその製造方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JPH05114757A (ja) | 超電導素子およびその作製方法 | |
| CN118888599A (zh) | 半导体结构、其制备方法及存储器 | |
| JPS5994481A (ja) | ジヨゼフソン接合装置 | |
| JP2641973B2 (ja) | 超電導素子およびその作製方法 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH07131081A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH05291637A (ja) | 超電導電界効果型素子 | |
| JPH04162578A (ja) | 誘電体トンネル構造体の製造方法 |