JPS5877372A - Facsimile device - Google Patents

Facsimile device

Info

Publication number
JPS5877372A
JPS5877372A JP56175995A JP17599581A JPS5877372A JP S5877372 A JPS5877372 A JP S5877372A JP 56175995 A JP56175995 A JP 56175995A JP 17599581 A JP17599581 A JP 17599581A JP S5877372 A JPS5877372 A JP S5877372A
Authority
JP
Japan
Prior art keywords
decoder
arq
data
encoded data
receiving side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56175995A
Other languages
Japanese (ja)
Inventor
Eiichi Adachi
安達 栄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP56175995A priority Critical patent/JPS5877372A/en
Publication of JPS5877372A publication Critical patent/JPS5877372A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Transmission Control (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、ファクシミリ装置の改良に係り、特に、受信
側の復荀器の処理能力が不足し、自動再送要求装置(以
下ARQという)からの符号化デ゛−タを入力すること
ができなくなった時、例えば、復号器のFIFOバッフ
ァがオーバーフローしそうな時は、ARQからのデータ
転送を禁止して該FIFOバッファにデータが入力可能
になるまで待たし、また、A RQか・ら正しく受信し
たフレームの符号化データが出力できない時は、ACK
信号を出力せずにNACK信号として再びARQよりデ
ータが出力可能になるまで送信側からの新しい符号化デ
ータの伝送を待たせるようにしたものであ企0 従来のファクシミリ装置における符号化方式は、例えば
、CCITT勧告T・4.4項に述べられているように
、各ライン毎の符号化データが予め決められた時間T以
下の時はFILLビットを追加してT以上にするように
定められている。これはスキ、ヤナー及びプロッターの
処理時間を考慮して定められたもので、Tは2.5ms
/ライン〜40 m s /ラインが一般的である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a facsimile machine, and in particular, when the processing capacity of a repeater on the receiving side is insufficient, coded data from an automatic repeat request unit (hereinafter referred to as ARQ) cannot be processed. For example, when the FIFO buffer of the decoder is about to overflow, data transfer from ARQ is prohibited and waits until data can be input to the FIFO buffer. If the encoded data of the frame correctly received from RQ cannot be output, send ACK.
This is a system in which the transmission of new encoded data from the transmitting side is made to wait until the data can be output again from ARQ as a NACK signal without outputting a signal. For example, as stated in Section 4.4 of CCITT Recommendation T, when the encoded data for each line is less than a predetermined time T, it is specified that a FILL bit is added to make it more than T. ing. This was determined by taking into consideration the processing time of the scanner, scanner, and plotter, and T is 2.5ms.
/line to 40 m s /line is common.

第1図は、自動再送要求装置を有するファクシミリ装置
の一例を説明するための電気的ブロック線図で、図中、
10は送信側、加は受1δ側で、送信側10は、スキャ
ナー11、符号器12、A RQ 13、モデム14、
ハイブリッドトランス】5から成り、受信側照はハイブ
リッドトランス2]、モデムη、ARQ羽、復号器冴、
プロ°ツター5等から成っておシ、受信側加は、送信側
10よシ送られてくるフレームの誤りをチェックし、誤
りの場合は、そのフレームを再送するよう東京する。す
なわち、送信側IOは、スキャナー11で読み取った画
情報を符号器12で符号化し、さらに、ARQ13でフ
レーム化し、モデム14で変調し、ハイブリッドトラン
ス15を経て回線へ出力する。また、ARQ13は、ハ
イブリッドトランス15を経てACK信号を受信し、次
のフレームを送出し、ACK信号を受信しない時は、エ
ラーだったフレームの再送を行う。一方、受信側照は、
モデムρから出力されるデータをARQZ3でチェック
し、それが正しい場合に、符号化データのみを復号器冴
へ出力し、同時に、ACK信号をハイブリッドトランス
21を介して回線へ出力し、ARQ23でエラーが発見
された場合には、ACK信号を出力せずに再生されてく
るフレームを待つようになっている。しかし、上述のご
ときファクシミリ装置においては、受信側において、プ
ロッターや復号器の処理能力が何らかの原因で不足した
場合、ARQからのデータが受けつけられず、ARQよ
り後の方でエラーとなる欠点がある。
FIG. 1 is an electrical block diagram for explaining an example of a facsimile machine having an automatic repeat request device.
Reference numeral 10 indicates the transmitting side, and the adder indicates the receiver 1δ side.
[Hybrid transformer] 5, receiving side light consists of hybrid transformer 2], modem η, ARQ wing, decoder part,
The receiving side, which consists of a programmer 5, etc., checks the frame sent from the transmitting side 10 for errors, and in the case of an error, instructs the frame to be retransmitted. That is, the transmitting side IO encodes the image information read by the scanner 11 with the encoder 12, further frames it with the ARQ 13, modulates it with the modem 14, and outputs it to the line via the hybrid transformer 15. Further, the ARQ 13 receives the ACK signal via the hybrid transformer 15 and sends out the next frame, and when it does not receive the ACK signal, retransmits the frame in error. On the other hand, the receiving side is
The data output from the modem ρ is checked by ARQZ3, and if it is correct, only the encoded data is output to the decoder, and at the same time, an ACK signal is output to the line via the hybrid transformer 21, and the ARQ23 detects the error. If a frame is detected, the frame waits for the frame to be played back without outputting an ACK signal. However, in the above-mentioned facsimile machines, if the processing power of the plotter or decoder on the receiving side is insufficient for some reason, the data from ARQ cannot be accepted and an error may occur after the ARQ. .

而して、第1図に示した符号器12は、一般的には、第
2図に示すように、そに前段にラインバッファ12 a
を、後段にFIFOバッファ12 bを有し、また復号
器ツは、絹3図に示すように、その前段にFIFOバッ
ファ24aを、後段にラインバッファ24bを有してい
る。従って、第2図において、例えば、ラインバッファ
12aの数を増せば、疑似的にスキャナーの処理時間を
早くしたのと等価となシ、このことは、前述のFILL
 ビットの数を削減できることを意味する。また、FI
Foバッファ12bのサイズを大きくすることによって
も、符号器12からFIFOバッファ12 bに出方す
る符号化データからFILLビットを削減することが可
能となる。また、第3図においては、FIFoバッファ
24aのサイズを大きくシ、又は、ラインバッファ24
bの数を増すことによって、FILLピットを削減した
符号化データを受けられる可能性がでる。
Generally, the encoder 12 shown in FIG.
The decoder has a FIFO buffer 12b at the rear stage, and as shown in Figure 3, the decoder has a FIFO buffer 24a at the front stage and a line buffer 24b at the rear stage. Therefore, in FIG. 2, for example, increasing the number of line buffers 12a is equivalent to artificially speeding up the processing time of the scanner.
This means that the number of bits can be reduced. Also, FI
By increasing the size of the Fo buffer 12b, it is also possible to reduce FILL bits from the encoded data output from the encoder 12 to the FIFO buffer 12b. In addition, in FIG. 3, the size of the FIFo buffer 24a is increased or the size of the line buffer 24a is increased.
By increasing the number of b, it becomes possible to receive encoded data with fewer FILL pits.

しかし、実際には、F工Foバッファ及びラインバッフ
ァをむやみに大きくすることはコストアップ等につなが
り、現実的でなく、また、送信側の符号器が受信側の復
号器やプロッタの能力を把握して受信側の最大受信能力
で符号化データを伝送することは困難である。
However, in reality, unnecessarily increasing the size of the F and line buffers increases costs and is not practical, and the encoder on the transmitting side can grasp the capabilities of the decoder and plotter on the receiving side. Therefore, it is difficult to transmit encoded data using the receiving side's maximum reception capability.

本発明は、上′述のごとき従来技術の欠点を解決するた
めになされたもので、受信側の復号器の処理能力が不足
してARQからの符号化データを入力することができな
くなった時、例えば、復号器のFIFOバッファがオー
バーフローしそうな時には、ARQからのデータ転送を
禁止し、FIFOバッファにデータが入力可能になるま
で待たし、ARQか5正しく受信したフレームの符号化
データが出力できない時は、ACK信号を出力せずにN
ACK信号として再びARQよシデータが出力可能にな
るまで送信側からの新しい符号化データの伝送に待ちを
かけ、もって、送信側の符号器が受信側の復号器の能力
を意識せずに符号器の最大能力で符号化データを送出で
きるようにしたものである。
The present invention was made in order to solve the above-mentioned drawbacks of the conventional technology. For example, when the decoder's FIFO buffer is about to overflow, it prohibits data transfer from ARQ, waits until data can be input to the FIFO buffer, and cannot output the encoded data of the correctly received frame. When the time is N, without outputting the ACK signal
The transmission of new encoded data from the transmitting side is waited until the ARQ data can be outputted again as an ACK signal, so that the encoder on the transmitting side can encode without being aware of the capabilities of the decoder on the receiving side. This allows encoded data to be transmitted at maximum capacity.

第4図は、本発明の一実施例を説明するための電気的ブ
ロック線図で、図中、10は送信側、加は受信側を示す
が、送イぎ側は第1図に示した送信側10と同じであり
、受信側は第1図に示した受信側照において、ARQ2
3と復号器ムの間にREADY信号が入ったものであり
、第5図に、この受信側A R’Q 23と復号器24
のインターフェース部の詳細を示す。
FIG. 4 is an electrical block diagram for explaining one embodiment of the present invention. In the figure, 10 indicates the transmitting side, and 10 indicates the receiving side. The transmitting side is the same as shown in FIG. 1. This is the same as the transmitting side 10, and the receiving side uses ARQ2 at the receiving side shown in FIG.
A READY signal is input between A R'Q 23 and the decoder 24 on the receiving side, and FIG.
The details of the interface section are shown below.

第5図に示すように、受信11111 F I FOバ
ッファ24aはFULL検出器24Cを持っており、F
IFOバッファ24aがFULLになると、該FULL
検出器24cからのREADY信号を0″にする(ただ
し、PIFOバッファがFULL以外の時は11“にな
っている)。一方、ARQ23は、正しく受信したフレ
ームの符号化データをシフトレジスタ23aに入れ、シ
フトクロック(S、HIFT  CLOCK)によシ、
復号器冴へ符号化データを転送する。ところが、この時
、復号器潤からのREADY信号が)“であると、アン
ドゲート回路23bが禁止され、シフトレジスタ23a
のデータ転送が禁止される。また、ARQ23は、RE
AD7信号が10“であり、データ転送ができない時に
は、ACK信号を出力せずにNACK信号を出力する。
As shown in FIG. 5, the receiving 11111 F I FO buffer 24a has a FULL detector 24C,
When the IFO buffer 24a becomes FULL, the FULL
The READY signal from the detector 24c is set to 0'' (however, when the PIFO buffer is not FULL, it is set to 11''). On the other hand, the ARQ 23 puts the encoded data of the correctly received frame into the shift register 23a, and uses the shift clock (S, HIFT CLOCK) to
Transfer the encoded data to the decoder. However, at this time, if the READY signal from the decoder Jun is ), the AND gate circuit 23b is disabled and the shift register 23a is disabled.
data transfer is prohibited. Also, ARQ23 is RE
When the AD7 signal is 10'' and data transfer is not possible, a NACK signal is output without outputting an ACK signal.

以上の説明から明らかなように、本発明によると、AR
Qと復号器の間にREADY信号を追加するだけで符号
化データの高能率伝送を可能とすることができる。
As is clear from the above description, according to the present invention, AR
Highly efficient transmission of encoded data can be achieved simply by adding a READY signal between Q and the decoder.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来のファクシミリ装置の一例を説明するた
めの電気的ブロック線図、第2図は、第1図に示した符
号器12部の詳細図、第3図は、第1図に示した復号器
U部の詳細図、第4図は、本発明の一実施例を説明する
ための電気的ブロック線図、第5図は、第4図のARQ
23と復号器24の間のインターフェース部詳細図であ
る。 10・・・送信側、11・・・スキャナー、12・・・
符号器、13・・・ARQ、14・・・モデム、15・
・・ハイブリッドトランス、加・・・受信側、21・・
ハイブリッドトランス、n・・・モデム、n・・・AR
Q、Z3a・・・シフトレジスタ、23b・・・アンド
ゲート回路、潤・・・復号器、24a・・・FIFOバ
ッファ、24c・・FULL検出器、5・・・ブロック
〇第 1 に) 第 2 図 第3図
FIG. 1 is an electrical block diagram for explaining an example of a conventional facsimile machine, FIG. 2 is a detailed diagram of the encoder 12 shown in FIG. 1, and FIG. 3 is a diagram similar to that shown in FIG. 4 is an electrical block diagram for explaining one embodiment of the present invention, and FIG. 5 is a detailed diagram of the decoder U section shown in FIG.
23 and a decoder 24; FIG. 10... Sending side, 11... Scanner, 12...
Encoder, 13... ARQ, 14... Modem, 15.
・Hybrid transformer, addition...receiving side, 21...
Hybrid transformer, n...modem, n...AR
Q, Z3a...Shift register, 23b...AND gate circuit, Jun...Decoder, 24a...FIFO buffer, 24c...FULL detector, 5...Block〇1st) 2nd Figure 3

Claims (1)

【特許請求の範囲】[Claims] 自動再送要求装置を装備したファクシミリ装置において
、受信時の自動再送要求装置において受信したフレーム
に誤りが発見された時又は例らかの装置で受信側自動再
送要求装置から正しく受信したフレームのデータを出力
できない時に再送要求をするようにしたことを特徴とす
るファクシミリ装置。
In a facsimile machine equipped with an automatic repeat request device, when an error is discovered in a frame received by the automatic repeat request device at the time of reception, or when the facsimile device is equipped with the data of a frame correctly received from the receiving automatic repeat request device, A facsimile device characterized in that a retransmission request is made when an output cannot be output.
JP56175995A 1981-11-02 1981-11-02 Facsimile device Pending JPS5877372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56175995A JPS5877372A (en) 1981-11-02 1981-11-02 Facsimile device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56175995A JPS5877372A (en) 1981-11-02 1981-11-02 Facsimile device

Publications (1)

Publication Number Publication Date
JPS5877372A true JPS5877372A (en) 1983-05-10

Family

ID=16005861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56175995A Pending JPS5877372A (en) 1981-11-02 1981-11-02 Facsimile device

Country Status (1)

Country Link
JP (1) JPS5877372A (en)

Similar Documents

Publication Publication Date Title
JP2871704B2 (en) Image communication method
JPH0419731B2 (en)
JPS58138162A (en) Facsimile storage conversion method
JPS5877372A (en) Facsimile device
JPH04111553A (en) ARQ communication method
JPS59205841A (en) Data transmission speed control system
JPS58164346A (en) Data communication method with shift down function
JPS58198966A (en) Facsimile system
JPS60244154A (en) Automatic retransmission system
JPS5881376A (en) facsimile transmitter
JPS58105671A (en) Transmission controlling system of facsimile
JPS6249780B2 (en)
JP3006696B2 (en) Facsimile transmission control method
JPS6210067B2 (en)
JPS61120575A (en) Facsimile equipment
JPS5921167A (en) Facsimile transmitter
JPS62180675A (en) Facsimile conversion equipment
JPS59110265A (en) Facsimile multiple address communication system
JPS62147859A (en) Facsimile text transmission system
JPS5970045A (en) Method and apparatus for data transmission
JPS5863248A (en) Loop type data transmitting system
JPS6036145B2 (en) Signal transmission method
JPS6098766A (en) Error correcting system in facsimile equipment
JPS59178832A (en) Simple high-speed transmission system
JPH05260125A (en) Data transfer control system