JPS5877372A - フアクシミリ装置 - Google Patents
フアクシミリ装置Info
- Publication number
- JPS5877372A JPS5877372A JP56175995A JP17599581A JPS5877372A JP S5877372 A JPS5877372 A JP S5877372A JP 56175995 A JP56175995 A JP 56175995A JP 17599581 A JP17599581 A JP 17599581A JP S5877372 A JPS5877372 A JP S5877372A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- arq
- data
- encoded data
- receiving side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Transmission Control (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ファクシミリ装置の改良に係り、特に、受信
側の復荀器の処理能力が不足し、自動再送要求装置（以
下ＡＲＱという）からの符号化デ゛−タを入力すること
ができなくなった時、例えば、復号器のＦＩＦＯバッフ
ァがオーバーフローしそうな時は、ＡＲＱからのデータ
転送を禁止して該ＦＩＦＯバッファにデータが入力可能
になるまで待たし、また、Ａ ＲＱか・ら正しく受信し
たフレームの符号化データが出力できない時は、ＡＣＫ
信号を出力せずにＮＡＣＫ信号として再びＡＲＱよりデ
ータが出力可能になるまで送信側からの新しい符号化デ
ータの伝送を待たせるようにしたものであ企０ 従来のファクシミリ装置における符号化方式は、例えば
、ＣＣＩＴＴ勧告Ｔ・４．４項に述べられているように
、各ライン毎の符号化データが予め決められた時間Ｔ以
下の時はＦＩＬＬビットを追加してＴ以上にするように
定められている。これはスキ、ヤナー及びプロッターの
処理時間を考慮して定められたもので、Ｔは２．５ｍｓ
／ライン〜４０ ｍ ｓ ／ラインが一般的である。
側の復荀器の処理能力が不足し、自動再送要求装置（以
下ＡＲＱという）からの符号化デ゛−タを入力すること
ができなくなった時、例えば、復号器のＦＩＦＯバッフ
ァがオーバーフローしそうな時は、ＡＲＱからのデータ
転送を禁止して該ＦＩＦＯバッファにデータが入力可能
になるまで待たし、また、Ａ ＲＱか・ら正しく受信し
たフレームの符号化データが出力できない時は、ＡＣＫ
信号を出力せずにＮＡＣＫ信号として再びＡＲＱよりデ
ータが出力可能になるまで送信側からの新しい符号化デ
ータの伝送を待たせるようにしたものであ企０ 従来のファクシミリ装置における符号化方式は、例えば
、ＣＣＩＴＴ勧告Ｔ・４．４項に述べられているように
、各ライン毎の符号化データが予め決められた時間Ｔ以
下の時はＦＩＬＬビットを追加してＴ以上にするように
定められている。これはスキ、ヤナー及びプロッターの
処理時間を考慮して定められたもので、Ｔは２．５ｍｓ
／ライン〜４０ ｍ ｓ ／ラインが一般的である。
第１図は、自動再送要求装置を有するファクシミリ装置
の一例を説明するための電気的ブロック線図で、図中、
１０は送信側、加は受１δ側で、送信側１０は、スキャ
ナー１１、符号器１２、Ａ ＲＱ １３、モデム１４、
ハイブリッドトランス】５から成り、受信側照はハイブ
リッドトランス２］、モデムη、ＡＲＱ羽、復号器冴、
プロ°ツター５等から成っておシ、受信側加は、送信側
１０よシ送られてくるフレームの誤りをチェックし、誤
りの場合は、そのフレームを再送するよう東京する。す
なわち、送信側ＩＯは、スキャナー１１で読み取った画
情報を符号器１２で符号化し、さらに、ＡＲＱ１３でフ
レーム化し、モデム１４で変調し、ハイブリッドトラン
ス１５を経て回線へ出力する。また、ＡＲＱ１３は、ハ
イブリッドトランス１５を経てＡＣＫ信号を受信し、次
のフレームを送出し、ＡＣＫ信号を受信しない時は、エ
ラーだったフレームの再送を行う。一方、受信側照は、
モデムρから出力されるデータをＡＲＱＺ３でチェック
し、それが正しい場合に、符号化データのみを復号器冴
へ出力し、同時に、ＡＣＫ信号をハイブリッドトランス
２１を介して回線へ出力し、ＡＲＱ２３でエラーが発見
された場合には、ＡＣＫ信号を出力せずに再生されてく
るフレームを待つようになっている。しかし、上述のご
ときファクシミリ装置においては、受信側において、プ
ロッターや復号器の処理能力が何らかの原因で不足した
場合、ＡＲＱからのデータが受けつけられず、ＡＲＱよ
り後の方でエラーとなる欠点がある。
の一例を説明するための電気的ブロック線図で、図中、
１０は送信側、加は受１δ側で、送信側１０は、スキャ
ナー１１、符号器１２、Ａ ＲＱ １３、モデム１４、
ハイブリッドトランス】５から成り、受信側照はハイブ
リッドトランス２］、モデムη、ＡＲＱ羽、復号器冴、
プロ°ツター５等から成っておシ、受信側加は、送信側
１０よシ送られてくるフレームの誤りをチェックし、誤
りの場合は、そのフレームを再送するよう東京する。す
なわち、送信側ＩＯは、スキャナー１１で読み取った画
情報を符号器１２で符号化し、さらに、ＡＲＱ１３でフ
レーム化し、モデム１４で変調し、ハイブリッドトラン
ス１５を経て回線へ出力する。また、ＡＲＱ１３は、ハ
イブリッドトランス１５を経てＡＣＫ信号を受信し、次
のフレームを送出し、ＡＣＫ信号を受信しない時は、エ
ラーだったフレームの再送を行う。一方、受信側照は、
モデムρから出力されるデータをＡＲＱＺ３でチェック
し、それが正しい場合に、符号化データのみを復号器冴
へ出力し、同時に、ＡＣＫ信号をハイブリッドトランス
２１を介して回線へ出力し、ＡＲＱ２３でエラーが発見
された場合には、ＡＣＫ信号を出力せずに再生されてく
るフレームを待つようになっている。しかし、上述のご
ときファクシミリ装置においては、受信側において、プ
ロッターや復号器の処理能力が何らかの原因で不足した
場合、ＡＲＱからのデータが受けつけられず、ＡＲＱよ
り後の方でエラーとなる欠点がある。
而して、第１図に示した符号器１２は、一般的には、第
２図に示すように、そに前段にラインバッファ１２ ａ
を、後段にＦＩＦＯバッファ１２ ｂを有し、また復号
器ツは、絹３図に示すように、その前段にＦＩＦＯバッ
ファ２４ａを、後段にラインバッファ２４ｂを有してい
る。従って、第２図において、例えば、ラインバッファ
１２ａの数を増せば、疑似的にスキャナーの処理時間を
早くしたのと等価となシ、このことは、前述のＦＩＬＬ
ビットの数を削減できることを意味する。また、ＦＩ
Ｆｏバッファ１２ｂのサイズを大きくすることによって
も、符号器１２からＦＩＦＯバッファ１２ ｂに出方す
る符号化データからＦＩＬＬビットを削減することが可
能となる。また、第３図においては、ＦＩＦｏバッファ
２４ａのサイズを大きくシ、又は、ラインバッファ２４
ｂの数を増すことによって、ＦＩＬＬピットを削減した
符号化データを受けられる可能性がでる。
２図に示すように、そに前段にラインバッファ１２ ａ
を、後段にＦＩＦＯバッファ１２ ｂを有し、また復号
器ツは、絹３図に示すように、その前段にＦＩＦＯバッ
ファ２４ａを、後段にラインバッファ２４ｂを有してい
る。従って、第２図において、例えば、ラインバッファ
１２ａの数を増せば、疑似的にスキャナーの処理時間を
早くしたのと等価となシ、このことは、前述のＦＩＬＬ
ビットの数を削減できることを意味する。また、ＦＩ
Ｆｏバッファ１２ｂのサイズを大きくすることによって
も、符号器１２からＦＩＦＯバッファ１２ ｂに出方す
る符号化データからＦＩＬＬビットを削減することが可
能となる。また、第３図においては、ＦＩＦｏバッファ
２４ａのサイズを大きくシ、又は、ラインバッファ２４
ｂの数を増すことによって、ＦＩＬＬピットを削減した
符号化データを受けられる可能性がでる。
しかし、実際には、Ｆ工Ｆｏバッファ及びラインバッフ
ァをむやみに大きくすることはコストアップ等につなが
り、現実的でなく、また、送信側の符号器が受信側の復
号器やプロッタの能力を把握して受信側の最大受信能力
で符号化データを伝送することは困難である。
ァをむやみに大きくすることはコストアップ等につなが
り、現実的でなく、また、送信側の符号器が受信側の復
号器やプロッタの能力を把握して受信側の最大受信能力
で符号化データを伝送することは困難である。
本発明は、上′述のごとき従来技術の欠点を解決するた
めになされたもので、受信側の復号器の処理能力が不足
してＡＲＱからの符号化データを入力することができな
くなった時、例えば、復号器のＦＩＦＯバッファがオー
バーフローしそうな時には、ＡＲＱからのデータ転送を
禁止し、ＦＩＦＯバッファにデータが入力可能になるま
で待たし、ＡＲＱか５正しく受信したフレームの符号化
データが出力できない時は、ＡＣＫ信号を出力せずにＮ
ＡＣＫ信号として再びＡＲＱよシデータが出力可能にな
るまで送信側からの新しい符号化データの伝送に待ちを
かけ、もって、送信側の符号器が受信側の復号器の能力
を意識せずに符号器の最大能力で符号化データを送出で
きるようにしたものである。
めになされたもので、受信側の復号器の処理能力が不足
してＡＲＱからの符号化データを入力することができな
くなった時、例えば、復号器のＦＩＦＯバッファがオー
バーフローしそうな時には、ＡＲＱからのデータ転送を
禁止し、ＦＩＦＯバッファにデータが入力可能になるま
で待たし、ＡＲＱか５正しく受信したフレームの符号化
データが出力できない時は、ＡＣＫ信号を出力せずにＮ
ＡＣＫ信号として再びＡＲＱよシデータが出力可能にな
るまで送信側からの新しい符号化データの伝送に待ちを
かけ、もって、送信側の符号器が受信側の復号器の能力
を意識せずに符号器の最大能力で符号化データを送出で
きるようにしたものである。
第４図は、本発明の一実施例を説明するための電気的ブ
ロック線図で、図中、１０は送信側、加は受信側を示す
が、送イぎ側は第１図に示した送信側１０と同じであり
、受信側は第１図に示した受信側照において、ＡＲＱ２
３と復号器ムの間にＲＥＡＤＹ信号が入ったものであり
、第５図に、この受信側Ａ Ｒ’Ｑ ２３と復号器２４
のインターフェース部の詳細を示す。
ロック線図で、図中、１０は送信側、加は受信側を示す
が、送イぎ側は第１図に示した送信側１０と同じであり
、受信側は第１図に示した受信側照において、ＡＲＱ２
３と復号器ムの間にＲＥＡＤＹ信号が入ったものであり
、第５図に、この受信側Ａ Ｒ’Ｑ ２３と復号器２４
のインターフェース部の詳細を示す。
第５図に示すように、受信１１１１１ Ｆ Ｉ ＦＯバ
ッファ２４ａはＦＵＬＬ検出器２４Ｃを持っており、Ｆ
ＩＦＯバッファ２４ａがＦＵＬＬになると、該ＦＵＬＬ
検出器２４ｃからのＲＥＡＤＹ信号を０″にする（ただ
し、ＰＩＦＯバッファがＦＵＬＬ以外の時は１１“にな
っている）。一方、ＡＲＱ２３は、正しく受信したフレ
ームの符号化データをシフトレジスタ２３ａに入れ、シ
フトクロック（Ｓ、ＨＩＦＴ ＣＬＯＣＫ）によシ、
復号器冴へ符号化データを転送する。ところが、この時
、復号器潤からのＲＥＡＤＹ信号が）“であると、アン
ドゲート回路２３ｂが禁止され、シフトレジスタ２３ａ
のデータ転送が禁止される。また、ＡＲＱ２３は、ＲＥ
ＡＤ７信号が１０“であり、データ転送ができない時に
は、ＡＣＫ信号を出力せずにＮＡＣＫ信号を出力する。
ッファ２４ａはＦＵＬＬ検出器２４Ｃを持っており、Ｆ
ＩＦＯバッファ２４ａがＦＵＬＬになると、該ＦＵＬＬ
検出器２４ｃからのＲＥＡＤＹ信号を０″にする（ただ
し、ＰＩＦＯバッファがＦＵＬＬ以外の時は１１“にな
っている）。一方、ＡＲＱ２３は、正しく受信したフレ
ームの符号化データをシフトレジスタ２３ａに入れ、シ
フトクロック（Ｓ、ＨＩＦＴ ＣＬＯＣＫ）によシ、
復号器冴へ符号化データを転送する。ところが、この時
、復号器潤からのＲＥＡＤＹ信号が）“であると、アン
ドゲート回路２３ｂが禁止され、シフトレジスタ２３ａ
のデータ転送が禁止される。また、ＡＲＱ２３は、ＲＥ
ＡＤ７信号が１０“であり、データ転送ができない時に
は、ＡＣＫ信号を出力せずにＮＡＣＫ信号を出力する。
以上の説明から明らかなように、本発明によると、ＡＲ
Ｑと復号器の間にＲＥＡＤＹ信号を追加するだけで符号
化データの高能率伝送を可能とすることができる。
Ｑと復号器の間にＲＥＡＤＹ信号を追加するだけで符号
化データの高能率伝送を可能とすることができる。
第１図は、従来のファクシミリ装置の一例を説明するた
めの電気的ブロック線図、第２図は、第１図に示した符
号器１２部の詳細図、第３図は、第１図に示した復号器
Ｕ部の詳細図、第４図は、本発明の一実施例を説明する
ための電気的ブロック線図、第５図は、第４図のＡＲＱ
２３と復号器２４の間のインターフェース部詳細図であ
る。 １０・・・送信側、１１・・・スキャナー、１２・・・
符号器、１３・・・ＡＲＱ、１４・・・モデム、１５・
・・ハイブリッドトランス、加・・・受信側、２１・・
ハイブリッドトランス、ｎ・・・モデム、ｎ・・・ＡＲ
Ｑ、Ｚ３ａ・・・シフトレジスタ、２３ｂ・・・アンド
ゲート回路、潤・・・復号器、２４ａ・・・ＦＩＦＯバ
ッファ、２４ｃ・・ＦＵＬＬ検出器、５・・・ブロック
〇第 １ に） 第 ２ 図 第３図
めの電気的ブロック線図、第２図は、第１図に示した符
号器１２部の詳細図、第３図は、第１図に示した復号器
Ｕ部の詳細図、第４図は、本発明の一実施例を説明する
ための電気的ブロック線図、第５図は、第４図のＡＲＱ
２３と復号器２４の間のインターフェース部詳細図であ
る。 １０・・・送信側、１１・・・スキャナー、１２・・・
符号器、１３・・・ＡＲＱ、１４・・・モデム、１５・
・・ハイブリッドトランス、加・・・受信側、２１・・
ハイブリッドトランス、ｎ・・・モデム、ｎ・・・ＡＲ
Ｑ、Ｚ３ａ・・・シフトレジスタ、２３ｂ・・・アンド
ゲート回路、潤・・・復号器、２４ａ・・・ＦＩＦＯバ
ッファ、２４ｃ・・ＦＵＬＬ検出器、５・・・ブロック
〇第 １ に） 第 ２ 図 第３図
Claims (1)
- 自動再送要求装置を装備したファクシミリ装置において
、受信時の自動再送要求装置において受信したフレーム
に誤りが発見された時又は例らかの装置で受信側自動再
送要求装置から正しく受信したフレームのデータを出力
できない時に再送要求をするようにしたことを特徴とす
るファクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175995A JPS5877372A (ja) | 1981-11-02 | 1981-11-02 | フアクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175995A JPS5877372A (ja) | 1981-11-02 | 1981-11-02 | フアクシミリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877372A true JPS5877372A (ja) | 1983-05-10 |
Family
ID=16005861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56175995A Pending JPS5877372A (ja) | 1981-11-02 | 1981-11-02 | フアクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877372A (ja) |
-
1981
- 1981-11-02 JP JP56175995A patent/JPS5877372A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2871704B2 (ja) | 画像通信方法 | |
| JPH0419731B2 (ja) | ||
| JPS58138162A (ja) | フアクシミリ蓄積変換方式 | |
| JPS5877372A (ja) | フアクシミリ装置 | |
| JPH04111553A (ja) | Ａｒｑ通信方式 | |
| JPS59205841A (ja) | デ−タ伝送速度制御方式 | |
| JPS58164346A (ja) | シフトダウン機能付デ−タ通信方式 | |
| JPS58198966A (ja) | フアクシミリ方式 | |
| JPS60244154A (ja) | 自動再送方式 | |
| JPS5881376A (ja) | フアクシミリ送信装置 | |
| JPS58105671A (ja) | フアクシミリの伝送制御方式 | |
| JPS6249780B2 (ja) | ||
| JP3006696B2 (ja) | ファクシミリ伝送制御方式 | |
| JPS6210067B2 (ja) | ||
| JPS61120575A (ja) | フアクシミリ装置 | |
| JPS5921167A (ja) | フアクシミリ伝送装置 | |
| JPS62180675A (ja) | フアクシミリ変換装置 | |
| JPS59110265A (ja) | フアクシミリ同報通信方式 | |
| JPS62147859A (ja) | フアクシミリ電送方式 | |
| JPS5970045A (ja) | デ−タ伝送方法及び装置 | |
| JPS5863248A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS6036145B2 (ja) | 信号伝送方式 | |
| JPS6098766A (ja) | フアクシミリ装置における誤り訂正方式 | |
| JPS59178832A (ja) | 簡易型高速伝送方式 | |
| JPH05260125A (ja) | データ転送制御方式 |