JPS5880921A - 受信機 - Google Patents

受信機

Info

Publication number
JPS5880921A
JPS5880921A JP56178637A JP17863781A JPS5880921A JP S5880921 A JPS5880921 A JP S5880921A JP 56178637 A JP56178637 A JP 56178637A JP 17863781 A JP17863781 A JP 17863781A JP S5880921 A JPS5880921 A JP S5880921A
Authority
JP
Japan
Prior art keywords
tuning
signal
sweep
detection signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56178637A
Other languages
English (en)
Other versions
JPH033963B2 (ja
Inventor
Eishin Kakihara
柿原 英信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56178637A priority Critical patent/JPS5880921A/ja
Publication of JPS5880921A publication Critical patent/JPS5880921A/ja
Publication of JPH033963B2 publication Critical patent/JPH033963B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はPLLシンセサイザ選局方式の受信機に関す
るものである。
この0発明の基礎となる受信機は、第1図に示すように
、選局開始操作に応答して周波数掃引を開始し局探知信
号が発生したときに周波数掃引を停止する掃引選局とプ
リセット選局とが可能なPLLシンセサイザ選局回路1
と、このPLL Vンセサイザ還局回路1により選局さ
れた周波数の受信信号の再生モードをオートまたはモノ
ラルに切替える7Mステレオ復調器(オー)/モノラA
/4−ド切替■賂)5と、前記PLL vンセサイザ選
局回路1が選局動作を行う毎に前記局探知信号の有無を
検出し前記局探知信号があったときにのみ前記7Mステ
レオ復調器(オート/モノラルモード切替回路)s6再
生叱−ドをオーFモードに設定するDフリップラミ5プ
(局探知信号検出回路)9とを備えて%I+%為。
よ)詳しく説明すると、この受信IId、フロン;)エ
ンド意の出力を中間周波増幅器3を介して躍検波器4で
検波し、このFM検波器4の出力を躍ステレオ復調器5
およびミューティング回路10を介してとシ出すようK
なっている0選局は、フロントエンド2とプリスケーラ
6 に PLL :Iントローツ7と低械ろ波I!8と
でPLL sy yセサイザ選局回路1を構成し、掃引
選局を行うかまたはプリセラを選局を行うようになって
いる。掃引選局は、選局操作によl) PLL S/ン
セサイザ選局回路1におけるアップまたはダウンの周波
数掃引が開始され、FM検波器4で検出される局探知信
号が発生したときにPLL ¥ :/−にサイザ選局回
路1が周波数掃引を停止すbことによシ行われる。一方
、プリセット選局は、選局すべき周波数をPLLコント
ローラ7にあらかじめセラ)してjPき、チャンネル選
択することによ〉行われる。
この選局動作中、PLL Mントローラ7よシミューテ
ィンダ信号が出力され、この(JL−ティング信号によ
ル這エーティンダ回路10が作動して選局時の雑音を消
去するようkなっている。
Dフリップフロップ9は、這ニーティング信号をタロツ
タ入力Cとするとともに局探知信号をデーター人力りと
し、亀エーテインダ信号発生中、すなわち選局動作中検
出状態にあ如、t!−ティング信号の立下がシ、すなわ
ち、選局動作完了に応答して保持状態となA、Lえがっ
て、掃引選局において、局探知信号が発生せず1周波数
掃引を行ってbる間はD)1ツデツpツデ9は検出状態
にあシ、Q出力は前の状態を保持している。もし探知信
号が発生すると、周波数掃引が停止し、その結果、ミニ
−ティジグ信号の立下がシで局探知信号はDフリップフ
ロップ9に読み込まれてQ出力は低しベ#Keる。D7
蓼ツプフpツブ9はQ出力が低レベルの状態をつ「の選
局動作が行われるまで保持し、向出力が低レベルとなる
ことKよりFMステレオ復調器6の再生モードをオート
モードに設定する。
一方、プリセッシ選局#!cシいて、選局操作を行うと
ミニ−ティシダ信号が発生し1選局動作が完了するとミ
ニ−ティシダ信号が立下がゐ、この際、局探知信号の有
無に無関係にプリセットした周波数が選局される。D7
Vッデフリッデ9は、電ニーディング信号が発生すると
検出状級となるとと。
もにミニ−ティング信号の立下がシに応答して保持状態
となるが受信信号レベルが自動掃引を停止するしきい値
より低く、局探知信号が発生しなかつえときには互出力
が高レベルの状態となり、ミューティング信号の立下が
りによりその状態が保持され、選局完了後の1Mステレ
オ復調器5の再生モードなモノラルモードに設定する。
′まだ、受信信号レベルが自動掃引を停止するしきい値
より高く、局探知信号が発生したときはミューディング
信号の立下が)によりDフリッププロップ9の6出力が
低レベルの状態となり、その状態が保持され、選局完了
後のFMステレオtlallll器5の再生モードをオ
ートモードに設定する。
なり、Dフリップフロップ9のリセット入力kK接続し
たタクシスイッチ11をオンすることにより1Mステレ
オ復調器5の再生モードを手動でモノラルモードに設定
することができる。
このような第1図の受信機は、受信信号レベルがしきい
値を越えたときに発生する局探知信号を自動掃引の停止
信号とオートZモノシルモード切替信号とに共用してb
るが、局捺知信号を発生させるし!勢働は、スデレオ實
生が可能な受信信号レベルをもとKしてしきい儲を決定
する必要があり、このよう圧しきい値を低く設定すると
自動掃引の際にノイズや妨害信号によって周波数掃引が
簡単に停止するという問題があった。
したがって、この発明の目的は、プリセット選局あるい
は掃引選局時におい゛C受イぎ信号レベルが比較的低く
てもスデレオ再生を行うことができ、しかも、ノイズ+
妨害信号による自動掃引の停止を防止すゐことができる
受信機を提供することである。
この発明の一実施例を第2図に示す、すなわ°ち、この
受信機は、FM11!!1披器4から出力される局探知
信号をしきい曽切替回路12を介してPLLコントロー
ラ7−およびDフリップフロップ9に入力す為ようにし
、PLLコントローラ7から掃引選局動作中掃引選局動
作信号を発生させ、この掃引選局動作信号の有無に応答
してPLLコントローラ7およびDフリップフルツブ9
に入力される局検知信号のしきい値切替、を行うことK
より、局探知(+11が発生するしi1%/−h値を高
低に切替えるようにしkものである。
この受信機は、掃引選局におりて、選局操作を行うと、
PLLシンセサイザ選局回路1における“lツブまたは
ダウンの周波数掃引が開始するとともK PLLコント
ローラ7から掃引選局動作信号および遡ニーティング信
号が発生してしきい値切替凹賂12が局探知信号のしき
い値を高くするように切替わシ、FM検検波器4燭 しきい値以下では局探知信号は発生せず、高い方のしき
い値で局探知信号が発生すると、周波数掃引が停止し、
掃引選局動作信号がなくなってしきい値切替回路12が
局探知信号のしきい値を低くするように切替わシ1局探
知信号は、局探知信号が低い方のしきい値を越えるこ4
により発生し、Dフリップフロップ9Iri局探知信号
を検出し,てQ出力が低レベルとなシ、ミニ−5Pイン
グ信号の立下がυによj9Dフリップフロップ9はQ出
力が低レベルの状縣を保持し、4出力が低レベルとなる
ことによfiFMステレオuII14器5の再生モード
をオート、セードに設定する。
一方、プリセット選局において、選局操作を行うと、第
1区のものと同様に選局動作を行い、Dフリップ70ツ
ブ9は局検知信号の有無に応じて第1図の4のと同様に
FM後後回回路5オート篭−ドとモノラルモードとを切
替える.この場合、PLLコントローラ7からU掃引選
局動作信号は発生しない丸め、しきい値切替回路12は
局探知信号のしきい値を低くするように切替わシ、局探
知信号のレベルが低い方のしきい値を越えたときにオー
トモードにし、低い方のしきい値以下のときにモノラル
モードにする。
その他の動作は第1図のものと同様である。
このように、この実施例if. L)フリップフロップ
9を付設して選局時に局探知信号があったときにのみF
Mステレオ復調器5の再生モードをオートモードに設定
するようにしたため、プリセット選局時において、局検
知信号レベルが低いときは再生モードがモノラルモード
に設定されること.になシ、ステレオ再生とモノラル再
生との間の再生モード変動は生じない.tた、局探知信
号を発生させる回路にヒステリVス特性を吃たせる必要
はない.さらに1.掃引選局動作中、PLLコントロー
ラ7から、掃引選局動作信号を発生させ、この掃引選局
動作信号の有無によp局探知信号のしきい−を高低に切
替えるようにしたため.受信信号レベルが比較的低くて
もステレオ再生を行うことができ、しか屯ノイズや妨害
信号による自動掃引の停止を防止することができる。
以上のように、この発明の受4g柵は、選局開始操作に
応答して周波数掃引を開始し局探知信号が発生したとき
に周波数掃引を停止する掃引選局とプリセット選局とが
可能で掃引選局動作中に掃引選局動作信号を発生するP
LLシンセサイザ選局回路と、この、PLL $/シン
セサイザ局回路にょシ選局された周波数の受信信号の再
生モードをオート°またはモノラルに切替えるオ・−ト
/モノラルモード切替回路と、前記掃引選局動作信号の
有無に応答して一前記局探知信号が発生するしきb−を
高低に切替えるしきい値切替回路と、前記PLL Vン
セツイザ選局回ii!が選局動作を行う毎に前記局探知
4m号の有無を検出し前記局探知信号がありたときにの
み前記オート/毛ノラルモード切替回路の再生屹−ドを
オートモードに設定する局探知信4j′検出回路とを備
えているので、受信信号レベルが比軟的低くて亀ステレ
オ再生を行うことができ、しかもノイズや妨害信号によ
る自動掃引の停止を防止できるという効果−1ある。
【図面の簡単な説明】
第1図はこの発明の基礎となる受信機のブロック図、第
2図はこの発明の一5i!施例のブロック図である。 1・・・PLL Vンセサイザ選局回路、5・・・FM
ステレオ復調器(オート/モノラルモード切替回路)、
9・−Dフリッデフ!ツブ(局探知信号検出回路)、1
2・・・しきい値切替回路

Claims (1)

    【特許請求の範囲】
  1. 選局開始操作に応答して周波数掃引を開始し局探知信号
    が発生したときに周波数掃引を停止する掃引選局とデ@
     41L9)選局とが可能で掃引選局動作中に掃引選局
    動作信号を発生するPLL Vンセサイザ選局回路と、
    このPLLシンセサイザ選局回路によシ選局された周波
    数の受信信号の再生モードをオー)または峨ノラyK切
    替えるオート/モノラJ&/4−ド切替回路と、前記掃
    引選局動作信号の有無に応答して前記局探知信号が発生
    するしきい値を高低に切替えゐしきい値切替回路と、前
    記社&2セサイザ選局園路が選局動作を行う毎に前記局
    探知信号の有無を検出し前記局探知信号があったと自に
    のみ前おオート/モノラルモード切替回路の再生モード
    をオー)峨−ドに設定する局探知信号検出回路とを備え
    た受信機。
JP56178637A 1981-11-07 1981-11-07 受信機 Granted JPS5880921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56178637A JPS5880921A (ja) 1981-11-07 1981-11-07 受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56178637A JPS5880921A (ja) 1981-11-07 1981-11-07 受信機

Publications (2)

Publication Number Publication Date
JPS5880921A true JPS5880921A (ja) 1983-05-16
JPH033963B2 JPH033963B2 (ja) 1991-01-21

Family

ID=16051933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56178637A Granted JPS5880921A (ja) 1981-11-07 1981-11-07 受信機

Country Status (1)

Country Link
JP (1) JPS5880921A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102902A (ja) * 1972-04-07 1973-12-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102902A (ja) * 1972-04-07 1973-12-24

Also Published As

Publication number Publication date
JPH033963B2 (ja) 1991-01-21

Similar Documents

Publication Publication Date Title
JPS636165B2 (ja)
JPH0572137B2 (ja)
US4060766A (en) Automatic signal switching apparatus for a combined transceiver and radio or tape recorder set
US3660765A (en) Squelch circuit having short and long time constant filters for squelch tail elimination
US3560858A (en) Automatic tuning type receiver with frequency holding circuit
US4087641A (en) Noise limiting circuit for FM stereo receiver
JPS5880921A (ja) 受信機
US3899739A (en) Decode squelch circuit for a continuous tone control radio receiver
JPS6130772B2 (ja)
JPS5880920A (ja) 受信機
JPS60103946U (ja) Am受信機
JPH036031Y2 (ja)
JPS6149853B2 (ja)
JPS6230542B2 (ja)
JP3124119B2 (ja) 受信機
JPS5932924B2 (ja) 自動選局装置
JPS6329446B2 (ja)
JPH0311948Y2 (ja)
JP2577835Y2 (ja) ラジオ受信機
JPS5827691B2 (ja) ラジオ受信機
JPS5864819A (ja) ラジオ受信機
JPS59190747A (ja) Fm受信機のマルチパス歪軽減装置
JPS60224318A (ja) 同一番組自動識別ラジオ
JPS6242542B2 (ja)
JPH01146440A (ja) Fmステレオ受信方式