JPS5880971A - 水平偏向回路 - Google Patents
水平偏向回路Info
- Publication number
- JPS5880971A JPS5880971A JP17838181A JP17838181A JPS5880971A JP S5880971 A JPS5880971 A JP S5880971A JP 17838181 A JP17838181 A JP 17838181A JP 17838181 A JP17838181 A JP 17838181A JP S5880971 A JPS5880971 A JP S5880971A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- horizontal
- pulse width
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、テレビジョン受１象機、テレビカメラ等にお
ける水平偏向回路に関するものである。
ける水平偏向回路に関するものである。
第１図は従来の水平偏向回路の構成を示す回路図であシ
、同図において、１は、Ａ２０回路、２は、水平発１１
回路としての電圧制御形発振器、４は、水平ドライブ回
路、４１ｒｉ、電流制限抵抗、４２社、ト°ライプトラ
ンス、４３は、ドライブトランジスタコレクタ電流加速
コンデンサ、５１Ｆｉ、水平出力トランジスタ、５：ｆ
ｌ、ダンパダイオード。
、同図において、１は、Ａ２０回路、２は、水平発１１
回路としての電圧制御形発振器、４は、水平ドライブ回
路、４１ｒｉ、電流制限抵抗、４２社、ト°ライプトラ
ンス、４３は、ドライブトランジスタコレクタ電流加速
コンデンサ、５１Ｆｉ、水平出力トランジスタ、５：ｆ
ｌ、ダンパダイオード。
５３＃ｉ、共振コンデンサ、５４は、水平偏向ヨーク、
５５は、フライバックトランス、を示す。
５５は、フライバックトランス、を示す。
第２図は第１図に示すＡ−Ｅの各点の電圧波形と、水平
出力トランジスタ５１のコレクタ電流波形Ｆのタイムチ
ャートである。
出力トランジスタ５１のコレクタ電流波形Ｆのタイムチ
ャートである。
第１図、第２図を参照して上記水平−開回路の動作を説
明する。第１図のムＦＣ回路ＩＦｉ、水平同期信号Ａと
フライバックトランス５５から発生するフライバックパ
ルスＣ（第２図Ｃ）とを位相比＃（周波数比較）し、水
平同期信号Ａ（第２図のＡ）に対し発振器２０発損出力
Ｂ（第２図Ｂ）が位相進み（周波数が高い）の場合は、
電圧制御形見振器２の制御電圧を下げ、位相遅れ（Ｍ１
１波数が低い）の場合は、該制御電圧を上げることＫよ
り、第２図の水平同期信号ＡとフライバックパルスＣの
時間関係が所定の関係（信号の映像期間と、回向の走査
期間が一致する）Ｋなる如く、電圧制御形見振器２の出
力Ｂ（第２図ＯＢ）は、制御される。鋏発振８２０出力
Ｂで、ドライブ回路４が駆ｍされ、さらに咳ドライブー
路４の出力りで、トランス４２を介して出力トランジス
タ５１が駆動される。
明する。第１図のムＦＣ回路ＩＦｉ、水平同期信号Ａと
フライバックトランス５５から発生するフライバックパ
ルスＣ（第２図Ｃ）とを位相比＃（周波数比較）し、水
平同期信号Ａ（第２図のＡ）に対し発振器２０発損出力
Ｂ（第２図Ｂ）が位相進み（周波数が高い）の場合は、
電圧制御形見振器２の制御電圧を下げ、位相遅れ（Ｍ１
１波数が低い）の場合は、該制御電圧を上げることＫよ
り、第２図の水平同期信号ＡとフライバックパルスＣの
時間関係が所定の関係（信号の映像期間と、回向の走査
期間が一致する）Ｋなる如く、電圧制御形見振器２の出
力Ｂ（第２図ＯＢ）は、制御される。鋏発振８２０出力
Ｂで、ドライブ回路４が駆ｍされ、さらに咳ドライブー
路４の出力りで、トランス４２を介して出力トランジス
タ５１が駆動される。
この時、ドライブ回路４の図示せざるドライブトランジ
スタおよび出力トランジスタ５１ＫＦｉスイッチング動
作を行なわせるため、いずれもペースは過励１ｆｉ−ｇ
れている。この結果第２図に示す如く、蓄積時間がそれ
ぞれ、Ｔｓｄ （ドライブトランジスタ）、Ｔ、。（出
力トランジスタ）の如く発生、する。該蓄積時間の長さ
は、素子（トランジスタ）Ｋよ）かなシパラツキがあシ
、温度、あるいは、それぞれのトランジスタの励撫条件
によ）非常に変動する。すなわち、水平境向回ｗ１は、
上記変動を伴うトランジスタの蓄積時間Ｔｓｄ ＊ Ｔ
ｗｏの発生を前提とした上で第２図に示す如く各パルス
幅が決められている。
スタおよび出力トランジスタ５１ＫＦｉスイッチング動
作を行なわせるため、いずれもペースは過励１ｆｉ−ｇ
れている。この結果第２図に示す如く、蓄積時間がそれ
ぞれ、Ｔｓｄ （ドライブトランジスタ）、Ｔ、。（出
力トランジスタ）の如く発生、する。該蓄積時間の長さ
は、素子（トランジスタ）Ｋよ）かなシパラツキがあシ
、温度、あるいは、それぞれのトランジスタの励撫条件
によ）非常に変動する。すなわち、水平境向回ｗ１は、
上記変動を伴うトランジスタの蓄積時間Ｔｓｄ ＊ Ｔ
ｗｏの発生を前提とした上で第２図に示す如く各パルス
幅が決められている。
第２図りのドライブパルスの立上シは、かならず、フラ
イパンクーくルスＣ（出力トランジスタ５１・１ のコレクタパルス）のゼロになった時点から、第２図Ｆ
に示す出力トランジスタ５１のコレクタ電流Ｆが流れ始
める時点までの期間内に立上らなければならない。ここ
でフライバックノ（ルスＣのゼロ時点からドライブパル
スＤの立上ル時点１での時間をＴｍｄ ＋ドライブパル
スＤの立上り時点から出力トランジスタ５１のコレクタ
電流Ｆが流れ初める時点までの時間をＴｍｌとする。な
お、上記蓄積時間Ｔｌｄ ｅ ’ｒｓｏのバッツΦ、変
動における厳小値、最大値をそれぞれ、Ｔｓｄ（ｍｉｎ
） ｒ Ｔｉｄ（ｍａｘ） 。
イパンクーくルスＣ（出力トランジスタ５１・１ のコレクタパルス）のゼロになった時点から、第２図Ｆ
に示す出力トランジスタ５１のコレクタ電流Ｆが流れ始
める時点までの期間内に立上らなければならない。ここ
でフライバックノ（ルスＣのゼロ時点からドライブパル
スＤの立上ル時点１での時間をＴｍｄ ＋ドライブパル
スＤの立上り時点から出力トランジスタ５１のコレクタ
電流Ｆが流れ初める時点までの時間をＴｍｌとする。な
お、上記蓄積時間Ｔｌｄ ｅ ’ｒｓｏのバッツΦ、変
動における厳小値、最大値をそれぞれ、Ｔｓｄ（ｍｉｎ
） ｒ Ｔｉｄ（ｍａｘ） 。
Ｔｓｏ（ｍｉｍ） ＋ Ｔｗｏ（ｍａｗ）とすると、前
記時間Ｔｍｄ ＋Ｔｍ１の最小値Ｔｍｄ（ｗｉｎ） ＃
Ｔｍｉ（ｍｉｎ） ｕ−、次式の如く表わせる。
記時間Ｔｍｄ ＋Ｔｍ１の最小値Ｔｍｄ（ｗｉｎ） ＃
Ｔｍｉ（ｍｉｎ） ｕ−、次式の如く表わせる。
Ｔｍｄ（ｍｌｎ）ＴＰ＋Ｔａｄ（ｍｉｎ） Ｔｒ
Ｔｓｏ（ｍａｘ） ＝ｔｌ）８ Ｔｍ１（ｍｉｎ）−２＋Ｔｒ＋Ｔａｏ（ｍｉｎ） ’ｒ
ｐ Ｔｓｄ（ｍａｘ）−ｉ２１ここに、ＴＰは発振パル
ス幅ＩＴ、は帰線期間、Ｔ。
Ｔｓｏ（ｍａｘ） ＝ｔｌ）８ Ｔｍ１（ｍｉｎ）−２＋Ｔｒ＋Ｔａｏ（ｍｉｎ） ’ｒ
ｐ Ｔｓｄ（ｍａｘ）−ｉ２１ここに、ＴＰは発振パル
ス幅ＩＴ、は帰線期間、Ｔ。
Ｆｉ走査期間を示す。ここで、Ｔｍｄ（ｍｉｎ）とＴｍ
１（ｒｎｉｎ）はほぼ等しいことが望ましいことから、
Ｔｍｄ（ｍｉｎ）”’Ｔｍｉ（ｍｉｎ） とおいて発
振パルス幅ＴＰを求めると次の如くなる。
１（ｒｎｉｎ）はほぼ等しいことが望ましいことから、
Ｔｍｄ（ｍｉｎ）”’Ｔｍｉ（ｍｉｎ） とおいて発
振パルス幅ＴＰを求めると次の如くなる。
Ｔｐ−”＋Ｔｒ＋２（Ｔｓｏ（ｗｉｎ）＋Ｔｓｏ（ｍｉ
ｘ） Ｔａｄ（ｍｉｎ） Ｔｓｄ（ｍａｘ））・・・・
・・（３） 例えば蓄積時間Ｔｓｄが（５〜１０）μｓｅｃ・蓄積時
間Ｔｍ ｏが（４〜８）μｓｅｃのトランジスタ及び励
損条件とするとき、水平周波数１５．７５ ＫＨｚ （
走平１周期の時間である。）の場合、発振パルス幅ＴＰ
を（３）式より求めると２３．４μ１ｌｅｅとなり
、（１）・（２１式よシ Ｔｍｄ（ｍｌ ｏ ）” Ｔｒｎｉ （ｍｉ ｎ ）キ
８．４（μ５ｅｃ）となり発振パルス幅ＴＰが±１０％
程度ばらついても十分正常な水平偏向動作を行う。見損
パルス幅ＴＰのバラツキを零として、上記に示した、蓄
積時間”ａｄ ｌ ’ｒ、。の最悪組合せで、Ｔｍｄ
−Ｔ＋ｎｌが０となる水平偏向周波数ｆＨ（ｍｉｘ）は
、走査ｌｌＡ率τを１５．７５ ＫＨｚの時と同じとす
ると、ｆｉ＋ 、 ｆ２１ 、 （３３式となシ、上配
値を代入すると、水平周波数が４５ＫＨｚになると、発
振パルス＋ｔｌｆｉｌ Ｔｐが変動零と仮定しても上記
マージンはなくなる。すなわちこれ以上の水平端同周波
数においては、蓄積時間Ｔａｄ ＋Ｔ’ａｏのバラツキ
を少なくする様素子（トランジスタ）の開発を行うかあ
るいは、蓄積時間Ｔ＋ｓｄ＋Ｔｉ＋。
ｘ） Ｔａｄ（ｍｉｎ） Ｔｓｄ（ｍａｘ））・・・・
・・（３） 例えば蓄積時間Ｔｓｄが（５〜１０）μｓｅｃ・蓄積時
間Ｔｍ ｏが（４〜８）μｓｅｃのトランジスタ及び励
損条件とするとき、水平周波数１５．７５ ＫＨｚ （
走平１周期の時間である。）の場合、発振パルス幅ＴＰ
を（３）式より求めると２３．４μ１ｌｅｅとなり
、（１）・（２１式よシ Ｔｍｄ（ｍｌ ｏ ）” Ｔｒｎｉ （ｍｉ ｎ ）キ
８．４（μ５ｅｃ）となり発振パルス幅ＴＰが±１０％
程度ばらついても十分正常な水平偏向動作を行う。見損
パルス幅ＴＰのバラツキを零として、上記に示した、蓄
積時間”ａｄ ｌ ’ｒ、。の最悪組合せで、Ｔｍｄ
−Ｔ＋ｎｌが０となる水平偏向周波数ｆＨ（ｍｉｘ）は
、走査ｌｌＡ率τを１５．７５ ＫＨｚの時と同じとす
ると、ｆｉ＋ 、 ｆ２１ 、 （３３式となシ、上配
値を代入すると、水平周波数が４５ＫＨｚになると、発
振パルス＋ｔｌｆｉｌ Ｔｐが変動零と仮定しても上記
マージンはなくなる。すなわちこれ以上の水平端同周波
数においては、蓄積時間Ｔａｄ ＋Ｔ’ａｏのバラツキ
を少なくする様素子（トランジスタ）の開発を行うかあ
るいは、蓄積時間Ｔ＋ｓｄ＋Ｔｉ＋。
のバラツキを吸収する如く発振パルス幅ＴＰの制御を行
う必要がある。
う必要がある。
このような観点に立って、発振パルス１ｌｌｉ！Ｔｐノ
制御による水平偏向回路を本発明者等は別途提案し、特
許出願しているので、仁れＫついて以下、第３図、第４
図を用いて概略説明する。第３図は、発掘パルス幅ＴＰ
制御方式による本発明省等別提案の水平偏向回路の構成
を示す（ロ）路図であり、第１図におけるのと同一番号
は、同一機能ブロック及び、素子を示す。また第４図は
、第３図の回路における各部信号のタイムチャートであ
る。第３図において、ム）’Ｃ１，Ｃ１，電圧制御器２
．ドライブ回路４訃よびそれ以降の出力回路は、先に述
べた一般の水平偏向回路と同じ動作をする。そのほか、
３は電圧制御形モノステーブルマルチバイブｖ−／ （
ＶＣＭＭ） 、 ６１ｄ波形整形回路、７は、基準パル
ス発生回路、８は、波形整形兼インバータ回路、９は、
位相検波器、１０＃′ｉ、チャージポンプ、１１Ｆｉ、
ローパスフィルタ、を示す◇第３図、第４図を参照して
動作を説明する。ドライブ回路４からのドライブパルス
Ｆ（第４図Ｆ）を波形整形兼インバータ８を介してその
出力Ｇ（第４図Ｇ）とし、ζらにフライバックパルスＣ
（第４図Ｃ）を波形費形口路６を介してその出力Ｄ（第
４図Ｄ）とし、該出力りの立下シによシ基準パルス発生
回路７カ・らパルス幅ＴｒｅｆのパルスＥを出力させる
（パルスＥは出力りのＴｒｅｆ期間遅延によっても得ら
れる）。ここで、Ｔｒｅｆ Ｍ間のパルスＥの立下りは
、先に述べたＴｍｄマージンに相当するように期間Ｔｒ
ｅ ｆを定める。すなわち、Ｔｒｅｆ期間のパルスの立
下りが常に、インバータ８の出力Ｇの立下りと一致する
如く、位相検波＾９．チャージポンプ１０．ローパスフ
ィルタ１１により、ｔｔ圧ｆｌｌｌＪ ＩＩ形モノステ
ーダルマルチバイブレータ（ｖＣＭＭ）の制御を行なえ
ば、（なおＶＣＭＭ３のトリガは、電圧制御形発蚕器２
の出力Ｂ （ｉ４図Ｂ）の立上〕で行う）、蓄積時間Ｔ
ｓｄ ＊ Ｔｓｏがバラツキ、あるいは変動しても常に
Ｔｍｄ ”’ Ｔｒｅｆに、またＴｒｎｉ−Ｔ。
制御による水平偏向回路を本発明者等は別途提案し、特
許出願しているので、仁れＫついて以下、第３図、第４
図を用いて概略説明する。第３図は、発掘パルス幅ＴＰ
制御方式による本発明省等別提案の水平偏向回路の構成
を示す（ロ）路図であり、第１図におけるのと同一番号
は、同一機能ブロック及び、素子を示す。また第４図は
、第３図の回路における各部信号のタイムチャートであ
る。第３図において、ム）’Ｃ１，Ｃ１，電圧制御器２
．ドライブ回路４訃よびそれ以降の出力回路は、先に述
べた一般の水平偏向回路と同じ動作をする。そのほか、
３は電圧制御形モノステーブルマルチバイブｖ−／ （
ＶＣＭＭ） 、 ６１ｄ波形整形回路、７は、基準パル
ス発生回路、８は、波形整形兼インバータ回路、９は、
位相検波器、１０＃′ｉ、チャージポンプ、１１Ｆｉ、
ローパスフィルタ、を示す◇第３図、第４図を参照して
動作を説明する。ドライブ回路４からのドライブパルス
Ｆ（第４図Ｆ）を波形整形兼インバータ８を介してその
出力Ｇ（第４図Ｇ）とし、ζらにフライバックパルスＣ
（第４図Ｃ）を波形費形口路６を介してその出力Ｄ（第
４図Ｄ）とし、該出力りの立下シによシ基準パルス発生
回路７カ・らパルス幅ＴｒｅｆのパルスＥを出力させる
（パルスＥは出力りのＴｒｅｆ期間遅延によっても得ら
れる）。ここで、Ｔｒｅｆ Ｍ間のパルスＥの立下りは
、先に述べたＴｍｄマージンに相当するように期間Ｔｒ
ｅ ｆを定める。すなわち、Ｔｒｅｆ期間のパルスの立
下りが常に、インバータ８の出力Ｇの立下りと一致する
如く、位相検波＾９．チャージポンプ１０．ローパスフ
ィルタ１１により、ｔｔ圧ｆｌｌｌＪ ＩＩ形モノステ
ーダルマルチバイブレータ（ｖＣＭＭ）の制御を行なえ
ば、（なおＶＣＭＭ３のトリガは、電圧制御形発蚕器２
の出力Ｂ （ｉ４図Ｂ）の立上〕で行う）、蓄積時間Ｔ
ｓｄ ＊ Ｔｓｏがバラツキ、あるいは変動しても常に
Ｔｍｄ ”’ Ｔｒｅｆに、またＴｒｎｉ−Ｔ。
（、−Ｔｍｄ）Ｋ固定され安定な水平偏向動作を行うこ
とが出来る。
とが出来る。
上記制御が行なわれている場合の発掘パルス幅ＴＰ Ｏ
制御幅は次の如くなる◇ Ｔ。
制御幅は次の如くなる◇ Ｔ。
ＴＰ（ｗｉｍ）−Ｔｗｏ（ｗｉｎ） ＋Ｔｒ＋ ４ −
Ｔｓｄ（ｍａｘ）Ｉ ＴＰ（ｍａｘ）−Ｔｓｏ（ｍａｗ）＋Ｔｒ＋７−Ｔｉｄ
（ｍｌｎ）しかし、蓄積時間％ｄ ＊ Ｔａｇのパラン
キ、変動幅が改善されないまま、さらに高い水平周波数
で偏向を行う場合、本制御で、蓄積時間Ｔｓｄ ＝ Ｔ
ａ。
Ｔｓｄ（ｍａｘ）Ｉ ＴＰ（ｍａｘ）−Ｔｓｏ（ｍａｗ）＋Ｔｒ＋７−Ｔｉｄ
（ｍｌｎ）しかし、蓄積時間％ｄ ＊ Ｔａｇのパラン
キ、変動幅が改善されないまま、さらに高い水平周波数
で偏向を行う場合、本制御で、蓄積時間Ｔｓｄ ＝ Ｔ
ａ。
の最悪条件を考えると、ＴＰの制御幅は、次の如くなる
。
。
、ＴＰ（ｍｉｍ） ” Ｏ
ＴＰ（ｗａｘ） −ＴＨ−Ｔｓｄ（ｍｉｎ）そして正常
な動作を行えなくなる。また、第３図のＶＣＭＭ３の単
体としての制御電圧対パルス１圏の特性は、第５図に示
す如く、制御電圧を任意に与えれば、必要な制御幅（Ｔ
Ｐ（ｗｉｎ）〜ＴＰ（ｗａｘ） ）よシ十分広い範囲に
発掘パルス幅ＴＰが選べる。いい変えると、電源投入時
轡、＠３図に示す制御ループの過渡期においては、必要
なＴＰＱパルス幅が得られず（Ｔｍｄ＜０、すなわちマ
ージンが零以下になってしまう）、あるいは、必要なＴ
Ｐパルス幅より非常に太きくＣＴｒｎｔ＜０、すなわち
マージンが零以下になつ１しまう）、となシ正常な動作
を行えなくなる。
な動作を行えなくなる。また、第３図のＶＣＭＭ３の単
体としての制御電圧対パルス１圏の特性は、第５図に示
す如く、制御電圧を任意に与えれば、必要な制御幅（Ｔ
Ｐ（ｗｉｎ）〜ＴＰ（ｗａｘ） ）よシ十分広い範囲に
発掘パルス幅ＴＰが選べる。いい変えると、電源投入時
轡、＠３図に示す制御ループの過渡期においては、必要
なＴＰＱパルス幅が得られず（Ｔｍｄ＜０、すなわちマ
ージンが零以下になってしまう）、あるいは、必要なＴ
Ｐパルス幅より非常に太きくＣＴｒｎｔ＜０、すなわち
マージンが零以下になつ１しまう）、となシ正常な動作
を行えなくなる。
本発明の目的は、上記した従来技術の欠点をなくシ、現
在一般に用いられている半導体等の部品により、周波数
の＾い水平−向を実現し、電源投入時勢の過渡期におけ
る偏向動作を安定にすることのできる水平偏向回路を提
供することにある。
在一般に用いられている半導体等の部品により、周波数
の＾い水平−向を実現し、電源投入時勢の過渡期におけ
る偏向動作を安定にすることのできる水平偏向回路を提
供することにある。
本発明の要点は、高い水平偏向周波数で動作さ□せる場
合、最悪条件では、水平発振パルス幅Ｔ’Ｐ（ｍｌｎ）
−０、あるいは、Ｔｐ（ｍｉｘ ） ＝ （ＴＨＴｓ
ｄ（ｍｉｎ） ）となるので、この場合Ｔｍｉ（ｍｉｎ
） ＋ Ｔｍｄ（ｍｉ’ｎ）をそＴ。
合、最悪条件では、水平発振パルス幅Ｔ’Ｐ（ｍｌｎ）
−０、あるいは、Ｔｐ（ｍｉｘ ） ＝ （ＴＨＴｓ
ｄ（ｍｉｎ） ）となるので、この場合Ｔｍｉ（ｍｉｎ
） ＋ Ｔｍｄ（ｍｉ’ｎ）をそＴ。
れぞれ略τ よＩＪづくして（いずれも十分正の値をと
る範囲で） ＴＰ（ｒｎｉｎ） ｒ ＴＰ（ｍａｘ）を
制限するようにし、また、過渡期を旨み、いかなる制御
電圧が発生しても、ＶＣＭＭ３には、正常な偏向動作を
行える制＃電圧しか、加わらないように制限する点にあ
る。
る範囲で） ＴＰ（ｒｎｉｎ） ｒ ＴＰ（ｍａｘ）を
制限するようにし、また、過渡期を旨み、いかなる制御
電圧が発生しても、ＶＣＭＭ３には、正常な偏向動作を
行える制＃電圧しか、加わらないように制限する点にあ
る。
本発明の具体的な実施例を図を用いて説明する。
従来技術の説明で述べ九緒定数で動作を述べる〇ドフイ
プト２ンジスタの蓄積時間Ｔｓｄが（５〜１０）μ紳Ｃ
９出力トランジスタの蓄積時間Ｔ’ｇｏが（４〜８）μ
帥Ｃと変動した場合、最小パルス幅ＴＰ（ｍｉ。）−〇
となる水平周波数ｆ Ｈ（ｍａｘ ）１ は次式で与
えられる。
プト２ンジスタの蓄積時間Ｔｓｄが（５〜１０）μ紳Ｃ
９出力トランジスタの蓄積時間Ｔ’ｇｏが（４〜８）μ
帥Ｃと変動した場合、最小パルス幅ＴＰ（ｍｉ。）−〇
となる水平周波数ｆ Ｈ（ｍａｘ ）１ は次式で与
えられる。
また、最大パルス幅Ｔｐ（ｍａｘ） ” ＴＨＴｓｄ（
ｍｉｎ）となる水平周波数ｆＨ（ｍａｘ）２ Ｆｉ次式
で与えられる。
ｍｉｎ）となる水平周波数ｆＨ（ｍａｘ）２ Ｆｉ次式
で与えられる。
とな”） ｆＨ（ｍａｘ）１ ＊ ｆＨ（ｍａｘ）２の
いずれか低い万が−ｄへＴｍｉを満足する時の最高水平
偏向周波数ｆＨ（ｗａｘ）となる０そこで上記値を代入
すると、ｆＨ（ｍａｗ） −ｆＨ（ｗａｘ）１でｆＨ（
ｍａｘ） −６５，３ＫＨｚとなる。しかしｆＨ（ｍａ
ｗ） では発撫パルス暢ＴＰが０であるから正常動作
を行なわせるためにはパルス幅ＴＰは数μｓｅｃ必要と
な９例えば最小パルス幅Ｔｐ（ｍ１ｍ）を２μ＠ｅｅと
すると、実用最−周波数ＦＨＣ−ｘ）ｌ ＃ｉ次式で与
えられる。
いずれか低い万が−ｄへＴｍｉを満足する時の最高水平
偏向周波数ｆＨ（ｗａｘ）となる０そこで上記値を代入
すると、ｆＨ（ｍａｗ） −ｆＨ（ｗａｘ）１でｆＨ（
ｍａｘ） −６５，３ＫＨｚとなる。しかしｆＨ（ｍａ
ｗ） では発撫パルス暢ＴＰが０であるから正常動作
を行なわせるためにはパルス幅ＴＰは数μｓｅｃ必要と
な９例えば最小パルス幅Ｔｐ（ｍ１ｍ）を２μ＠ｅｅと
すると、実用最−周波数ＦＨＣ−ｘ）ｌ ＃ｉ次式で与
えられる。
となシ、上記値を代入するとＦｉｉ（ｍａＸ）ｌ”４９
に■２となシ、上記、水平パルス幅制餌における実相最
高周波数は、各値が上記の値をとれば、４９ＫＨｚとな
る。
に■２となシ、上記、水平パルス幅制餌における実相最
高周波数は、各値が上記の値をとれば、４９ＫＨｚとな
る。
ＦＨ（ｗａｘ）ｌ よシさらに尚い水平−同周波数で
正常な動作を竹なわせるために次の如（ＶＣＭＭ３の制
御電圧を制限する。上記に述べた水平パルス幅制御は、
常にＴｍｄ ｚ Ｔｍｉ ｚ ”となる如く制御を行な
った。ここに、Ｔｍｄおよび′ｒｒｎｉ ｒ：Ｉいず杵
もいかなる条件でも正の値をとれは良＜ 、Ｔｍｄ ＊
Ｔｍ１Ｔ。
正常な動作を竹なわせるために次の如（ＶＣＭＭ３の制
御電圧を制限する。上記に述べた水平パルス幅制御は、
常にＴｍｄ ｚ Ｔｍｉ ｚ ”となる如く制御を行な
った。ここに、Ｔｍｄおよび′ｒｒｎｉ ｒ：Ｉいず杵
もいかなる条件でも正の値をとれは良＜ 、Ｔｍｄ ＊
Ｔｍ１Ｔ。
が略τ なる如く大きく選ばなくても艮い。ここで、種
々のバラツキを考えて、正常な水平偏向動作を行なえる
Ｔｍｄ ＋ Ｔｍｉの最小の値をＴｍｄ（ｍｉｎ）＋Ｔ
ｍ１（ｎ＋Ｉｎ） とするとし仮にＴｍｄ（’ｍ１ｎ
） ＋ Ｔｍｌ（ｗｉｎ）共に１ｊｌｌｓｅｃと仮定す
ると、水平偏向周波数の最高ＩＩ ＦＨ（ｍａｘ）２
Ｆｉ次式で与えらレル。
々のバラツキを考えて、正常な水平偏向動作を行なえる
Ｔｍｄ ＋ Ｔｍｉの最小の値をＴｍｄ（ｍｉｎ）＋Ｔ
ｍ１（ｎ＋Ｉｎ） とするとし仮にＴｍｄ（’ｍ１ｎ
） ＋ Ｔｍｌ（ｗｉｎ）共に１ｊｌｌｓｅｃと仮定す
ると、水平偏向周波数の最高ＩＩ ＦＨ（ｍａｘ）２
Ｆｉ次式で与えらレル。
τが、通常のテレビ受儂機におけるのと同じとすると、
ＦＨ（ｗａｘ）２ ＃ｉ６６．１ ＫＨｚとなシ、Ｔｍ
ｉの販小値を制限することによシ、偏向可能なｉＩｋ尚
崗波数は約１．３Ｓ倍となる◎上記の如く動作をさせる
九めＫは、ＶＣＭＭ３の特性図（第５図）よシ、第３図
のローパスフィルタ１１の出力電圧がいかなる値をとっ
ても上記に述べたＴＰ（ｍｉユ）乃’Ａ ＴＰ（ｍｉｘ
）と表るようＶＣＭＭ３の制御電圧を制限する。すな
ワチ、ローパスフィルタ１１の出力電圧とＶＣＭＭ３の
制御電圧の特性を第６図に示す如く上下限で制限するも
のとすれば良い。この特性を得るだめの制御電圧制限回
路を第７図に示す。
ＦＨ（ｗａｘ）２ ＃ｉ６６．１ ＫＨｚとなシ、Ｔｍ
ｉの販小値を制限することによシ、偏向可能なｉＩｋ尚
崗波数は約１．３Ｓ倍となる◎上記の如く動作をさせる
九めＫは、ＶＣＭＭ３の特性図（第５図）よシ、第３図
のローパスフィルタ１１の出力電圧がいかなる値をとっ
ても上記に述べたＴＰ（ｍｉユ）乃’Ａ ＴＰ（ｍｉｘ
）と表るようＶＣＭＭ３の制御電圧を制限する。すな
ワチ、ローパスフィルタ１１の出力電圧とＶＣＭＭ３の
制御電圧の特性を第６図に示す如く上下限で制限するも
のとすれば良い。この特性を得るだめの制御電圧制限回
路を第７図に示す。
第７図において、１２は、制御電圧制限回路。
１３は、抵抗、１４Ｆｉ、ダイオード、１５Ｉｆｉ、制
御電圧低制限用電源、１６は、制御電圧低制限用電源、
である。ここにローパスフィルタ１１の出力インピーダ
ンスは第７図の電源１５，１６０インピーダンスに比し
て十分大きいとする。
御電圧低制限用電源、１６は、制御電圧低制限用電源、
である。ここにローパスフィルタ１１の出力インピーダ
ンスは第７図の電源１５，１６０インピーダンスに比し
て十分大きいとする。
第８図は本発明の一実１１ｍ汐すをかす回路図である。
同図を第３図と比較すると、ローパスフィルタ１１とＶ
ＣＭＭ３との間に、第７図に詳細を示した制御電圧制限
回路１２が接続さ扛ている点が相違するだけで他は同じ
である。第８図の回路動作の説明は前述した所からすで
に明らかであるので、これ以上説明しない。なお、ＶＣ
ＭＭ３の制御電圧の上記側＠は、同時に、電源投入時等
の過渡期における偏向動作を安定にする作用がある。
ＣＭＭ３との間に、第７図に詳細を示した制御電圧制限
回路１２が接続さ扛ている点が相違するだけで他は同じ
である。第８図の回路動作の説明は前述した所からすで
に明らかであるので、これ以上説明しない。なお、ＶＣ
ＭＭ３の制御電圧の上記側＠は、同時に、電源投入時等
の過渡期における偏向動作を安定にする作用がある。
本発明によれは、ＶＣＭＭ制伽電圧制限回路を、水平発
娠パルス暢制燐形偏向回路に用いることにより、正常に
偏向動作を行なえる水平最高周波数を約１．４倍に上げ
ることができ、しかも、電源投入時等の過渡期における
偏向製作を同時に安定にし、水平偏向回路のイ８頼性を
上けることが出来る・なお、本発明を実施することＫよ
るコストアップは非常に少ない。
娠パルス暢制燐形偏向回路に用いることにより、正常に
偏向動作を行なえる水平最高周波数を約１．４倍に上げ
ることができ、しかも、電源投入時等の過渡期における
偏向製作を同時に安定にし、水平偏向回路のイ８頼性を
上けることが出来る・なお、本発明を実施することＫよ
るコストアップは非常に少ない。
第１図は従来の水平偏向回路を示す（ロ）略図、第２図
は第１図の回路における各部信号の波形を示すタイムチ
ャート、第３図は本発明者等の別提案Ｋかがる水平偏向
回路を示す回路図、第４図ｒｉ第３図の回路Ｋ＞ｆｆる
各部信号の波形を示すタイムチャート、第５図は第３図
における電圧制御形モノステープル！ルチバイブレータ
（ＶＣＭＭ）３の特性図、第６図は本発明において採用
するＶＣＭＭ３０制御電圧制限特性図、第７図は本発明
において用いるＶＣＭＭ制御電制御電圧制限回路を示す
一路図、＊ａｗＪは本発明の一実施例を示す回路図、で
ある。 符号睨明 １はムＦＣ回路、２ｔｊ電圧制御発振器、３は電圧制御
形モノステープルマルチバイブレータ、４Ｆｉ水平ドラ
イブ回路、４１ｔｊ電流制限抵抗、４２ｔｆｉドライブ
トランス、４３Ｆｉドライブトランジスタコレクタ電流
加速コンデンサ、５１＃′ｉ出力トランジスタ、５２ｔ
ｊダンパダイオード、５３は共嶽コンデンサ、５４＃ｉ
水平偏向ヨーク、５５はフライバックトランス、６は波
形整形回路、７Ｆｉ基革パルス発生回路、８Ｆ１波形整
形葦インノ（−夕回路、９は位相検波器、１０Ｆｉチヤ
ージポンプ、１１１１０−バスフイルタ、１２は制御電
圧制限回路、１３は抵抗、１４はダイオード、１５は制
御電圧低重１１隈用電源、１６Ｆｉ制御電圧高制限用電
源。 代理人 弁理士 並 木 陥 夫 第４図 第５図 第６図 司 紛 ロー八り７４ルタ広’７’ｊＥ）ｔ−
は第１図の回路における各部信号の波形を示すタイムチ
ャート、第３図は本発明者等の別提案Ｋかがる水平偏向
回路を示す回路図、第４図ｒｉ第３図の回路Ｋ＞ｆｆる
各部信号の波形を示すタイムチャート、第５図は第３図
における電圧制御形モノステープル！ルチバイブレータ
（ＶＣＭＭ）３の特性図、第６図は本発明において採用
するＶＣＭＭ３０制御電圧制限特性図、第７図は本発明
において用いるＶＣＭＭ制御電制御電圧制限回路を示す
一路図、＊ａｗＪは本発明の一実施例を示す回路図、で
ある。 符号睨明 １はムＦＣ回路、２ｔｊ電圧制御発振器、３は電圧制御
形モノステープルマルチバイブレータ、４Ｆｉ水平ドラ
イブ回路、４１ｔｊ電流制限抵抗、４２ｔｆｉドライブ
トランス、４３Ｆｉドライブトランジスタコレクタ電流
加速コンデンサ、５１＃′ｉ出力トランジスタ、５２ｔ
ｊダンパダイオード、５３は共嶽コンデンサ、５４＃ｉ
水平偏向ヨーク、５５はフライバックトランス、６は波
形整形回路、７Ｆｉ基革パルス発生回路、８Ｆ１波形整
形葦インノ（−夕回路、９は位相検波器、１０Ｆｉチヤ
ージポンプ、１１１１０−バスフイルタ、１２は制御電
圧制限回路、１３は抵抗、１４はダイオード、１５は制
御電圧低重１１隈用電源、１６Ｆｉ制御電圧高制限用電
源。 代理人 弁理士 並 木 陥 夫 第４図 第５図 第６図 司 紛 ロー八り７４ルタ広’７’ｊＥ）ｔ−
Claims (1)
- ｌ）水平発ｍｓ路と、ドライブトランジスタと、該ドラ
イブトランジスタの出方によルドライブされる水平出力
トランジスタとを有して成る走査の丸めの水平偏向回路
に＄Ｐいて、前記水平出方トッンジスｐｏ：Ｆレタ／に
発生するフライバックパルスのｌｌ縁から略１水平走査
期間だけ遅れた夕信ンダを設定するタイミング回路と、
前記水平ドライブトランジスタのコレクタパルスの立上
シと前記タイＺンｙＢ路によル設定されたタイξングと
０位相差を検出する位相差検出回路と、前記水平見損回
路出力でトリガされ前配位相差検出油路出力によ）その
出力パルス幅を制御されるパルス幅可変出力回路とを具
備し、該パルス幅可変出力回路の出力で前記水平ドライ
ブトランジスタを駆動することによ）、該水平ドライブ
トランジスタのコレクタパルス立上シ時期を前記タイミ
ング回路によ〉設定され九タイミングと一致させるよう
に制御する水平偏向回路において、前記位相差検出四路
の出力側とパルス幅司変出力回路の入力仙との間に１位
相差検出回路からの出力レベルが一定範囲を超える場合
、それを一定範曲内に制限してパルス幅可変出力回路へ
供給するレベル制限回路を接続したことにより、該パル
ス幅可変出力回路よ多出力されるパルスのパルス幅を制
限して、偏向周波数の向上と動作の安定を図ったことを
特徴とする水平偏向回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17838181A JPS5880971A (ja) | 1981-11-09 | 1981-11-09 | 水平偏向回路 |
| US06/434,880 US4442384A (en) | 1981-10-19 | 1982-10-18 | Horizontal deflection circuit |
| EP82109640A EP0077565B1 (en) | 1981-10-19 | 1982-10-19 | Horizontal deflection circuit |
| DE8282109640T DE3278123D1 (en) | 1981-10-19 | 1982-10-19 | Horizontal deflection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17838181A JPS5880971A (ja) | 1981-11-09 | 1981-11-09 | 水平偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5880971A true JPS5880971A (ja) | 1983-05-16 |
| JPS6161750B2 JPS6161750B2 (ja) | 1986-12-26 |
Family
ID=16047492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17838181A Granted JPS5880971A (ja) | 1981-10-19 | 1981-11-09 | 水平偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057771A (ja) * | 1983-09-08 | 1985-04-03 | Sharp Corp | カラ−テレビジヨン受像機の水平偏向回路 |
-
1981
- 1981-11-09 JP JP17838181A patent/JPS5880971A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057771A (ja) * | 1983-09-08 | 1985-04-03 | Sharp Corp | カラ−テレビジヨン受像機の水平偏向回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6161750B2 (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62273084A (ja) | 安定化超音波発振器 | |
| US20120153987A1 (en) | Digital noise protection circuit and method | |
| US6215361B1 (en) | Phase-locked loop with a charge pump current limiting device | |
| JPH0249074B2 (ja) | ||
| JPS5880971A (ja) | 水平偏向回路 | |
| JP3163712B2 (ja) | インバータ装置 | |
| EP0590687A1 (en) | Apparatus and technique for connecting a source of zero crossing AC voltage to and disconnecting it from an AC load line | |
| US4581544A (en) | Delayed monostable multivibrator | |
| JPS6285684A (ja) | 超音波モ−タ−の駆動回路 | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| US4767971A (en) | Horizontal blanking pulse generation circuit used for display unit with cathode-ray tube | |
| JP3218638B2 (ja) | 水平偏向回路 | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| KR950007876Y1 (ko) | 수평동기신호 안정화 회로 | |
| JP2947051B2 (ja) | クロック発振回路 | |
| KR100228284B1 (ko) | 타이밍 시퀀스를 이용한 방전회로 | |
| JPS6310924A (ja) | 半導体レ−ザ駆動装置 | |
| JPH0130110B2 (ja) | ||
| JP3654103B2 (ja) | スイッチ制御回路 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| KR920008523Y1 (ko) | 모드자동 절환회로의 오동작 방지회로 | |
| JPS5857948B2 (ja) | 電磁偏向装置 | |
| JPH0454462A (ja) | 周期／電圧変換回路 | |
| JPH0546377Y2 (ja) |