JPS6161750B2 - - Google Patents
Info
- Publication number
- JPS6161750B2 JPS6161750B2 JP17838181A JP17838181A JPS6161750B2 JP S6161750 B2 JPS6161750 B2 JP S6161750B2 JP 17838181 A JP17838181 A JP 17838181A JP 17838181 A JP17838181 A JP 17838181A JP S6161750 B2 JPS6161750 B2 JP S6161750B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- horizontal
- pulse width
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 17
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 4
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000009825 accumulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 238000003079 width control Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 101100269321 Arabidopsis thaliana AFC1 gene Proteins 0.000 description 1
- 101100258032 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) STE24 gene Proteins 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン受像機、テレビカメラ
等における水平偏向回路に関するものである。
等における水平偏向回路に関するものである。
第１図は従来の水平偏向回路の構成を示す回路
図であり、同図において、１は、AFC回路、２
は、水平発振回路としての電圧制御形発振器、４
は、水平ドライブ回路、４１は、電流制限抵抗、
４２は、ドライブトランス、４３は、ドライブト
ランジスタコレクタ電流加速コンデンサ、５１
は、水平出力トランジスタ、５２は、ダンパダイ
オード、５３は、共振コンデンサ、５４は、水平
偏向ヨーク、５５は、フライバツクトランス、を
示す。
図であり、同図において、１は、AFC回路、２
は、水平発振回路としての電圧制御形発振器、４
は、水平ドライブ回路、４１は、電流制限抵抗、
４２は、ドライブトランス、４３は、ドライブト
ランジスタコレクタ電流加速コンデンサ、５１
は、水平出力トランジスタ、５２は、ダンパダイ
オード、５３は、共振コンデンサ、５４は、水平
偏向ヨーク、５５は、フライバツクトランス、を
示す。
第２図は第１図に示すＡ〜Ｅの各点の電圧波形
と、水平出力トランジスタ５１のコレク電流波形
Ｆのタイムチヤートである。
と、水平出力トランジスタ５１のコレク電流波形
Ｆのタイムチヤートである。
第１図、第２図を参照して上記水平偏向回路の
動作を説明する。第１図のAFC回路１は、水平
同期信号Ａとフライバツクトランス５５から発生
するフライバツクパルスＣ（第２図Ｃ）とを位相
比較（周波数比較）し、水平同期信号Ａ（第２図
のＡ）に対し発振器２の発振出力Ｂ（第２図Ｂ）
が位相進み（周波数が高い）の場合は、電圧制御
形発振器２の制御電圧を下げ、位相遅れ（周波数
が低い）の場合は、該制御電圧を上げることによ
り、第２図の水平同期信号Ａとフライバツクパル
スＣの時間関係が所定の関係（信号の映像期間
と、偏向の走査期間が一致する）になる如く、電
圧制御形発振器２の出力Ｂ（第２図のＢ）は、制
御される。該発振器２の出力Ｂで、ドライブ回路
４が駆動され、さらに該ドライブ回路４の出力Ｄ
で、トランス４２を介して出力トランジスタ５１
が駆動される。
動作を説明する。第１図のAFC回路１は、水平
同期信号Ａとフライバツクトランス５５から発生
するフライバツクパルスＣ（第２図Ｃ）とを位相
比較（周波数比較）し、水平同期信号Ａ（第２図
のＡ）に対し発振器２の発振出力Ｂ（第２図Ｂ）
が位相進み（周波数が高い）の場合は、電圧制御
形発振器２の制御電圧を下げ、位相遅れ（周波数
が低い）の場合は、該制御電圧を上げることによ
り、第２図の水平同期信号Ａとフライバツクパル
スＣの時間関係が所定の関係（信号の映像期間
と、偏向の走査期間が一致する）になる如く、電
圧制御形発振器２の出力Ｂ（第２図のＢ）は、制
御される。該発振器２の出力Ｂで、ドライブ回路
４が駆動され、さらに該ドライブ回路４の出力Ｄ
で、トランス４２を介して出力トランジスタ５１
が駆動される。
この時、ドライブ回路４の図示せざるドライブ
トランジスタおよび出力トランジスタ５１にはス
イツチング動作を行なわせるため、いずれもベー
スは過励振されている。この結果第２図に示す如
く、蓄積時間がそれぞれ、Ｔsd（ドライブトラン
ジスタ）、Ｔsp（出力トランジスタ）の如く発生
する。該蓄積時間の長さは、素子（トランジス
タ）によりかなりバラツキがあり、温度、あるい
は、それぞれのトランジスタの励振条件により非
常に変動する。すなわち、水平偏向回路は、上記
変動を伴うトランジスタの蓄積時間Ｔsd，Ｔspの
発生を前提とした上で第２図に示す如く各パルス
幅が決められている。
トランジスタおよび出力トランジスタ５１にはス
イツチング動作を行なわせるため、いずれもベー
スは過励振されている。この結果第２図に示す如
く、蓄積時間がそれぞれ、Ｔsd（ドライブトラン
ジスタ）、Ｔsp（出力トランジスタ）の如く発生
する。該蓄積時間の長さは、素子（トランジス
タ）によりかなりバラツキがあり、温度、あるい
は、それぞれのトランジスタの励振条件により非
常に変動する。すなわち、水平偏向回路は、上記
変動を伴うトランジスタの蓄積時間Ｔsd，Ｔspの
発生を前提とした上で第２図に示す如く各パルス
幅が決められている。
第２図Ｄのドライブパルスの立上りは、かなら
ず、フライバツクパルスＣ（出力トランジスタ５
１のコレクタパルス）のゼロになつた時点から、
第２図Ｆに示す出力トランジスタ５１のコレクタ
電流Ｆが流れ始める時点までの期間内に立上らな
ければならない。ここでフライバツクパルスＣの
ゼロ時点からドライブパルスＤの立上り時点まで
の時間をＴnd、ドライブパルスＤの立上り時点か
ら出力トランジスタ５１のコレクタ電流Ｆが流れ
初める時点までの時間をＴniとする。なお、上記
蓄積時間Ｔsd，Ｔspのバラツキ、変動における最
小値、最大値をそれぞれ、Ｔsd(nio)，Ｔsd(nax)，
Ｔsp(nio)，Ｔsp(nax)とすると、前記時間Ｔnd，Ｔ
niの最小値Ｔnd(nio)，Ｔni(nio)は、次式の如く表
わせる。
ず、フライバツクパルスＣ（出力トランジスタ５
１のコレクタパルス）のゼロになつた時点から、
第２図Ｆに示す出力トランジスタ５１のコレクタ
電流Ｆが流れ始める時点までの期間内に立上らな
ければならない。ここでフライバツクパルスＣの
ゼロ時点からドライブパルスＤの立上り時点まで
の時間をＴnd、ドライブパルスＤの立上り時点か
ら出力トランジスタ５１のコレクタ電流Ｆが流れ
初める時点までの時間をＴniとする。なお、上記
蓄積時間Ｔsd，Ｔspのバラツキ、変動における最
小値、最大値をそれぞれ、Ｔsd(nio)，Ｔsd(nax)，
Ｔsp(nio)，Ｔsp(nax)とすると、前記時間Ｔnd，Ｔ
niの最小値Ｔnd(nio)，Ｔni(nio)は、次式の如く表
わせる。
Ｔnd(nio)＝ＴP＋Ｔsd(nio)−Ｔr−Ｔsp(nax) ……(1)
Ｔni(nio)＝Ｔｓ／２＋Ｔr＋Ｔsp(nio)−ＴP−Ｔsd(nax) ……(2)
ここに、ＴPは発振パルス幅、Ｔrは帰線期間、
Ｔsは走査期間を示す。ここで、Ｔnd(nio)とＴni(
ｎｉｏ）はほぼ等しいことが望ましいことから、Ｔnd
（ｎｉｏ）＝Ｔni(nio)とおいて発振パルス幅ＴPを求め
ると次の如くなる。
Ｔsは走査期間を示す。ここで、Ｔnd(nio)とＴni(
ｎｉｏ）はほぼ等しいことが望ましいことから、Ｔnd
（ｎｉｏ）＝Ｔni(nio)とおいて発振パルス幅ＴPを求め
ると次の如くなる。
ＴP＝Ｔｓ／４＋Ｔr＋１／２（Ｔsp(nio)＋Ｔsp(nax)−Ｔsd(nio)−Ｔsd(nax)） ……(3)
例えば蓄積時間Ｔsdが（５〜10）μsec、蓄積
時間Ｔspが（４〜８）μsecのトランジスタ及び
励振条件とするとき、水平周波数15.75KHz（走
査線率τ＝Ｔｓ／ＴＨが0.811とする。但しＴHは水平１ 周期の時間である。）の場合、発振パルス幅ＴPを
(3)式より求めると23.4μsecとなり、(1)、(2)式よ
り Ｔnd(nio)〓Ｔni(nio)≒8.4（μsec） となり発振パルス幅ＴPが±10％程度ばらついて
も十分正常な水平偏向動作を行う。発振パルス幅
ＴPのバラツキを零として、上記に示した、蓄積
時間Ｔsd，Ｔspの最悪組合せで、Ｔnd＝Ｔniが０
となる水平偏向周破数ｆH(nax)は、走査線率τを
15.75KHzの時と同じとすると、(1)、(2)、(3)式よ
り ｆH(nax)＝τ／２（Ｔｓｐ（ｎａｘ）−Ｔｓｐ（ｎｉｏ）＋Ｔｓｄ（ｎａｘ）−Ｔｓｄ（ｎｉｏ）） となり、上記値を代入すると、水平周波数が
45KHzになると、発振パルス幅ＴPが変動零と仮
定しても上記マージンはなくなる。すなわちこれ
以上の水平偏向周波数においては、蓄積時間Ｔs
ｄ，Ｔspのバラツキを少なくする様素子（トラン
ジスタ）の開発を行うかあるいは、蓄積時間Ｔs
ｄ，Ｔspのバラツキを吸収する如く発振パルス幅
ＴPの制御を行う必要がある。
時間Ｔspが（４〜８）μsecのトランジスタ及び
励振条件とするとき、水平周波数15.75KHz（走
査線率τ＝Ｔｓ／ＴＨが0.811とする。但しＴHは水平１ 周期の時間である。）の場合、発振パルス幅ＴPを
(3)式より求めると23.4μsecとなり、(1)、(2)式よ
り Ｔnd(nio)〓Ｔni(nio)≒8.4（μsec） となり発振パルス幅ＴPが±10％程度ばらついて
も十分正常な水平偏向動作を行う。発振パルス幅
ＴPのバラツキを零として、上記に示した、蓄積
時間Ｔsd，Ｔspの最悪組合せで、Ｔnd＝Ｔniが０
となる水平偏向周破数ｆH(nax)は、走査線率τを
15.75KHzの時と同じとすると、(1)、(2)、(3)式よ
り ｆH(nax)＝τ／２（Ｔｓｐ（ｎａｘ）−Ｔｓｐ（ｎｉｏ）＋Ｔｓｄ（ｎａｘ）−Ｔｓｄ（ｎｉｏ）） となり、上記値を代入すると、水平周波数が
45KHzになると、発振パルス幅ＴPが変動零と仮
定しても上記マージンはなくなる。すなわちこれ
以上の水平偏向周波数においては、蓄積時間Ｔs
ｄ，Ｔspのバラツキを少なくする様素子（トラン
ジスタ）の開発を行うかあるいは、蓄積時間Ｔs
ｄ，Ｔspのバラツキを吸収する如く発振パルス幅
ＴPの制御を行う必要がある。
このような観点に立つて、発振パルス幅ＴPの
制御による水平偏向回路を本発明者等は別途提案
し、特許出願しているので、これについて以下、
第３図、第４図を用いて概略説明する。第３図
は、発振パルス幅ＴP制御方式による発明者等別
提案の水平偏向回路の構成を示す回路図であり、
第１図におけるのと同一番号は、同一機能ブロツ
ク及び、素子を示す。また第４図は、第３図の回
路における各部信号のタイムチヤートである。第
３図において、AFC１、電圧制御形発振器２、
ドライブ回路４およびそれ以降の出力回路は、先
に述べた一般の水平偏向回路と同じ動作をする。
そのほか、３は電圧制御形モノステーブルマルチ
バイブレータ（VCMM）、６は波形整形回路、７
は、基準パルス発生回路、８は、波形整形兼イン
バータ回路、９は、位相検波器、１０は、チヤー
ジポンプ、１１は、ローパスフイルタ、を示す。
制御による水平偏向回路を本発明者等は別途提案
し、特許出願しているので、これについて以下、
第３図、第４図を用いて概略説明する。第３図
は、発振パルス幅ＴP制御方式による発明者等別
提案の水平偏向回路の構成を示す回路図であり、
第１図におけるのと同一番号は、同一機能ブロツ
ク及び、素子を示す。また第４図は、第３図の回
路における各部信号のタイムチヤートである。第
３図において、AFC１、電圧制御形発振器２、
ドライブ回路４およびそれ以降の出力回路は、先
に述べた一般の水平偏向回路と同じ動作をする。
そのほか、３は電圧制御形モノステーブルマルチ
バイブレータ（VCMM）、６は波形整形回路、７
は、基準パルス発生回路、８は、波形整形兼イン
バータ回路、９は、位相検波器、１０は、チヤー
ジポンプ、１１は、ローパスフイルタ、を示す。
第３図、第４図を参照して動作を説明する。ド
ライブ回路４からのドライブパルスＦ（第４図
Ｆ）を波形整形兼インバータ８を介してその出力
Ｇ（第４図Ｇ）とし、さらにフライバツクパルス
Ｃ（第４図Ｃ）を波形整形回路６を介してその出
力Ｄ（第４図Ｄ）とし、該出力Ｄの立下りにより
基準パルス発生回路７からパルス幅Ｔrefのパル
スＥを出力させる（パルスＥは出力ＤのＴref期
間遅延によつても得られる）。ここで、Ｔref期間
のパルスＥの立下りは、先に述べたＴndマージン
に相当するように期間Ｔrefを定める。すなわ
ち、Ｔref期間のパルスの立下りが常に、インバ
ータ８の出力Ｇの立下りと一致する如く、位相検
波器９、チヤージポンプ１０、ローパスフイルタ
１１により、電圧制御形モノステーブルマルチバ
イブレータ（VCMM）の制御を行なえば（なお
VCMM３のトリガは、電圧制御形発振器２の出
力Ｂ（第４図Ｂ）の立上りで行う）、蓄積時間Ｔs
d，Ｔspがバラツキ、あるいは変動しても常にＴn
d＝Ｔrefに、またＴni＝（Ｔｓ／２−Ｔnd）に固定され
安 定な水平偏向動作を行うことが出来る。
ライブ回路４からのドライブパルスＦ（第４図
Ｆ）を波形整形兼インバータ８を介してその出力
Ｇ（第４図Ｇ）とし、さらにフライバツクパルス
Ｃ（第４図Ｃ）を波形整形回路６を介してその出
力Ｄ（第４図Ｄ）とし、該出力Ｄの立下りにより
基準パルス発生回路７からパルス幅Ｔrefのパル
スＥを出力させる（パルスＥは出力ＤのＴref期
間遅延によつても得られる）。ここで、Ｔref期間
のパルスＥの立下りは、先に述べたＴndマージン
に相当するように期間Ｔrefを定める。すなわ
ち、Ｔref期間のパルスの立下りが常に、インバ
ータ８の出力Ｇの立下りと一致する如く、位相検
波器９、チヤージポンプ１０、ローパスフイルタ
１１により、電圧制御形モノステーブルマルチバ
イブレータ（VCMM）の制御を行なえば（なお
VCMM３のトリガは、電圧制御形発振器２の出
力Ｂ（第４図Ｂ）の立上りで行う）、蓄積時間Ｔs
d，Ｔspがバラツキ、あるいは変動しても常にＴn
d＝Ｔrefに、またＴni＝（Ｔｓ／２−Ｔnd）に固定され
安 定な水平偏向動作を行うことが出来る。
上記制御が行なわれている場合の発振パルス幅
ＴPの制御幅は次の如くなる。
ＴPの制御幅は次の如くなる。
ＴP(nio)＝Ｔsp(nio)＋Ｔr＋Ｔｓ／４−Ｔsd(nax)
ＴP(nax)＝Ｔsp(nax)＋Ｔr＋Ｔｓ／４−Ｔsd(nio)
しかし、蓄積時間Ｔsd，Ｔspのバラツキ、変動
幅が改善されないまま、さらに高い水平周波数で
偏向を行う場合、本制御で、蓄積時間Ｔsd，Ｔsp
の最悪条件を考えると、ＴPの制御幅は、次の如
くなる。
幅が改善されないまま、さらに高い水平周波数で
偏向を行う場合、本制御で、蓄積時間Ｔsd，Ｔsp
の最悪条件を考えると、ＴPの制御幅は、次の如
くなる。
ＴP(nio)〓０
ＴP(nax)〓ＴH−Ｔsd(nio)
そして正常な動作を行えなくなる。また、第３
図のVCMM３の単体としての制御電圧対パルス
幅の特性は、第５図に示す如く、制御電圧を任意
に与えれば、必要な制御幅（ＴP(nio)〜ＴP(nax
））より十分広い範囲に発振パルス幅ＴPが選べ
る。いい変えると、電源投入時等、第３図に示す
制御ループの過度期においては、必要なＴPのパ
ルス幅が得られず（Ｔnd＜０、すなわちマージン
が零以下になつてしまう）、あるいは、必要なＴP
パルス幅より非常に大きく（Ｔni＜０、すなわち
マージンが零以下になつてしまう）、となり正常
な動作を行えなくなる。
図のVCMM３の単体としての制御電圧対パルス
幅の特性は、第５図に示す如く、制御電圧を任意
に与えれば、必要な制御幅（ＴP(nio)〜ＴP(nax
））より十分広い範囲に発振パルス幅ＴPが選べ
る。いい変えると、電源投入時等、第３図に示す
制御ループの過度期においては、必要なＴPのパ
ルス幅が得られず（Ｔnd＜０、すなわちマージン
が零以下になつてしまう）、あるいは、必要なＴP
パルス幅より非常に大きく（Ｔni＜０、すなわち
マージンが零以下になつてしまう）、となり正常
な動作を行えなくなる。
本発明の目的は、上記した従来技術の欠点をな
くし、現在一般に用いられている半導体等の部品
により、周波数の高い水平偏向を実現し、電源投
入時等の過度期における偏向動作を安定すること
のできる水平偏向回路を提供することにある。
くし、現在一般に用いられている半導体等の部品
により、周波数の高い水平偏向を実現し、電源投
入時等の過度期における偏向動作を安定すること
のできる水平偏向回路を提供することにある。
本発明の要点は、高い水平偏向周波数で動作さ
せる場合、最悪条件では、水平発振パルス幅ＴP(
nio)〓０、あるいは、ＴP(nax)〓（ＴH−Ｔsd(nio
)）となるので、この場合Ｔni(nio)，Ｔnd(nio)を
それぞれ略Ｔｓ／４より小さくして（いずれも十分正 の値をとる範囲で）ＴP(nio)，ＴP(nax)を制限す
るようにし、また、過渡期を含み、いかなる制御
電圧が発生しても、VCMM３には、正常な偏向
動作を行える制御電圧しか、加わらないように制
限する点にある。
せる場合、最悪条件では、水平発振パルス幅ＴP(
nio)〓０、あるいは、ＴP(nax)〓（ＴH−Ｔsd(nio
)）となるので、この場合Ｔni(nio)，Ｔnd(nio)を
それぞれ略Ｔｓ／４より小さくして（いずれも十分正 の値をとる範囲で）ＴP(nio)，ＴP(nax)を制限す
るようにし、また、過渡期を含み、いかなる制御
電圧が発生しても、VCMM３には、正常な偏向
動作を行える制御電圧しか、加わらないように制
限する点にある。
本発明の具体的な実施例を図を用いて説明す
る。従来技術の説明で述べた諸定数で動作を述べ
る。ドライブトランジスタの蓄積時間Ｔsdが（５
〜10）μsec、出力トランジスタの蓄積時間Ｔsp
が（４〜８）μsecと変動した場合、最小パルス
幅ＴP(nio)＝０となる水平周波数ｆH(nax)1は次式
で与えられる。
る。従来技術の説明で述べた諸定数で動作を述べ
る。ドライブトランジスタの蓄積時間Ｔsdが（５
〜10）μsec、出力トランジスタの蓄積時間Ｔsp
が（４〜８）μsecと変動した場合、最小パルス
幅ＴP(nio)＝０となる水平周波数ｆH(nax)1は次式
で与えられる。
また、最大パルス幅ＴP(nax)＝ＴH−Ｔsd(nio)
となる水平周波数ｆH(nax)2は次式で与えられ
る。
となる水平周波数ｆH(nax)2は次式で与えられ
る。
となりｆH(nax)1，ｆH(nax)2のいずれか低い方
がＴnd〓Ｔniを満足する時の最高水平偏向周波数
ｆH(nax)となる。そこで上記値を代入すると、ｆ
H(nax)＝ｆH(nax)1でｆH(nax)＝65.3KHzとなる。
しかしｆH(nax)では発振パルス幅ＴPが０である
から正常動作を行なわせるためにはパルス幅ＴP
は数μsec必要となり例えば最少パルス幅ＴP(nio
）を２μsecとすると、実用最高周波数ＦH(nax)1
は次式で与えられる。
がＴnd〓Ｔniを満足する時の最高水平偏向周波数
ｆH(nax)となる。そこで上記値を代入すると、ｆ
H(nax)＝ｆH(nax)1でｆH(nax)＝65.3KHzとなる。
しかしｆH(nax)では発振パルス幅ＴPが０である
から正常動作を行なわせるためにはパルス幅ＴP
は数μsec必要となり例えば最少パルス幅ＴP(nio
）を２μsecとすると、実用最高周波数ＦH(nax)1
は次式で与えられる。
となり、上記値を代入するとＦH(nax)1＝
49KHzとなり、上記、水平パルス幅制御におけ
る実用最高周波数は、各値が上記の値をとれば、
49KHzとなる。
49KHzとなり、上記、水平パルス幅制御におけ
る実用最高周波数は、各値が上記の値をとれば、
49KHzとなる。
ＦH(nax)1よりさらに高い水平偏向周波数で正
常な動作を行なわせるために次の如くVCMM３
の制御電圧を制限する。上記に述べた水平パルス
幅制御は、常にＴnd〓Ｔni〓Ｔｓ／４となる如く制御を 行なつた。ここに、ＴndおよびＴniはいずれもい
かなる条件でも正の値をとれば良く、Ｔnd，Ｔni
が略Ｔｓ／４なる如く大きく選ばなくても良い。ここ で、種々のバラツキを考えて、正常な水平偏向動
作を行なえるＴnd，Ｔniの最小の値をＴnd(nio)，
Ｔni(nio)とするとし仮にＴnd(nio)，Ｔni(nio)共に
１μsecと仮定すると、水平偏向周波数の最高値
ＦH(nax)2は次式で与えられる。
常な動作を行なわせるために次の如くVCMM３
の制御電圧を制限する。上記に述べた水平パルス
幅制御は、常にＴnd〓Ｔni〓Ｔｓ／４となる如く制御を 行なつた。ここに、ＴndおよびＴniはいずれもい
かなる条件でも正の値をとれば良く、Ｔnd，Ｔni
が略Ｔｓ／４なる如く大きく選ばなくても良い。ここ で、種々のバラツキを考えて、正常な水平偏向動
作を行なえるＴnd，Ｔniの最小の値をＴnd(nio)，
Ｔni(nio)とするとし仮にＴnd(nio)，Ｔni(nio)共に
１μsecと仮定すると、水平偏向周波数の最高値
ＦH(nax)2は次式で与えられる。
τが、通常のテレビジヨン受像機におけるのと
同じとすると、ＦH(nax)2は66.1KHzとなり、Ｔni
の最小値を制限することにより、偏向可能な最高
周波数は約1.35倍となる。上記如く動作をさせる
ためには、VCMM３の特性図（第５図）より、
第３図のローパスフイルタ１１の出力電圧がいか
なる値をとつても上記に述べたＴP(nio)乃至ＴP(
ｎａｘ）となるようVCMM３の制御電圧を制限する。
すなわち、ローパスフイルタ１１の出力電圧と
VCMM３の制御電圧の特性を第６図に示す如く
上下限で制限するものとすれば良い。この特性を
得るための制御電圧制限回路を第７図に示す。
同じとすると、ＦH(nax)2は66.1KHzとなり、Ｔni
の最小値を制限することにより、偏向可能な最高
周波数は約1.35倍となる。上記如く動作をさせる
ためには、VCMM３の特性図（第５図）より、
第３図のローパスフイルタ１１の出力電圧がいか
なる値をとつても上記に述べたＴP(nio)乃至ＴP(
ｎａｘ）となるようVCMM３の制御電圧を制限する。
すなわち、ローパスフイルタ１１の出力電圧と
VCMM３の制御電圧の特性を第６図に示す如く
上下限で制限するものとすれば良い。この特性を
得るための制御電圧制限回路を第７図に示す。
第７図において、１２は、制御電圧制限回路、
１３は、抵抗、１４は、ダイオード、１５は、制
御電圧低制限用電源、１６は、制御電圧高制限用
電源、である。ここにローパスフイルタ１１の出
力インピーダンスは第７図の電源１５，１６のイ
ンピーダンスに比して十分大きいとする。
１３は、抵抗、１４は、ダイオード、１５は、制
御電圧低制限用電源、１６は、制御電圧高制限用
電源、である。ここにローパスフイルタ１１の出
力インピーダンスは第７図の電源１５，１６のイ
ンピーダンスに比して十分大きいとする。
第８図は本発明の一実施例を示す回路図であ
る。同図を第３図と比較すると、ローパスフイル
タ１１とVCMM３との間に、第７図に詳細を示
した制御電圧制限回路１２が接続されている点が
相違するだけで他は同じである。第８図の回路動
作の説明は前述した所からすでに明らかであるの
で、これ以上説明しない。なお、VCMM３の制
御電圧の上記制限は、同時に、電源投入時等の過
渡期における偏向動作を安定にする作用がある。
る。同図を第３図と比較すると、ローパスフイル
タ１１とVCMM３との間に、第７図に詳細を示
した制御電圧制限回路１２が接続されている点が
相違するだけで他は同じである。第８図の回路動
作の説明は前述した所からすでに明らかであるの
で、これ以上説明しない。なお、VCMM３の制
御電圧の上記制限は、同時に、電源投入時等の過
渡期における偏向動作を安定にする作用がある。
本発明によれば、VCMM制御電圧制限回路
を、水平発振パルス幅制御形偏向回路に用いるこ
とにより、正常に偏向動作を行なえる水平最高周
波数を約1.4倍に上げることができ、しかも、電
源投入時等の過渡期における偏向動作を同時に安
定にし、水平偏向回路の信頼性を上げることが出
来る。なお、本発明を実施することによるコスト
アツプは非常に少ない。
を、水平発振パルス幅制御形偏向回路に用いるこ
とにより、正常に偏向動作を行なえる水平最高周
波数を約1.4倍に上げることができ、しかも、電
源投入時等の過渡期における偏向動作を同時に安
定にし、水平偏向回路の信頼性を上げることが出
来る。なお、本発明を実施することによるコスト
アツプは非常に少ない。
第１図は従来の水平偏向回路を示す回路図、第
２図は第１図の回路における各部信号の波形を示
すタイムチヤート、第３図は本発明者等の別提案
にかかる水平偏向回路を示す回路図、第４図は第
３図の回路における各部信号の波形を示すタイム
チヤート、第５図は第３図における電圧制御形モ
ノステーブルマルチバイブレータ（VCMM）３
の特性図、第６図は本発明において採用する
VCMM３の制御電圧制限特性図、第７図は本発
明において用いるVCMM制御電圧制限回路の一
例を示す回路図、第８図は本発明の一実施例を示
す回路図、である。 符号説明、１はAFC回路、２は電圧制御発振
器、３は電圧制御形モノステーブルマルチバイブ
レータ、４は水平ドライブ回路、４１は電流制限
抵抗、４２はドライブトランス、４３はドライブ
トランジスタコレクタ電流加速コンデンサ、５１
は出力トランジスタ、５２はダンパダイオード、
５３は共振コンデンサ、５４は水平偏向ヨーク、
５５はフライバツクトランス、６は波形整形回
路、７は基準パルス発生回路、８は波形整形兼イ
ンバータ回路、９は位相検波器、１０はチヤージ
ポンプ、１１はローパスフイルタ、１２は制御電
圧制限回路、１３は抵抗、１４はダイオード、１
５は制御電圧低制限用電源、１６は制御電圧高制
限用電源。
２図は第１図の回路における各部信号の波形を示
すタイムチヤート、第３図は本発明者等の別提案
にかかる水平偏向回路を示す回路図、第４図は第
３図の回路における各部信号の波形を示すタイム
チヤート、第５図は第３図における電圧制御形モ
ノステーブルマルチバイブレータ（VCMM）３
の特性図、第６図は本発明において採用する
VCMM３の制御電圧制限特性図、第７図は本発
明において用いるVCMM制御電圧制限回路の一
例を示す回路図、第８図は本発明の一実施例を示
す回路図、である。 符号説明、１はAFC回路、２は電圧制御発振
器、３は電圧制御形モノステーブルマルチバイブ
レータ、４は水平ドライブ回路、４１は電流制限
抵抗、４２はドライブトランス、４３はドライブ
トランジスタコレクタ電流加速コンデンサ、５１
は出力トランジスタ、５２はダンパダイオード、
５３は共振コンデンサ、５４は水平偏向ヨーク、
５５はフライバツクトランス、６は波形整形回
路、７は基準パルス発生回路、８は波形整形兼イ
ンバータ回路、９は位相検波器、１０はチヤージ
ポンプ、１１はローパスフイルタ、１２は制御電
圧制限回路、１３は抵抗、１４はダイオード、１
５は制御電圧低制限用電源、１６は制御電圧高制
限用電源。
Claims (1)
- １ 水平発振回路と、ドライブトランジスタと、
該ドライブトランジスタの出力によりドライブさ
れる水平出力トランジスタとを有して成る走査の
ための水平偏向回路において、前記水平出力トラ
ンジスタのコレクタに発生するフライバツクパル
スの後縁から略1/4水平走査期間だけ遅れたタイ
ミングを設定するタイミング回路と、前記水平ド
ライブトランジスタのコレクタパルスの立上りと
前記タイミング回路により設定されたタイミング
との位相差を検出する位相差検出回路と、前記水
平発振回路出力でトリガされ前記位相差検出回路
出力によりその出力パルス幅を制御されるパルス
幅可変出力回路とを具備し、該パルス幅可変出力
回路の出力で前記水平ドライブトランジスタを駆
動することにより、該水平ドライブトランジスタ
のコレクタパルス立上り時期を前記タイミング回
路により設定されたタイミングと一致させるよう
に制御する水平偏向回路において、前記位相差検
出回路の出力側とパルス幅可変出力回路の入力側
との間に、位相差検出回路からの出力レベルが一
定範囲を超える場合、それを一定範囲内に制限し
てパルス幅可変出力回路へ供給するレベル制限回
路を接続したことにより、該パルス幅可変出力回
路より出力されるパルスのパルス幅を制限して、
偏向周波数の向上と動作の安定を図つたことを特
徴とする水平偏向回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17838181A JPS5880971A (ja) | 1981-11-09 | 1981-11-09 | 水平偏向回路 |
| US06/434,880 US4442384A (en) | 1981-10-19 | 1982-10-18 | Horizontal deflection circuit |
| EP82109640A EP0077565B1 (en) | 1981-10-19 | 1982-10-19 | Horizontal deflection circuit |
| DE8282109640T DE3278123D1 (en) | 1981-10-19 | 1982-10-19 | Horizontal deflection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17838181A JPS5880971A (ja) | 1981-11-09 | 1981-11-09 | 水平偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5880971A JPS5880971A (ja) | 1983-05-16 |
| JPS6161750B2 true JPS6161750B2 (ja) | 1986-12-26 |
Family
ID=16047492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17838181A Granted JPS5880971A (ja) | 1981-10-19 | 1981-11-09 | 水平偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880971A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057771A (ja) * | 1983-09-08 | 1985-04-03 | Sharp Corp | カラ−テレビジヨン受像機の水平偏向回路 |
-
1981
- 1981-11-09 JP JP17838181A patent/JPS5880971A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5880971A (ja) | 1983-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298829A (en) | Power supply and deflection circuit with raster size compensation | |
| US4385263A (en) | Television receiver, push-pull inverter, ferroresonant transformer power supply synchronized with horizontal deflection | |
| US4625154A (en) | Deflection circuit with a switched mode modulator circuit | |
| US4118739A (en) | Switching regulator for television receiver for generating a stabilized D.C. supply voltage for operating the various TV circuits | |
| US5399945A (en) | Raster distortion correction circuit | |
| JPS6111023B2 (ja) | ||
| CA1094225A (en) | Pincushion correction circuit | |
| US4891608A (en) | #6 Control circuit for horizontal oscillator | |
| JPS6161750B2 (ja) | ||
| KR940005259B1 (ko) | 수직 톱니파 발생회로 | |
| JP2561068B2 (ja) | 偏向装置 | |
| JP3458961B2 (ja) | 偏向回路 | |
| IE41941B1 (en) | Deflection system such as for television receivers including a switched mode vertical (field) deflection circuit | |
| JP3333216B2 (ja) | 水平偏向システム | |
| US4441058A (en) | Deflection circuit with linearity correction | |
| US4296360A (en) | Switched-mode frame-scan control circuit for a videofrequency receiver | |
| JP3137118B2 (ja) | テレビジョン偏向装置 | |
| JP3832090B2 (ja) | 水平偏向回路 | |
| US4129806A (en) | Correction circuit for load dependent raster distortion | |
| JPS62216588A (ja) | 水平位相シフト回路 | |
| JP2570262B2 (ja) | 水平偏向回路 | |
| JP3284501B2 (ja) | 高圧安定化回路 | |
| JP2606866B2 (ja) | 水平偏向回路 | |
| JP2539399B2 (ja) | 高圧発生回路 | |
| JPH0218623Y2 (ja) |