JPS5882296A - ドツトマトリクス表示方式 - Google Patents
ドツトマトリクス表示方式Info
- Publication number
- JPS5882296A JPS5882296A JP18011281A JP18011281A JPS5882296A JP S5882296 A JPS5882296 A JP S5882296A JP 18011281 A JP18011281 A JP 18011281A JP 18011281 A JP18011281 A JP 18011281A JP S5882296 A JPS5882296 A JP S5882296A
- Authority
- JP
- Japan
- Prior art keywords
- display
- dot
- memory
- start position
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、表示されるべき文字や図形などのキャラクタ
および図形をドツトマトリクスによって表示する方式に
関する。
および図形をドツトマトリクスによって表示する方式に
関する。
先行技術では、各文字などを表示するために必要な複数
の下ント毎にのみ表示開始位置をカーソルで指定するこ
としかできず、カーソルを希望す“る僅かな距離だけ移
動して表示を行なうことができなかった。したがって表
示状態が限られると七になり、特にこのことは図形など
を表示しようとするときに大きな問題となる。
の下ント毎にのみ表示開始位置をカーソルで指定するこ
としかできず、カーソルを希望す“る僅かな距離だけ移
動して表示を行なうことができなかった。したがって表
示状態が限られると七になり、特にこのことは図形など
を表示しようとするときに大きな問題となる。
本発明の目的は、希望する多彩な表示状態を得ることが
できる表示方式を提供することである。
できる表示方式を提供することである。
＄１図は、本発明の一実施例の電子式計算機１の正面図
である。この電子式計算機１け、液晶表示器２とキー人
力装置３とを含む。キー人力袋↑ｄ３は、文字を入力す
るためのキー４、数字を入力するだめのキー５および入
力動作を制御するだめのキー６などを含む。表示器２は
、縦７ドツト×横１５６ドツトのドツトマトリクスによ
って構成され、横方向にキャラクタや図形などをいわゆ
る１行表示する。
である。この電子式計算機１け、液晶表示器２とキー人
力装置３とを含む。キー人力袋↑ｄ３は、文字を入力す
るためのキー４、数字を入力するだめのキー５および入
力動作を制御するだめのキー６などを含む。表示器２は
、縦７ドツト×横１５６ドツトのドツトマトリクスによ
って構成され、横方向にキャラクタや図形などをいわゆ
る１行表示する。
′！Ｊ２図は、第１図に示される電子式計算機１のブロ
ック回路図である。表示器２は、表示駆動回路７によっ
て各ドツトの活性化制御が行なわれる。
ック回路図である。表示器２は、表示駆動回路７によっ
て各ドツトの活性化制御が行なわれる。
処理装置８には、データバス９、アドレスバス１０およ
び制御バス１１が接続されており、これら１７） ハス
９，１０．ＩＩＪｃは、ランダムアクセスメモリ１２、
リードオンリメモリ１３、入出力バッファ１４およびコ
ネクタ１５．１６に接続される。
び制御バス１１が接続されており、これら１７） ハス
９，１０．ＩＩＪｃは、ランダムアクセスメモリ１２、
リードオンリメモリ１３、入出力バッファ１４およびコ
ネクタ１５．１６に接続される。
パス９．ｌ０Ｊ−を表示駆動回路７に接続される。入出
カバソファ１４からのキーストローブ信号がキー人力装
置３に入力され、キー人力装置３に設けられたキー４，
５．６が操作されることによってキーリターン信号が処
理装置８に入力される。ランダムアクセスメモリ１２に
は、レジスタおよびフラグなどとして用いられるストア
領域が含まれ、プログラムなどもストアされる。リード
オンリメモリ１３には、プログラムを実行するインタプ
リタおよびその他の制御用プログラムが予めストアされ
ている。コネクタ１５は、モジュール化された外部のラ
ンダムアクセスメモリおよびリードオンリメモリを接続
するために用いられる。コネクタ１６は、外部にデータ
レコーダやプリンタなどの入出力装置を接続したり、記
憶容量を拡張するだめのメモリを接続したりするために
用いられる。
カバソファ１４からのキーストローブ信号がキー人力装
置３に入力され、キー人力装置３に設けられたキー４，
５．６が操作されることによってキーリターン信号が処
理装置８に入力される。ランダムアクセスメモリ１２に
は、レジスタおよびフラグなどとして用いられるストア
領域が含まれ、プログラムなどもストアされる。リード
オンリメモリ１３には、プログラムを実行するインタプ
リタおよびその他の制御用プログラムが予めストアされ
ている。コネクタ１５は、モジュール化された外部のラ
ンダムアクセスメモリおよびリードオンリメモリを接続
するために用いられる。コネクタ１６は、外部にデータ
レコーダやプリンタなどの入出力装置を接続したり、記
憶容量を拡張するだめのメモリを接続したりするために
用いられる。
入出力バッファ１４には、時計回路１７が接続され、ま
た駆動回路１８に信号を導出してブザーなどの発音体１
９を鳴動駆動す求。処理装置８は、表示駆動回路７ヘラ
イン２０を介して表示の０Ｎ１０ＦＦ信号を導出し、ま
たライン２１を介して同期信号を導出する。表示駆動回
路７は、表示メモリ２２を備え、この表示メモリ２２け
表示器２の各ドツトに対応したストア領域を有し、ライ
ン２３を介して表示器２にセグメント信号を導出する。
た駆動回路１８に信号を導出してブザーなどの発音体１
９を鳴動駆動す求。処理装置８は、表示駆動回路７ヘラ
イン２０を介して表示の０Ｎ１０ＦＦ信号を導出し、ま
たライン２１を介して同期信号を導出する。表示駆動回
路７は、表示メモリ２２を備え、この表示メモリ２２け
表示器２の各ドツトに対応したストア領域を有し、ライ
ン２３を介して表示器２にセグメント信号を導出する。
処理装置８Ｉ／ｉライン２４を介して共ンクプレート信
号を導出する。
号を導出する。
第３図は処理装置８の構成を示すブロック図である。プ
ログラムカクンタ３０け、１６ピツトのレジスタであシ
、現在実行している命令の次のアドレスを指示し、その
指示した命令が実行されると、さらに次のアドレスを指
示するためにストア内容が自動的に＋１だけインクリメ
ント、される。
ログラムカクンタ３０け、１６ピツトのレジスタであシ
、現在実行している命令の次のアドレスを指示し、その
指示した命令が実行されると、さらに次のアドレスを指
示するためにストア内容が自動的に＋１だけインクリメ
ント、される。
スタックポインタ３１は１６ピツトのレジスタでアリ、
ランダムアクセスメモリ１２のプッシュダクンまたはポ
ツプアップスタックにおいて次に使用することができる
スタックのアドレスを示す。
ランダムアクセスメモリ１２のプッシュダクンまたはポ
ツプアップスタックにおいて次に使用することができる
スタックのアドレスを示す。
データレジスタ３２，３３．３４は、１６ピツトのレジ
スタであり、データポインタとしてもまた使用されるこ
とができる。ステータスレジスタ３５け、５ピツトのレ
ジスタであり、演算結果による桁−ヒげ、ボロー、零、
オーバフローなどの各種演算状態をストアする。アキュ
ムレータ３６は、８ビツトで構成され、演算結果の保持
および外部メモリとのデータ転送のために用いられる。
スタであり、データポインタとしてもまた使用されるこ
とができる。ステータスレジスタ３５け、５ピツトのレ
ジスタであり、演算結果による桁−ヒげ、ボロー、零、
オーバフローなどの各種演算状態をストアする。アキュ
ムレータ３６は、８ビツトで構成され、演算結果の保持
および外部メモリとのデータ転送のために用いられる。
アドレスバッファ３７は、アドレスバス１０に接続さレ
ル。アドレスバスｌＯの各ラインは、参照符ＡＤ−Ｏ〜
ＡＤ１５で示される。
ル。アドレスバスｌＯの各ラインは、参照符ＡＤ−Ｏ〜
ＡＤ１５で示される。
算術論理演算回路３８は、演算用バッファ３９を介して
および直接にバス４０に接続される。外付きの発振素子
４１ば、発振回路４２に接続される。この発振回路４２
からの発振出力は、分周回路４３によって１／２に分周
されクロック信号ΩＯ８として導出されるとともに、ク
ロック制御回路４４および１１ビツトの分周回路４５に
与えられる。クロック制御回路４４は、待ち信号ＷＡＩ
Ｔに応答して内部クロックの発生および停止の制御を行
なう。分周回路４５は、同期信９ＨＡを出力し、またタ
イマ制御回路４６に信号を与える。タイマ制御回路４６
は、９ビツトのタイマ４７のカウント制御およびタイマ
インクラブド制御を行なう。タイマ４７Ｆｉ、ポリノミ
アルカクンタによって構成され、タイマインタラブドの
だめの時間力クントを行なう。インタラブド制御回路４
８は、割込要求のための信号ＮＭＩ、ＭＩおよびタイマ
ＩＩＪ 御回路４６からの信号に応答して、割込制御を
行なう。カクンタ４９は、表示器２のバンクプレート信
号を発生するために用いられる。このカクンタ４９に与
えられる信号ＨＩＮは、通常は、前述の同期信号ＨＡで
ある。表示用制御回路５０は、パックプレート信号ＨＯ
〜Ｈ７を出力する。この表示用制御回路５０には、図示
しない電源回路からの電圧ＶＤＩＳ 、ＶＡ、ＶＢ、Ｖ
Ｍ カ与えられる。参照符ＰＵＦ、ＰＶＦは汎用フリツ
プフロップであり、フリツプフロップＤＩ ＳＰＦは表
示のＯＮ１０ Ｆ Ｆ制御を行なう。キー人力装置 ３
蜘らの信号ＩＮＯ〜ＩＮ７が入力されると、内部アキ
ュムレータに８ビツトのデータとして取シ込まれる。デ
ータバス制御回路５１＃′ｉ８ビツトの信号ＤＯ〜Ｄ７
を受信しパス４０に制御信号を導出する。さらにまたイ
ンストラクションデコーダおよび処理制御回路５２が設
けられる。参照符Ｒ／ Ｗ ｌ−、ｉ： 、メモリへの
読み出しおよび書き込み信号であり、ＭＥＯおよびＭ
Ｅ Ｉ Ｉｉ’メモリイネーブル信号を表わす。
および直接にバス４０に接続される。外付きの発振素子
４１ば、発振回路４２に接続される。この発振回路４２
からの発振出力は、分周回路４３によって１／２に分周
されクロック信号ΩＯ８として導出されるとともに、ク
ロック制御回路４４および１１ビツトの分周回路４５に
与えられる。クロック制御回路４４は、待ち信号ＷＡＩ
Ｔに応答して内部クロックの発生および停止の制御を行
なう。分周回路４５は、同期信９ＨＡを出力し、またタ
イマ制御回路４６に信号を与える。タイマ制御回路４６
は、９ビツトのタイマ４７のカウント制御およびタイマ
インクラブド制御を行なう。タイマ４７Ｆｉ、ポリノミ
アルカクンタによって構成され、タイマインタラブドの
だめの時間力クントを行なう。インタラブド制御回路４
８は、割込要求のための信号ＮＭＩ、ＭＩおよびタイマ
ＩＩＪ 御回路４６からの信号に応答して、割込制御を
行なう。カクンタ４９は、表示器２のバンクプレート信
号を発生するために用いられる。このカクンタ４９に与
えられる信号ＨＩＮは、通常は、前述の同期信号ＨＡで
ある。表示用制御回路５０は、パックプレート信号ＨＯ
〜Ｈ７を出力する。この表示用制御回路５０には、図示
しない電源回路からの電圧ＶＤＩＳ 、ＶＡ、ＶＢ、Ｖ
Ｍ カ与えられる。参照符ＰＵＦ、ＰＶＦは汎用フリツ
プフロップであり、フリツプフロップＤＩ ＳＰＦは表
示のＯＮ１０ Ｆ Ｆ制御を行なう。キー人力装置 ３
蜘らの信号ＩＮＯ〜ＩＮ７が入力されると、内部アキ
ュムレータに８ビツトのデータとして取シ込まれる。デ
ータバス制御回路５１＃′ｉ８ビツトの信号ＤＯ〜Ｄ７
を受信しパス４０に制御信号を導出する。さらにまたイ
ンストラクションデコーダおよび処理制御回路５２が設
けられる。参照符Ｒ／ Ｗ ｌ−、ｉ： 、メモリへの
読み出しおよび書き込み信号であり、ＭＥＯおよびＭ
Ｅ Ｉ Ｉｉ’メモリイネーブル信号を表わす。
第４図は表示器２の表示状態を示す。表示器２は、−配
列方向すなわち縦に延びる７つのドツトから成るドツト
列がその縦方向に交□差する他の配列方向すなわち横に
沿って並んでｒｆ、−Ｉｆ！されており、このドツト列
は第４図（１）の参照−符Ｏ〜１５５で示されるように
１５６列だけ設けられる。
列方向すなわち縦に延びる７つのドツトから成るドツト
列がその縦方向に交□差する他の配列方向すなわち横に
沿って並んでｒｆ、−Ｉｆ！されており、このドツト列
は第４図（１）の参照−符Ｏ〜１５５で示されるように
１５６列だけ設けられる。
文字ｒＡＪを本発明に縦い第５９ビツト目を表示開始位
置として指定して表示する場合を想定する。このような
表示のためには第５図に示されるプログラムが用いられ
る。第５図（１）においてＧＣＵＲ５ＯＲ５９は、第５
９ドツト目を表示開始位置として指定するステートメン
トである。このステートメント以降に表われる表示命令
−よって第５９ドツト目から第４図−ｆｉｌの右側に文
字ｒＡＪが表示される。後続の表示命令が実行されるこ
とによって、この表示されている文字ｒＡＪの右側に他
のキャラクタや図形が表示される。文字の表示のために
縦７ドツト×横６ドツトのパターンが使用され、右端の
縦７ドツトの１つのドツト列は空白となっている。この
空白のドツト列によって、文字相互の聞は自動的に１ビ
ツト分ずつあけられることになり、キャラクタが読み易
くなる。
置として指定して表示する場合を想定する。このような
表示のためには第５図に示されるプログラムが用いられ
る。第５図（１）においてＧＣＵＲ５ＯＲ５９は、第５
９ドツト目を表示開始位置として指定するステートメン
トである。このステートメント以降に表われる表示命令
−よって第５９ドツト目から第４図−ｆｉｌの右側に文
字ｒＡＪが表示される。後続の表示命令が実行されるこ
とによって、この表示されている文字ｒＡＪの右側に他
のキャラクタや図形が表示される。文字の表示のために
縦７ドツト×横６ドツトのパターンが使用され、右端の
縦７ドツトの１つのドツト列は空白となっている。この
空白のドツト列によって、文字相互の聞は自動的に１ビ
ツト分ずつあけられることになり、キャラクタが読み易
くなる。
表示開始位置の指定は、４ＩＩＪ５図（１）でけ１０違
数の数値「５９」によって行なわれたけれども、本発明
の仲の実施例として第５図（２）で示されるように計算
式で指定されてもよく、また１６進数で指定するように
してもよく、さらにはまた数値変数で指定するようにし
てもよい。表示開始位置を１６進数で指定する場合には
、第５図（３）で示されるようなステートメントが用い
られる。ここで「＆」は１６進数表記であることを表わ
し、’ ｒ ３ Ｂ Ｊは１６進数で表わしたドツト列
の位置を示し、１０進数では第５９ドツト目に相当する
。
数の数値「５９」によって行なわれたけれども、本発明
の仲の実施例として第５図（２）で示されるように計算
式で指定されてもよく、また１６進数で指定するように
してもよく、さらにはまた数値変数で指定するようにし
てもよい。表示開始位置を１６進数で指定する場合には
、第５図（３）で示されるようなステートメントが用い
られる。ここで「＆」は１６進数表記であることを表わ
し、’ ｒ ３ Ｂ Ｊは１６進数で表わしたドツト列
の位置を示し、１０進数では第５９ドツト目に相当する
。
第６図は、第５図（１）に示されたステートメントを実
行する手順を示す。ステップｎ１においてステートメン
トＧＣＵＲ８ＯＲを読出し、表示開始位置を示すポイン
タＰをステップｎ２において零としてクリアする。ステ
ップｎ３で表示開始位置の指定が第５図（２）で示され
るように計算式で行なわれティるｔ合には、ステップｎ
４に移り、そノ式カ演質され、その瀘算結果がステップ
ｎ５においてレジスタＲｅｇにストアされる。このレジ
スタＲｅｇのストア内容が０〜１５５の範囲にあれば、
レジスタＲｅｇのストア内容がステップｎ７においてポ
インタＰに転送さ力１、これによってｎ８においてその
表示開始位置が設定されることになる。表示開始位置の
指定が数値変数で行なわれている場合には、ステップｎ
１ＯＫ移り、その変数内容がレジスタＲｅｇＫストアさ
れ、ステップｎ６に移る。
行する手順を示す。ステップｎ１においてステートメン
トＧＣＵＲ８ＯＲを読出し、表示開始位置を示すポイン
タＰをステップｎ２において零としてクリアする。ステ
ップｎ３で表示開始位置の指定が第５図（２）で示され
るように計算式で行なわれティるｔ合には、ステップｎ
４に移り、そノ式カ演質され、その瀘算結果がステップ
ｎ５においてレジスタＲｅｇにストアされる。このレジ
スタＲｅｇのストア内容が０〜１５５の範囲にあれば、
レジスタＲｅｇのストア内容がステップｎ７においてポ
インタＰに転送さ力１、これによってｎ８においてその
表示開始位置が設定されることになる。表示開始位置の
指定が数値変数で行なわれている場合には、ステップｎ
１ＯＫ移り、その変数内容がレジスタＲｅｇＫストアさ
れ、ステップｎ６に移る。
表示開始位置の指示が計算式および数値変数のいずれか
でしか与えられないように定めている場合、その指示が
たとえば文字や文字変数で与えられているときには、ス
テップｎ９からステップｎｌｌに移り、エラー処セ（１
が行なわれる。
でしか与えられないように定めている場合、その指示が
たとえば文字や文字変数で与えられているときには、ス
テップｎ９からステップｎｌｌに移り、エラー処セ（１
が行なわれる。
ポインタＰは、表示駆動回路７に備えられている表示メ
モリ２２のアドレスの下位８ピツトを指定して、その表
示メモリ２２のアドレス指定が行なわれる。指定される
アドレスの表示用メモリ２２の内容である８ピツトのう
ちの７ビツトは、表示器２の縦７ドツトからなるドツト
列に対応している。
モリ２２のアドレスの下位８ピツトを指定して、その表
示メモリ２２のアドレス指定が行なわれる。指定される
アドレスの表示用メモリ２２の内容である８ピツトのう
ちの７ビツトは、表示器２の縦７ドツトからなるドツト
列に対応している。
第４図用の右側に示されるように上向きの矢印「↑」な
どの図形を表示する場合には、第７図に示されるプログ
ラムが実行される。オペランドの文字列は、ドツトパタ
ーンを与えるものであって、縦７ドツトのドツト列の各
ドツトに対応して１６進数で表わされている。縦７ドツ
トの上端が最下位ビット、下端が第７ビツト目に対応し
ており、左端の縦７ドツトは１６進の「０４」、その次
の縦７ドツトは「０２」、さらにその次の縦７ドツ′ト
け「７Ｆ」にそれぞれ対応している。第７図に示される
プログラムは、図形表示のために文字列が用いられたけ
れども、本発明の他の実施例としてこの文字列を内容と
する文字変数の形で与えることもできる。
どの図形を表示する場合には、第７図に示されるプログ
ラムが実行される。オペランドの文字列は、ドツトパタ
ーンを与えるものであって、縦７ドツトのドツト列の各
ドツトに対応して１６進数で表わされている。縦７ドツ
トの上端が最下位ビット、下端が第７ビツト目に対応し
ており、左端の縦７ドツトは１６進の「０４」、その次
の縦７ドツトは「０２」、さらにその次の縦７ドツ′ト
け「７Ｆ」にそれぞれ対応している。第７図に示される
プログラムは、図形表示のために文字列が用いられたけ
れども、本発明の他の実施例としてこの文字列を内容と
する文字変数の形で与えることもできる。
第８図を参照すると、このような図形を表示する手順が
示される。ステップｍ１からステンプｍ２に移り、オペ
ランドが文字変数で表わされているか否かが’ｌ’ｌＪ
断される。オペランドが文字変数を表わされている場合
には、ステップｍ３においてその内容がランダムアクセ
スメモリ１２から読出され、レジスタＲｅｇに久方され
る。オペランドが文字列で与えられる場合には、ステッ
プｍ２からｍ６に移り、ステップｍ７においてその文字
列がレジスタＲｅｇにストアされる。ステップｍ４では
、レジスタＲｅｇの内容をデコードして表示用メ・モリ
２２に書込み、これによってステップｍ５において与え
られた文字列または文字変数に対応した図形が表示され
る。オペランドが文字列または文字変数で与えられない
場合には、ステップｍ８においてエラー処理が行なわれ
る。
示される。ステップｍ１からステンプｍ２に移り、オペ
ランドが文字変数で表わされているか否かが’ｌ’ｌＪ
断される。オペランドが文字変数を表わされている場合
には、ステップｍ３においてその内容がランダムアクセ
スメモリ１２から読出され、レジスタＲｅｇに久方され
る。オペランドが文字列で与えられる場合には、ステッ
プｍ２からｍ６に移り、ステップｍ７においてその文字
列がレジスタＲｅｇにストアされる。ステップｍ４では
、レジスタＲｅｇの内容をデコードして表示用メ・モリ
２２に書込み、これによってステップｍ５において与え
られた文字列または文字変数に対応した図形が表示され
る。オペランドが文字列または文字変数で与えられない
場合には、ステップｍ８においてエラー処理が行なわれ
る。
図形表示の手順は、第９図にさらに詳細に示される。ス
テップｒ１からステップｒ２に移り、レジ゛スタＲｅｇ
のポインタＣが零にクリアされる。そこでレジスタＲｅ
ｇの文字列のストア内容の先頭からデコードし、表示用
メモリ２２にストアする。
テップｒ１からステップｒ２に移り、レジ゛スタＲｅｇ
のポインタＣが零にクリアされる。そこでレジスタＲｅ
ｇの文字列のストア内容の先頭からデコードし、表示用
メモリ２２にストアする。
参照符Ｒｅｇ（Ｃ）は、ポインタＣによって示される位
置の文字であり、参照符Ｄ Ｉ （Ｐ）はポインタＰに
よって示される表示用メモリ２２のアドレスを表わして
いる。レジスタＲｅｇのストア内容は、−文字毎にデコ
ードされ、その４ビツトコ一ド信号が表示用メモリ２２
の上位４ビツト、下位４ビツトの順序で書き込まれる。
置の文字であり、参照符Ｄ Ｉ （Ｐ）はポインタＰに
よって示される表示用メモリ２２のアドレスを表わして
いる。レジスタＲｅｇのストア内容は、−文字毎にデコ
ードされ、その４ビツトコ一ド信号が表示用メモリ２２
の上位４ビツト、下位４ビツトの順序で書き込まれる。
Ｄｌは上位４ビツトのアドレスを示しており、Ｄ２は下
位４ピントのアドレスを示している。然して、表示され
るビットは上位４ビツトのうちの３ビツトだけである。
位４ピントのアドレスを示している。然して、表示され
るビットは上位４ビツトのうちの３ビツトだけである。
こうしてステップｒ４〜ｒ８において、各ピント列毎に
順次的に表示が行なわれてゆく。ステップｒ９において
、ポインタＰが１５５を超えているが否か検出され、１
５５を超えていればステップｒ１０において表示処理を
終了する。１５５以下で ・あれば、ステップｒ３に移
り、ステップｒ３において文末である否かが判断され、
文末であればこの表示処理を終了する。このようにして
任愁の図形の表示を行なうことができる。
順次的に表示が行なわれてゆく。ステップｒ９において
、ポインタＰが１５５を超えているが否か検出され、１
５５を超えていればステップｒ１０において表示処理を
終了する。１５５以下で ・あれば、ステップｒ３に移
り、ステップｒ３において文末である否かが判断され、
文末であればこの表示処理を終了する。このようにして
任愁の図形の表示を行なうことができる。
表示開始位置を任意に選択して重ね表示を行なうことが
できる。たとえば第４図＋１１の左側に示される上向き
矢印「↑」に、第４図（２）で示される「×」の図形を
重ねて第４図（３）の表示を得ようとする場合には、表
示用メモリ２２に書込まれているストア内容を消すこと
なく、追加的に新なパターンを書き込めばよい。この実
施例では、図形と図形との重ね合わせが示されたけれど
も、文字と図形との重ね合わせ表示も可能である。
できる。たとえば第４図＋１１の左側に示される上向き
矢印「↑」に、第４図（２）で示される「×」の図形を
重ねて第４図（３）の表示を得ようとする場合には、表
示用メモリ２２に書込まれているストア内容を消すこと
なく、追加的に新なパターンを書き込めばよい。この実
施例では、図形と図形との重ね合わせが示されたけれど
も、文字と図形との重ね合わせ表示も可能である。
このような重ね表示によって、図示の実施例のように１
行表示でありながら、多くの情゛報を同時に表示するこ
とが可能になる。
行表示でありながら、多くの情゛報を同時に表示するこ
とが可能になる。
表示開始位置をドツト列単位毎に指定する命令を用いて
表示内容を移動させつつ、いわゆるランニング表示をす
ることができる。このためには、表示すべき内容をラン
ダムアクセスメモリ１２の予め定めたストア領域に格納
しておき、これを「ＰＲＩＮＴＪまたは「ＧＰＲＩＮＴ
」などのオペランドの実行によって表示を行なうにあた
り、予め定めた一定時間毎に表示開始位置を１単位ずつ
または複数のドツト列毎に加算または減算して表示内容
を表示すればよい。
表示内容を移動させつつ、いわゆるランニング表示をす
ることができる。このためには、表示すべき内容をラン
ダムアクセスメモリ１２の予め定めたストア領域に格納
しておき、これを「ＰＲＩＮＴＪまたは「ＧＰＲＩＮＴ
」などのオペランドの実行によって表示を行なうにあた
り、予め定めた一定時間毎に表示開始位置を１単位ずつ
または複数のドツト列毎に加算または減算して表示内容
を表示すればよい。
本発明の他の考え方によれば、表示開始位置を関数によ
って指示することができる。この場合のプログラムは、
第１０図ｆｔｌに示されている。第１０図（ｌでは、第
１ドツト目すなわち第４図（１）の参照符１で示された
縦７ドツトのドツト列の表示内容を数値として変数Ｘに
代入するものであって、Ｘ＝２が代入される。なお、第
１０図（２）の場合には、Ｘ＝１２７が代入される。
って指示することができる。この場合のプログラムは、
第１０図ｆｔｌに示されている。第１０図（ｌでは、第
１ドツト目すなわち第４図（１）の参照符１で示された
縦７ドツトのドツト列の表示内容を数値として変数Ｘに
代入するものであって、Ｘ＝２が代入される。なお、第
１０図（２）の場合には、Ｘ＝１２７が代入される。
得られた数値によって、縦７ドツトのドツト列の表示状
態がどのようになっているかを知ることができる。第１
ｂ図ではオペランドは数値で示されたけれども、式や数
値変数で与えることも可能である。
態がどのようになっているかを知ることができる。第１
ｂ図ではオペランドは数値で示されたけれども、式や数
値変数で与えることも可能である。
第１１図は、このような任意の位置のドツトの表示状態
を知るための手順を示すフローチャートである。ステッ
プｓ１からステップｓ２に移り、オペランドが計算式で
与えられているか否かが判断される。計算式でオペラン
ドが与えられている場合には、ステップ８３に移っ・て
演算され、その演算結果がステップｓ４においてレジス
タＲｅｇにストアされる。オペランドが数値変数で与え
られている場合には、ステップｓｌｏからステップＳ１
１に移り、その変数内容がレジスタＲｅｇにストアされ
てステップＳ５に移る。ステップｓ４．ｓ１１において
レジスタＲｅｇにストアされた内容は、ステップＳ５に
移り、そのストア内容が０〜１５５の範囲にあるか否か
が判断され、そうであればステップｓ６に移り、レジス
タＲｅｇの内容がポインタＰに入力されて表示用メモリ
２２のアドレス指定が行なわれる。ステップＳ７では、
指定された表示用メモリ２２の内容のうち上位３ビツト
、下位７ビツトのデータがレジスタＲｅｇに入力され、
ステップＳ８において１０進数のデータに変換されて変
数として代入されステップＳ９に移る。こうしてステッ
プＳ９において、希望する位置のドツトの表示状態を知
ることができる。ステップ８５においてレジスタＲｅｇ
の成る位置のストア内容がＯ〜１５５の範囲になく、ま
たはオペランドが計算式または数値変数で与えられてい
ないときには、ステップｓＺ２に移りエラー処理が行な
われる０ 第１２図は表示器２の表示状態を示す正面図である。第
１２図＋１１に示されるように日時を表示しているとき
、秒の表示を０〜３０秒の間では数字を不透明にかつ地
を透明に表示し、３１〜５９秒の間では数字を透明にか
つ地を不透明に表示を行なう。このためには、このよう
な特殊表示すべき秒の数字の表示位置をドツト列の単位
で指定し、得られた数値のＮＯＴ関数をとり、再びオペ
ランドＧＰＲＩＮＴで表示用メモリ２２に書込むことに
して表示の反転を行なう。また本発明の他の実施例とし
て秒の数値を短い時間間隔で点滅させることができる。
を知るための手順を示すフローチャートである。ステッ
プｓ１からステップｓ２に移り、オペランドが計算式で
与えられているか否かが判断される。計算式でオペラン
ドが与えられている場合には、ステップ８３に移っ・て
演算され、その演算結果がステップｓ４においてレジス
タＲｅｇにストアされる。オペランドが数値変数で与え
られている場合には、ステップｓｌｏからステップＳ１
１に移り、その変数内容がレジスタＲｅｇにストアされ
てステップＳ５に移る。ステップｓ４．ｓ１１において
レジスタＲｅｇにストアされた内容は、ステップＳ５に
移り、そのストア内容が０〜１５５の範囲にあるか否か
が判断され、そうであればステップｓ６に移り、レジス
タＲｅｇの内容がポインタＰに入力されて表示用メモリ
２２のアドレス指定が行なわれる。ステップＳ７では、
指定された表示用メモリ２２の内容のうち上位３ビツト
、下位７ビツトのデータがレジスタＲｅｇに入力され、
ステップＳ８において１０進数のデータに変換されて変
数として代入されステップＳ９に移る。こうしてステッ
プＳ９において、希望する位置のドツトの表示状態を知
ることができる。ステップ８５においてレジスタＲｅｇ
の成る位置のストア内容がＯ〜１５５の範囲になく、ま
たはオペランドが計算式または数値変数で与えられてい
ないときには、ステップｓＺ２に移りエラー処理が行な
われる０ 第１２図は表示器２の表示状態を示す正面図である。第
１２図＋１１に示されるように日時を表示しているとき
、秒の表示を０〜３０秒の間では数字を不透明にかつ地
を透明に表示し、３１〜５９秒の間では数字を透明にか
つ地を不透明に表示を行なう。このためには、このよう
な特殊表示すべき秒の数字の表示位置をドツト列の単位
で指定し、得られた数値のＮＯＴ関数をとり、再びオペ
ランドＧＰＲＩＮＴで表示用メモリ２２に書込むことに
して表示の反転を行なう。また本発明の他の実施例とし
て秒の数値を短い時間間隔で点滅させることができる。
また本発明の他の実施例によれば、ビット列を個別的に
指定することができることによって、第１２図（２）の
ように棒グラフを用いた表示を行なうことが可能にな°
る。
指定することができることによって、第１２図（２）の
ように棒グラフを用いた表示を行なうことが可能にな°
る。
以上のように本発明によれば、表示開始位置をドツト列
毎に選択することが可能となるので、多彩な表示を行な
うことができる。
毎に選択することが可能となるので、多彩な表示を行な
うことができる。
第１図は本発明の一実施例の電子式計算機の正面図、第
２図Ｉ／ｉ第１図に示された電子式計算機のブロック図
、第３図は第２図に示された処理装置８の構成を示すブ
ロック図、第４図は表示器２のドツトマトリクスを示す
図、Ｉ＄５図は文字の表示開始位置の指定を行なうプロ
グラムを示す図、第６図は第５図に示された表示開始位
置の指定を行なうプログラムの手順を示すフローチャー
ト、第７図は図形を表示するためのプログラムを示す図
、第８図はその図形を表示するための動作を説明するだ
めのフローチャート、第９図は第８図におけるステップ
ｍ４におけるデコードの動作を説明するだめのフローチ
ャート、第゛１０図はドツト列の表示状態を関数として
求めるだめのプログラムを示す図、第１１図はその表示
状態を求めるだめの動作を説明するだめのフローチャー
ト、第１２図は表示器２によって表示される状態を示す
表示器２の正面図である。 １・・・電子式計算機、２・・・表示器、３・・・キー
人力装置、７・・・表示駆動回路、８・・・処理装置、
９・・・デーニルパス、１０・・・アドレスバス、１１
・・・制御用バス、１２・・・ランダムアクセスメモリ
、１３・・・リードオンリメモリ、１４・・・入出力バ
ッファ、２２・・・表示用メモリ 代理人 弁理士 西教圭一部 第４図 （１） １０ ＧＣＬＩＲ５ＯＲ５９２０ＰＲＩＮＴ
’“Ａｏｏ； （２） １０ ＧＣＵＲ５ＯＲ（Ｘ＋Ｙ）２０
ＰＲＩＮＴ ”Ａ” （３） １０ ＧＣＵＲ５ＯＲ＆３Ｂ第５−図 第６図 １００ＰＲＩＮＴ “’０４０２７Ｆ０２０４°゛第７
図 第９図 （１） １０ Ｘ＝ＰＯＩＮＴ １ 第１２図
２図Ｉ／ｉ第１図に示された電子式計算機のブロック図
、第３図は第２図に示された処理装置８の構成を示すブ
ロック図、第４図は表示器２のドツトマトリクスを示す
図、Ｉ＄５図は文字の表示開始位置の指定を行なうプロ
グラムを示す図、第６図は第５図に示された表示開始位
置の指定を行なうプログラムの手順を示すフローチャー
ト、第７図は図形を表示するためのプログラムを示す図
、第８図はその図形を表示するための動作を説明するだ
めのフローチャート、第９図は第８図におけるステップ
ｍ４におけるデコードの動作を説明するだめのフローチ
ャート、第゛１０図はドツト列の表示状態を関数として
求めるだめのプログラムを示す図、第１１図はその表示
状態を求めるだめの動作を説明するだめのフローチャー
ト、第１２図は表示器２によって表示される状態を示す
表示器２の正面図である。 １・・・電子式計算機、２・・・表示器、３・・・キー
人力装置、７・・・表示駆動回路、８・・・処理装置、
９・・・デーニルパス、１０・・・アドレスバス、１１
・・・制御用バス、１２・・・ランダムアクセスメモリ
、１３・・・リードオンリメモリ、１４・・・入出力バ
ッファ、２２・・・表示用メモリ 代理人 弁理士 西教圭一部 第４図 （１） １０ ＧＣＬＩＲ５ＯＲ５９２０ＰＲＩＮＴ
’“Ａｏｏ； （２） １０ ＧＣＵＲ５ＯＲ（Ｘ＋Ｙ）２０
ＰＲＩＮＴ ”Ａ” （３） １０ ＧＣＵＲ５ＯＲ＆３Ｂ第５−図 第６図 １００ＰＲＩＮＴ “’０４０２７Ｆ０２０４°゛第７
図 第９図 （１） １０ Ｘ＝ＰＯＩＮＴ １ 第１２図
Claims (1)
- 一配列方向に延びかつ２その一配列方向に交差する他の
配列方向に沿って並んで配置された各ドツト列を、個別
的に指定して、表示されるべきキャラクタおよび図形の
表示開始位置とすることを特徴とするドツトマトリクス
表示方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18011281A JPS5882296A (ja) | 1981-11-10 | 1981-11-10 | ドツトマトリクス表示方式 |
| GB08231893A GB2110857B (en) | 1981-11-10 | 1982-11-09 | Dot matrix display |
| DE19823241587 DE3241587A1 (de) | 1981-11-10 | 1982-11-10 | Punktmatrixanzeige |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18011281A JPS5882296A (ja) | 1981-11-10 | 1981-11-10 | ドツトマトリクス表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5882296A true JPS5882296A (ja) | 1983-05-17 |
Family
ID=16077625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18011281A Pending JPS5882296A (ja) | 1981-11-10 | 1981-11-10 | ドツトマトリクス表示方式 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5882296A (ja) |
| DE (1) | DE3241587A1 (ja) |
| GB (1) | GB2110857B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2149554B (en) * | 1983-11-08 | 1987-04-01 | Standard Telephones Cables Ltd | Data terminals |
| JPS60227296A (ja) * | 1984-04-25 | 1985-11-12 | シャープ株式会社 | 表示制御方式 |
| US4680542A (en) * | 1985-05-22 | 1987-07-14 | Krupp Gerald L | Logic circuit tester |
| EP0533965A1 (de) * | 1991-09-17 | 1993-03-31 | Siemens Aktiengesellschaft | Halbleiterbaustein zur Steuerung einer Anzeigematrix, z.B. für einen Bordcomputer eines Kfz |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51114032A (en) * | 1975-03-31 | 1976-10-07 | Sony Corp | A computer aided display unit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070662A (en) * | 1975-11-11 | 1978-01-24 | Sperry Rand Corporation | Digital raster display generator for moving displays |
-
1981
- 1981-11-10 JP JP18011281A patent/JPS5882296A/ja active Pending
-
1982
- 1982-11-09 GB GB08231893A patent/GB2110857B/en not_active Expired
- 1982-11-10 DE DE19823241587 patent/DE3241587A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51114032A (en) * | 1975-03-31 | 1976-10-07 | Sony Corp | A computer aided display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3241587A1 (de) | 1983-06-01 |
| GB2110857A (en) | 1983-06-22 |
| DE3241587C2 (ja) | 1989-06-08 |
| GB2110857B (en) | 1985-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4190835A (en) | Editing display system with dual cursors | |
| KR850004826A (ko) | 도형처리 장치 | |
| JPS6326898B2 (ja) | ||
| JPS6243226B2 (ja) | ||
| JPH0570175B2 (ja) | ||
| JPH0570187B2 (ja) | ||
| US4317183A (en) | Unused program number indicating system for a small program type electronic calculator | |
| JPS5882296A (ja) | ドツトマトリクス表示方式 | |
| JPH07118024B2 (ja) | パターンデータ生成方式 | |
| JP2595045B2 (ja) | タッチパネル入力装置 | |
| JPS599245Y2 (ja) | 表示装置 | |
| JPS6353568B2 (ja) | ||
| JPH021627Y2 (ja) | ||
| JPH0537314Y2 (ja) | ||
| JPS61110260A (ja) | 文字処理装置 | |
| JPH0445875B2 (ja) | ||
| JP2731025B2 (ja) | 表示制御装置 | |
| JPH0426919Y2 (ja) | ||
| JPS6016948Y2 (ja) | セグメント形表示装置 | |
| JPH01172994A (ja) | 表示装置 | |
| JPS5931745B2 (ja) | 未使用プログラム番号表示方式 | |
| JPS6258509B2 (ja) | ||
| JPS58169238A (ja) | デイスプレイ装置 | |
| JPH0228869B2 (ja) | Gurafuitsukudeisupureisochinonyuryokufuiirudoseigyohoshiki | |
| JPS617884A (ja) | デ−タ処理装置 |