JPS5931745B2 - 未使用プログラム番号表示方式 - Google Patents
未使用プログラム番号表示方式Info
- Publication number
- JPS5931745B2 JPS5931745B2 JP53102547A JP10254778A JPS5931745B2 JP S5931745 B2 JPS5931745 B2 JP S5931745B2 JP 53102547 A JP53102547 A JP 53102547A JP 10254778 A JP10254778 A JP 10254778A JP S5931745 B2 JPS5931745 B2 JP S5931745B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- program number
- unused
- register
- display method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はプログラム付小型電子式計算機における未使用
プログラム番号表示方式に関する。
プログラム番号表示方式に関する。
プログラム付小型電子式計算機においては、複数のプロ
グラムをメモリに記憶できるようになつているが、各プ
ログラムの記憶領域を区分するために各プログラムの最
初にプログラム番号（もしくはプログラムベル）を付加
している。しカルて、プログラムの書込みを行う場合、
どのプログラム番号を使用するかは、一般に操作者の自
己管理にまかされている。従つてプログラムの書込みに
際して使用プログラム番号をオペレータ自身が記憶して
いない場合は、前にプログラムした内容を一つ一つ表示
させて使用プログラム番号をチェックする必要があり、
その操作が非常に面倒であつた。また、このチェックを
行なわずに以前すでにプログラムされているプログラム
番号の部分に新たにプログラムしてしまうと以前のもの
はクリアされてしまい誤動作を起すという虞れがあつた
。本発明は上記の点に鑑みてなされたもので、書込みモ
ードに切換えた場合、未使用のプログラム番号を明示し
てプログラム番号の使用状態を簡単にチェックすること
ができる未使用プログラム番号表示方式を提供すること
を目的とする。以下図面を参照して本発明の一実施例を
説明する。
グラムをメモリに記憶できるようになつているが、各プ
ログラムの記憶領域を区分するために各プログラムの最
初にプログラム番号（もしくはプログラムベル）を付加
している。しカルて、プログラムの書込みを行う場合、
どのプログラム番号を使用するかは、一般に操作者の自
己管理にまかされている。従つてプログラムの書込みに
際して使用プログラム番号をオペレータ自身が記憶して
いない場合は、前にプログラムした内容を一つ一つ表示
させて使用プログラム番号をチェックする必要があり、
その操作が非常に面倒であつた。また、このチェックを
行なわずに以前すでにプログラムされているプログラム
番号の部分に新たにプログラムしてしまうと以前のもの
はクリアされてしまい誤動作を起すという虞れがあつた
。本発明は上記の点に鑑みてなされたもので、書込みモ
ードに切換えた場合、未使用のプログラム番号を明示し
てプログラム番号の使用状態を簡単にチェックすること
ができる未使用プログラム番号表示方式を提供すること
を目的とする。以下図面を参照して本発明の一実施例を
説明する。
第１図において、１０はキー入力部で、チッキー１１、
ファンクションキー１２と共に書込みモードを指定する
ＷＲＩＴＥキー１３及びプログムの起動を指令するＲＵ
Ｎキー１４を備えている。キー入力部１０からのキー入
力データは、ＣＰＵ（中央処理装置）２０内のアドレス
部２１へ送られ、このアドレス部２１によつて制御部２
２のアドレス指定が行われる。アドレス部２１にはキー
入力部１０から入力される信号の他、後述するプログラ
ムカウンタ２３のキヤリ一信号及び演算／ジヤツジ部２
４の判断出力がアドレスデータとして与えられる。上記
制御部２２は例えばＲＯＭ（リードオンリメモリ）を用
いて構成され、各種マイクロプログラムを記憶しており
、ＲＡＭ（ランダムアクセスメモリ）２５の行アドレス
を指定するための出力ラインａ１コード信号出力ライン
Ｂ．ＲＡＭ２５の列アドレスを指定するための出力ライ
ンｃ、インストラクシヨン出力ラインｄを備えて各種制
御動作を行う。ＲＯＭ２２の出力ラインａから出力され
る行アドレスはＲＡＭ２５に直接送られ、出力ラインｅ
から出力される列アドレスはアドレスカウンタ２６へセ
ツトされてそのカウント内容がＲＡＭ２５へ送られる。
アドレスカウンタ２６は、最初の列アドレスデータがセ
ツトされると、その後タイミング信号に従つて順次カウ
ントアツプしてＲＡＭ２５の列アドレスを指定桁まで進
めることも可能である。ＲＡＭ２５は例えばＸレジスタ
、Ｙレジスタ等各種の演算レジスタによつて構成されて
おり、行アドレスによりレジスタが指定され、列アドレ
スにより指定レジスタの桁が指定される。そして、この
ＲＡＭ２５から読出されるデータは、演算／ジヤツジ部
２４へ入力される。また、この演算／ジヤツジ部２４Ｊ
には、制御部２２の出力ラインｂから出力されるコード
信号が与えられる。演算／ジセツジ部２４は、入力デー
タに対する演算を行うと共に演算結果に対して数値の有
無、キヤリ一信号の有無のジヤツジを行うもので、演算
結果はＲＡＭ２５へ送られ、判断結果は上記したように
アドレス部２１へ送られる。また、制御部２２の出力ラ
インｄから出力されるインストラクシヨンは、インスト
ラクシヨンデコーダ２７に於てデコードされ、各部へ制
御指令として例えば演算／ジヤツジ部２４には演算指令
、ＲＡＭ２５には読出し／書込み指令等が送られる。ま
た、インストラクシヨンデコーダ２７からはプログラム
カウンタ２３へ＋１信号が送られると共にりセツト信号
が送られる。このプログラムカウンタ２３は、ＣＰＵ２
Ｏの外部に設けられるプログラム記憶用の外部ＲＡＭ３
ｌのアドレスを指定するカウンタである。外部ＲＡＭ３
ｌにはＣＰＵ２Ｏ内のＲＡＭ２５から読出されるデータ
が入力される。また、外部ＲＡＭ３ｌはインストラクシ
ヨンデコーダ１７から与えられる読出し／書込み指令Ｒ
／Ｗによつて読出しあるいは書込みのモードが指定され
るもので、その出力データはＣＰＵ２Ｏ内のＲＡＭ２５
へ送られる。また、ＣＰＵ２Ｏの外部には定数を記憶す
るための外部ＲＯＭ３２が設けられる。この外部ＲＯＭ
３２は「π」等の定数データと共に所定のデータ例えば
プログラム番号データ「９，８，７，６，５，４，３，
２，１，０，Ｐ」を記憶しており、制御部２２の出力ラ
インｂから出力されるコード信号によつてアドレスが指
定される。このＲＯＭ３２から読出される定数は、ＣＰ
Ｕ２Ｏ内のＲＡＭ２５へ送られる。このＲＡＭ２５内の
Ｘレジスタは演算レジスタと表示レジスタとを兼ねるも
ので、その記憶内容は演算／ジヤツジ部２４を介して外
部の表示駆動回路３３へ出力され、この表示駆動回路３
３によつて表示部３４が駆動される。第２図はＲＡＭ２
５内のＸレジスタ及びＹレジスタの詳細を示すものであ
る。Ｘレジスタ及びＹレジスタは、１４桁構成で、０桁
目がフラグ桁、１〜１３行目がデータ記憶桁となつてい
る。しかして、未使用プログラム番号の表示を行う場合
、Ｘレジスタの１〜１３桁目に外部ＲＯＭ３２から読出
されるプログラム番号が書込まれる。すなわち、Ｘレジ
スタの２桁目にプログラムであることを示す「Ｐ」、４
桁目から１３桁目に［０〜９」のプログラム番号が書込
まれる。また、ＹレジスタにはＯ桁目に書込みモードを
示すモードフラグ、１０桁目及び１１桁目にプログラム
カウンタ２３によつてアドレス指定される外部ＲＡＭ３
ｌの記憶内容が書込まれる。第３図は外部ＲＡＭ３ｌの
プログラム記憶状態を示すもので、各プログラムの先頭
位置にプログラム番号が書込まれる。
ファンクションキー１２と共に書込みモードを指定する
ＷＲＩＴＥキー１３及びプログムの起動を指令するＲＵ
Ｎキー１４を備えている。キー入力部１０からのキー入
力データは、ＣＰＵ（中央処理装置）２０内のアドレス
部２１へ送られ、このアドレス部２１によつて制御部２
２のアドレス指定が行われる。アドレス部２１にはキー
入力部１０から入力される信号の他、後述するプログラ
ムカウンタ２３のキヤリ一信号及び演算／ジヤツジ部２
４の判断出力がアドレスデータとして与えられる。上記
制御部２２は例えばＲＯＭ（リードオンリメモリ）を用
いて構成され、各種マイクロプログラムを記憶しており
、ＲＡＭ（ランダムアクセスメモリ）２５の行アドレス
を指定するための出力ラインａ１コード信号出力ライン
Ｂ．ＲＡＭ２５の列アドレスを指定するための出力ライ
ンｃ、インストラクシヨン出力ラインｄを備えて各種制
御動作を行う。ＲＯＭ２２の出力ラインａから出力され
る行アドレスはＲＡＭ２５に直接送られ、出力ラインｅ
から出力される列アドレスはアドレスカウンタ２６へセ
ツトされてそのカウント内容がＲＡＭ２５へ送られる。
アドレスカウンタ２６は、最初の列アドレスデータがセ
ツトされると、その後タイミング信号に従つて順次カウ
ントアツプしてＲＡＭ２５の列アドレスを指定桁まで進
めることも可能である。ＲＡＭ２５は例えばＸレジスタ
、Ｙレジスタ等各種の演算レジスタによつて構成されて
おり、行アドレスによりレジスタが指定され、列アドレ
スにより指定レジスタの桁が指定される。そして、この
ＲＡＭ２５から読出されるデータは、演算／ジヤツジ部
２４へ入力される。また、この演算／ジヤツジ部２４Ｊ
には、制御部２２の出力ラインｂから出力されるコード
信号が与えられる。演算／ジセツジ部２４は、入力デー
タに対する演算を行うと共に演算結果に対して数値の有
無、キヤリ一信号の有無のジヤツジを行うもので、演算
結果はＲＡＭ２５へ送られ、判断結果は上記したように
アドレス部２１へ送られる。また、制御部２２の出力ラ
インｄから出力されるインストラクシヨンは、インスト
ラクシヨンデコーダ２７に於てデコードされ、各部へ制
御指令として例えば演算／ジヤツジ部２４には演算指令
、ＲＡＭ２５には読出し／書込み指令等が送られる。ま
た、インストラクシヨンデコーダ２７からはプログラム
カウンタ２３へ＋１信号が送られると共にりセツト信号
が送られる。このプログラムカウンタ２３は、ＣＰＵ２
Ｏの外部に設けられるプログラム記憶用の外部ＲＡＭ３
ｌのアドレスを指定するカウンタである。外部ＲＡＭ３
ｌにはＣＰＵ２Ｏ内のＲＡＭ２５から読出されるデータ
が入力される。また、外部ＲＡＭ３ｌはインストラクシ
ヨンデコーダ１７から与えられる読出し／書込み指令Ｒ
／Ｗによつて読出しあるいは書込みのモードが指定され
るもので、その出力データはＣＰＵ２Ｏ内のＲＡＭ２５
へ送られる。また、ＣＰＵ２Ｏの外部には定数を記憶す
るための外部ＲＯＭ３２が設けられる。この外部ＲＯＭ
３２は「π」等の定数データと共に所定のデータ例えば
プログラム番号データ「９，８，７，６，５，４，３，
２，１，０，Ｐ」を記憶しており、制御部２２の出力ラ
インｂから出力されるコード信号によつてアドレスが指
定される。このＲＯＭ３２から読出される定数は、ＣＰ
Ｕ２Ｏ内のＲＡＭ２５へ送られる。このＲＡＭ２５内の
Ｘレジスタは演算レジスタと表示レジスタとを兼ねるも
ので、その記憶内容は演算／ジヤツジ部２４を介して外
部の表示駆動回路３３へ出力され、この表示駆動回路３
３によつて表示部３４が駆動される。第２図はＲＡＭ２
５内のＸレジスタ及びＹレジスタの詳細を示すものであ
る。Ｘレジスタ及びＹレジスタは、１４桁構成で、０桁
目がフラグ桁、１〜１３行目がデータ記憶桁となつてい
る。しかして、未使用プログラム番号の表示を行う場合
、Ｘレジスタの１〜１３桁目に外部ＲＯＭ３２から読出
されるプログラム番号が書込まれる。すなわち、Ｘレジ
スタの２桁目にプログラムであることを示す「Ｐ」、４
桁目から１３桁目に［０〜９」のプログラム番号が書込
まれる。また、ＹレジスタにはＯ桁目に書込みモードを
示すモードフラグ、１０桁目及び１１桁目にプログラム
カウンタ２３によつてアドレス指定される外部ＲＡＭ３
ｌの記憶内容が書込まれる。第３図は外部ＲＡＭ３ｌの
プログラム記憶状態を示すもので、各プログラムの先頭
位置にプログラム番号が書込まれる。
外部ＲＡＭ３ｌは例えば２桁構成で「０００」〜「１２
７］のアドレスを有し、ＰＯ−Ｐ９まで１０個のプログ
ラムが記憶できるようになつている。この場合プログラ
ム番号は「Ｏ」〜「９」を使用し、上位桁に１−０」を
書込み、下位桁の内容によつてプログラム番号を表示し
ている。従つて、上位桁に「０」以外のデータあるいは
上位桁が「０」であつても下位桁に「０」〜「９」以外
のデータが書込まれていれば、それはプログラムの内容
を示している。次に上記のように構成された本発明の動
作を説明する。
７］のアドレスを有し、ＰＯ−Ｐ９まで１０個のプログ
ラムが記憶できるようになつている。この場合プログラ
ム番号は「Ｏ」〜「９」を使用し、上位桁に１−０」を
書込み、下位桁の内容によつてプログラム番号を表示し
ている。従つて、上位桁に「０」以外のデータあるいは
上位桁が「０」であつても下位桁に「０」〜「９」以外
のデータが書込まれていれば、それはプログラムの内容
を示している。次に上記のように構成された本発明の動
作を説明する。
プログラムの書込みを行う際には、まず、キー入力部１
０のＷＲＩＴＥキー１３を操作して書込みモードに切換
える。上記ＷＲＩＴＥキー１３が操作されると、その操
作信号がＣＰＵ２Ｏ内のアドレス部２１へ送られ、この
アドレス部２１により制御部２２のアドレスが指定され
て第４図に示す未使用プログラム番号の表示処理が行わ
れる。まず、制御部２２の出力ラインｂから外部ＲＯＭ
３２のアドレスを指定するコード信号が出力され、外部
ＲＯＭ３２から全プログラム番号「９，８，７，６，５
，４，３，２，１，０，ＢＬ，Ｐ，ＢＬが読出され、第
４図のステツプＳ，及び第５図１に示すようにＸレジス
タの１〜１３桁目に書込まれる。なお、上記プログラム
番号中の「ＢＬ」はブランキングコードである。また、
上記したように書込みモードとなることによつて第５図
１に示すようにＹレジスタのフラグ桁に書込みモードを
示す「１」が書込まれる。次に第４図のステツプＳ２に
進み、制御部２２からインストラクシヨンデコーダ２７
を介してプログラムカウンタ２３にりセツト信号が送ら
れ、プログラムカウンタ２３がりセツトされる。次いで
ステツプＳ３に示すようにプログラムカウンタ２３の内
容によつて外部ＲＡＭ３ｌのアドレスが指定され、その
記憶内容がＹレジスタの１０，１１桁目に読出される。
例えば外部ＲＡＭ３ｌに第３図に示すプログラム記憶が
行われていたとすれば、最初プログラムカウンタ２３に
よつて「０００」のアドレスが指定されるので、外部Ｒ
ＡＭ３ｌから指定アドレスに対する記憶内容「００」（
ＰＯ）がＹレジスタの１０，１１桁目に読出される。そ
の後ステツプＳ４，Ｓ５においてそのデータがプログラ
ム番号であるか否かの判定が行われる。すなわち、まず
、ステツプＳ４においてＹレジスタの１１桁目の内容が
「旧か否か判定し、「Ｏ」であればステツプＳ５に進ん
でＹレジスタの１０桁目の内容が「９］より大きいか否
か判定する。Ｙレジスタの１０桁目の内容が「９」以下
であればステツプＳ６に進み、Ｙレジスタの１０桁目の
内容にＹｌＯに「４」を加算してその加算結果を演算／
ジアジ部２４からアドレスカウンタ２６へ転送し、対応
するＸレジスタの桁にＢＬ（ブランキング）コードを入
力する。上記「４」の値はプログラム番号がＸレジスタ
の４桁目以上に書込まれているので、その桁修正を行う
ためのものである。しかして、上記の場合、Ｙレジスタ
の１０桁目Ｙ，Ｏの内容は「Ｏ」であるので、＋４した
結果は［４」であり、従つてアドレスカウンタ２６には
「４」が設定され、第５図２に示すようにＸレジスタの
４桁目にＢＬコードが書込まれる。上記のステツプＳ６
の処理を終了した場合、あるいはステツプＳ４の判定結
果がＮＯである場合、ステツプＳ５でＹｌＯ桁の内容が
「９」より大きかつた場合はステツプＳ７に進み、プロ
グラムカウンタ２３にインストラクシヨンレコーダ２７
から＋１信号を与えてカウント内容に＋１し、その結果
キヤリ一信号が発生したか否かを判定する。すなわち、
外部ＲＡＭ３ｌの全ての読出しを終了したか否かを判定
する。このステツプＳ７でキヤリ一信号が無く、外部Ｒ
ＡＭ３ｌの全ての読出しを終了していなければステツプ
Ｓ３に戻り、プログラムカウンタ２３によつて指定され
る外部ＲＡＭ３ｌの次のアドレスに対する記憶内容を第
５図３に示すようにＹレジスタの１０，１１桁目に読出
す。この時外部ＲＡＭ３ｌからＹレジスタに読出された
内容は「６１１でプログラムＰ。の内容を示しているの
で、ステツプＳ４からステツプＳ７にジアップし、プロ
グラムカウンタ２３を＋１して再びステツプＳ３に戻る
。以下同様の処理が繰返され、第５図５に示すように次
に記憶されているプログラムの番号「０７」（Ｐ７）が
外部ＲＡＭ３ｌからＹレジスタに読出されると、ステツ
プＳ４，Ｓ５を経てステツプＳ６に進み、ＹｌＯ桁の内
容「７」に「４」を加算して「１１」とし、この加算結
果をアドレスカウンタ２６にセツトしてＸレジスタの１
１桁目にＢＬコードを書込み、プログラム番号「７」を
ブランキングする。また、同様にして外部ＲＡＭ３ｌに
記憶されている次のプログラムの番号「０４］（Ｐ４）
に対しても第５図６に示すようにブランキング処理を行
う。このようにして外部ＲＡＭ３ｌの記憶内容のチエツ
クを行い、最終アドレス「１２７」まで進むとステツプ
Ｓ７においてキヤリ一を生じ、ステツプＳ８へ進む。
０のＷＲＩＴＥキー１３を操作して書込みモードに切換
える。上記ＷＲＩＴＥキー１３が操作されると、その操
作信号がＣＰＵ２Ｏ内のアドレス部２１へ送られ、この
アドレス部２１により制御部２２のアドレスが指定され
て第４図に示す未使用プログラム番号の表示処理が行わ
れる。まず、制御部２２の出力ラインｂから外部ＲＯＭ
３２のアドレスを指定するコード信号が出力され、外部
ＲＯＭ３２から全プログラム番号「９，８，７，６，５
，４，３，２，１，０，ＢＬ，Ｐ，ＢＬが読出され、第
４図のステツプＳ，及び第５図１に示すようにＸレジス
タの１〜１３桁目に書込まれる。なお、上記プログラム
番号中の「ＢＬ」はブランキングコードである。また、
上記したように書込みモードとなることによつて第５図
１に示すようにＹレジスタのフラグ桁に書込みモードを
示す「１」が書込まれる。次に第４図のステツプＳ２に
進み、制御部２２からインストラクシヨンデコーダ２７
を介してプログラムカウンタ２３にりセツト信号が送ら
れ、プログラムカウンタ２３がりセツトされる。次いで
ステツプＳ３に示すようにプログラムカウンタ２３の内
容によつて外部ＲＡＭ３ｌのアドレスが指定され、その
記憶内容がＹレジスタの１０，１１桁目に読出される。
例えば外部ＲＡＭ３ｌに第３図に示すプログラム記憶が
行われていたとすれば、最初プログラムカウンタ２３に
よつて「０００」のアドレスが指定されるので、外部Ｒ
ＡＭ３ｌから指定アドレスに対する記憶内容「００」（
ＰＯ）がＹレジスタの１０，１１桁目に読出される。そ
の後ステツプＳ４，Ｓ５においてそのデータがプログラ
ム番号であるか否かの判定が行われる。すなわち、まず
、ステツプＳ４においてＹレジスタの１１桁目の内容が
「旧か否か判定し、「Ｏ」であればステツプＳ５に進ん
でＹレジスタの１０桁目の内容が「９］より大きいか否
か判定する。Ｙレジスタの１０桁目の内容が「９」以下
であればステツプＳ６に進み、Ｙレジスタの１０桁目の
内容にＹｌＯに「４」を加算してその加算結果を演算／
ジアジ部２４からアドレスカウンタ２６へ転送し、対応
するＸレジスタの桁にＢＬ（ブランキング）コードを入
力する。上記「４」の値はプログラム番号がＸレジスタ
の４桁目以上に書込まれているので、その桁修正を行う
ためのものである。しかして、上記の場合、Ｙレジスタ
の１０桁目Ｙ，Ｏの内容は「Ｏ」であるので、＋４した
結果は［４」であり、従つてアドレスカウンタ２６には
「４」が設定され、第５図２に示すようにＸレジスタの
４桁目にＢＬコードが書込まれる。上記のステツプＳ６
の処理を終了した場合、あるいはステツプＳ４の判定結
果がＮＯである場合、ステツプＳ５でＹｌＯ桁の内容が
「９」より大きかつた場合はステツプＳ７に進み、プロ
グラムカウンタ２３にインストラクシヨンレコーダ２７
から＋１信号を与えてカウント内容に＋１し、その結果
キヤリ一信号が発生したか否かを判定する。すなわち、
外部ＲＡＭ３ｌの全ての読出しを終了したか否かを判定
する。このステツプＳ７でキヤリ一信号が無く、外部Ｒ
ＡＭ３ｌの全ての読出しを終了していなければステツプ
Ｓ３に戻り、プログラムカウンタ２３によつて指定され
る外部ＲＡＭ３ｌの次のアドレスに対する記憶内容を第
５図３に示すようにＹレジスタの１０，１１桁目に読出
す。この時外部ＲＡＭ３ｌからＹレジスタに読出された
内容は「６１１でプログラムＰ。の内容を示しているの
で、ステツプＳ４からステツプＳ７にジアップし、プロ
グラムカウンタ２３を＋１して再びステツプＳ３に戻る
。以下同様の処理が繰返され、第５図５に示すように次
に記憶されているプログラムの番号「０７」（Ｐ７）が
外部ＲＡＭ３ｌからＹレジスタに読出されると、ステツ
プＳ４，Ｓ５を経てステツプＳ６に進み、ＹｌＯ桁の内
容「７」に「４」を加算して「１１」とし、この加算結
果をアドレスカウンタ２６にセツトしてＸレジスタの１
１桁目にＢＬコードを書込み、プログラム番号「７」を
ブランキングする。また、同様にして外部ＲＡＭ３ｌに
記憶されている次のプログラムの番号「０４］（Ｐ４）
に対しても第５図６に示すようにブランキング処理を行
う。このようにして外部ＲＡＭ３ｌの記憶内容のチエツ
クを行い、最終アドレス「１２７」まで進むとステツプ
Ｓ７においてキヤリ一を生じ、ステツプＳ８へ進む。
このステツプＳ８ではＸレジスタの内容を演算／ジヤツ
ジ部２４を介して表示駆動回路３３へ送り、第５図７に
示すように表示部３４において表示する。すなわち、Ｘ
レジスタに最初セツトした全プログラム番号のうち、外
部ＲＡＭ３ｌにすでに書込まれているプログラム番号、
例えば上記実施例では「７」，「４］，「０」がブラン
キングされているので、未使用のプログラム番号「９，
８，６，５，３，２，１］が表示部３４において表示さ
れる。なお上記実施例では、すでに使用しているプログ
ラム番号をブランクするようにしたが、逆に未使用のプ
ログラム番号をブランクにして使用しているプログラム
番号のみを表示するようにしてもよい。
ジ部２４を介して表示駆動回路３３へ送り、第５図７に
示すように表示部３４において表示する。すなわち、Ｘ
レジスタに最初セツトした全プログラム番号のうち、外
部ＲＡＭ３ｌにすでに書込まれているプログラム番号、
例えば上記実施例では「７」，「４］，「０」がブラン
キングされているので、未使用のプログラム番号「９，
８，６，５，３，２，１］が表示部３４において表示さ
れる。なお上記実施例では、すでに使用しているプログ
ラム番号をブランクするようにしたが、逆に未使用のプ
ログラム番号をブランクにして使用しているプログラム
番号のみを表示するようにしてもよい。
また、その他例えば全プログラム番号を表示しておいて
、小数点を用いて使用中あるいは未使用のプログラム番
号を表わすようにしてもよく、その他本願の要旨を逸脱
しない範囲で種々変形可能である。以上述べたように本
発明によれば、プログラム書込み時に現在使用中のプロ
グラム番号と未使用のプログラム番号を明示することが
でき、このためプログラミング時に、一々使用中のプロ
グラム番号をチエツクする必要がなく、非常に能率的で
ある。
、小数点を用いて使用中あるいは未使用のプログラム番
号を表わすようにしてもよく、その他本願の要旨を逸脱
しない範囲で種々変形可能である。以上述べたように本
発明によれば、プログラム書込み時に現在使用中のプロ
グラム番号と未使用のプログラム番号を明示することが
でき、このためプログラミング時に、一々使用中のプロ
グラム番号をチエツクする必要がなく、非常に能率的で
ある。
また、同じプログラム番号を誤つて使用することがなく
なり、プログラミングのミスを防止することができる。
なり、プログラミングのミスを防止することができる。
図面は本発明の一実施例を示すもので、第１図は回路構
成図、第２図は第１図におけるＣＰＵ内のＲＡＭの構成
内容を示す図、第３図は外部ＲＡＭのプログラム記憶状
態を示す図、第４図は動作内容を示すフローチヤート、
第５図１〜７は各処理ステツプにおける各レジスタ、プ
ログラムカウンタ、外部ＲＡＭの内容及び表示状態を示
す図である。 １０・・・・・・キー入力部、１３・・・・・・ＷＲＩ
ＴＥキー２０・・・・・・ＣＰＵ、２２・・・・・・制
御部、２３・・・・・・プログラムカウンタ、２４・・
・・・・演算／ジヤツジ部、２５・・・・・・ＲＡＭ、
３１・・・・・・外部ＲＡＭ、３２・・・・・・外部Ｒ
ＯＭ、３４・・・・・・表示部。
成図、第２図は第１図におけるＣＰＵ内のＲＡＭの構成
内容を示す図、第３図は外部ＲＡＭのプログラム記憶状
態を示す図、第４図は動作内容を示すフローチヤート、
第５図１〜７は各処理ステツプにおける各レジスタ、プ
ログラムカウンタ、外部ＲＡＭの内容及び表示状態を示
す図である。 １０・・・・・・キー入力部、１３・・・・・・ＷＲＩ
ＴＥキー２０・・・・・・ＣＰＵ、２２・・・・・・制
御部、２３・・・・・・プログラムカウンタ、２４・・
・・・・演算／ジヤツジ部、２５・・・・・・ＲＡＭ、
３１・・・・・・外部ＲＡＭ、３２・・・・・・外部Ｒ
ＯＭ、３４・・・・・・表示部。
Claims (1)
- 【特許請求の範囲】 １ プログラム付小型電子式計算機において、入力され
たプログラム情報を順次記憶するプログラム記憶装置と
、この記憶装置に記憶されている記憶内容を順次読出し
てすでに書込まれているプログラム番号を検出する検出
手段と、この検出手段により検出された使用プログラム
番号を参照してこの使用プログラム番号あるいは及び未
使用プログラム番号を所定の形態で表示させる制御手段
とを具備したことを特徴とする未使用プログラム番号表
示方式。 ２ 上記制御手段は、上記検出手段により検出された使
用プログラム番号のみを所定の形態で表示させるべく制
御し、結果的に未使用プログラム番号を知らしめる特許
請求の範囲第１項記載の未使用プログラム番号表示方式
。 ３ 上記制御手段は、上記検出手段により検出された使
用プログラム番号を参照して得られた未使用プログラム
番号のみを所定の形態で表示させるべく制御し、直接未
使用プログラム番号を知らしめる特許請求の範囲第１項
記載の未使用プログラム番号表示方式。 ４ 上記制御手段は、プログラム番号の全てを表示させ
るとともに上記検出手段により検出された使用プログラ
ム番号を参照して得られた使用プログラム番号あるいは
未使用プログラム番号のいずれかに対し所定の符号を付
加して表示させるべく制御し、直接あるいは間接的に未
使用プログラム番番を知らしめる特許請求の範囲第１項
記載の未使用プログラム番号表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53102547A JPS5931745B2 (ja) | 1978-08-23 | 1978-08-23 | 未使用プログラム番号表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53102547A JPS5931745B2 (ja) | 1978-08-23 | 1978-08-23 | 未使用プログラム番号表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5530722A JPS5530722A (en) | 1980-03-04 |
| JPS5931745B2 true JPS5931745B2 (ja) | 1984-08-03 |
Family
ID=14330265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53102547A Expired JPS5931745B2 (ja) | 1978-08-23 | 1978-08-23 | 未使用プログラム番号表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931745B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894039U (ja) * | 1981-12-21 | 1983-06-25 | カシオ計算機株式会社 | 小型電子式計算機のメモリ使用状態表示装置 |
| JPS61195405A (ja) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Works Ltd | シ−ケンサのプログラマ |
-
1978
- 1978-08-23 JP JP53102547A patent/JPS5931745B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5530722A (en) | 1980-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
| US4301511A (en) | Programmable calculator with a device for controlling the reading of program data | |
| US3153225A (en) | Data processor with improved subroutine control | |
| US4317183A (en) | Unused program number indicating system for a small program type electronic calculator | |
| US4380053A (en) | Memory addressing system for sequentially accessing all memory addresses in a memory area | |
| JPS5929892B2 (ja) | デ−タ入力装置の表示方式 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPS5882296A (ja) | ドツトマトリクス表示方式 | |
| EP0369819B1 (en) | Desk top calculator | |
| JP3335728B2 (ja) | プログラマブルコントローラ | |
| JPH07334214A (ja) | プログラマブルコントローラ | |
| JPH0348700Y2 (ja) | ||
| JP3392663B2 (ja) | プログラム式表示装置 | |
| JPS6145268B2 (ja) | ||
| JPH0715623B2 (ja) | ディスプレイ装置 | |
| JP2600484B2 (ja) | プログラマブルコントローラ | |
| JPS6216715Y2 (ja) | ||
| JPH021627Y2 (ja) | ||
| GB2070299A (en) | An unused program number- indicating system for a small program- type electronic calculator | |
| JPH01207841A (ja) | 状態履歴記憶装置 | |
| JPH0578056B2 (ja) | ||
| JPH0124660Y2 (ja) | ||
| JPS6210831Y2 (ja) | ||
| JPS6251475B2 (ja) | ||
| JPS6230392B2 (ja) |