JPS5882331A - 端末制御方式 - Google Patents
端末制御方式Info
- Publication number
- JPS5882331A JPS5882331A JP56180579A JP18057981A JPS5882331A JP S5882331 A JPS5882331 A JP S5882331A JP 56180579 A JP56180579 A JP 56180579A JP 18057981 A JP18057981 A JP 18057981A JP S5882331 A JPS5882331 A JP S5882331A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminal device
- data
- buffer memory
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、端末制御方式に関し、特に端末制御装置内の
バッファ・メモリを端末装置ごとに複数個設けて、デー
タ処理装置の使用率全向上させた端末制御方式に関する
ものである。
バッファ・メモリを端末装置ごとに複数個設けて、デー
タ処理装置の使用率全向上させた端末制御方式に関する
ものである。
従来、データ処理装置から端末制御装置を介してディス
プレイ装置や印字装置等の端末装置に対し、入用カデー
タの書き込み、読み取り全行う場合、各端末装置ととＩ
／ｉｍ１つの端末装置アドレス全割当て、−Ｅ位のデー
タ処理装置からこの端末装置アドレス宛に書込命令ある
いは読取命令を発行することにより情報の書き込み、読
み取りを行っている。また、これらの端末装置全制御す
る端末制御装置は、内部に端末装置内のバッファ・メモ
リに対応して、それぞれバッファ・メモリ全１個ずつ設
け、書込命令に伴う出力データ、あるいは読取命令に対
する入力データ全端末制御装置内のバッファ・メモリ上
で編集し、端末装置あるいはデータ処理装置に送出する
。
プレイ装置や印字装置等の端末装置に対し、入用カデー
タの書き込み、読み取り全行う場合、各端末装置ととＩ
／ｉｍ１つの端末装置アドレス全割当て、−Ｅ位のデー
タ処理装置からこの端末装置アドレス宛に書込命令ある
いは読取命令を発行することにより情報の書き込み、読
み取りを行っている。また、これらの端末装置全制御す
る端末制御装置は、内部に端末装置内のバッファ・メモ
リに対応して、それぞれバッファ・メモリ全１個ずつ設
け、書込命令に伴う出力データ、あるいは読取命令に対
する入力データ全端末制御装置内のバッファ・メモリ上
で編集し、端末装置あるいはデータ処理装置に送出する
。
第１図は、従来の端末制御方式の回路構成例全示す図で
ある。
ある。
データ処理装置１と端末装置アドレスかｍである端末装
置３との間で、入出力データの授受全行う場合、すべて
の人出力データは端末制御装置２全介して伝送さ−れる
。端末制御装置２には、データ処理装置ｌ側に、データ
処理袋Ｗ１と情報あるいは命令の送受信全行う送受信回
路牛を、また端末袋ｗ３側には、端末装置３と情報ある
いは命令の送受信を行う送受信回路５全、それぞれ設け
る。
置３との間で、入出力データの授受全行う場合、すべて
の人出力データは端末制御装置２全介して伝送さ−れる
。端末制御装置２には、データ処理装置ｌ側に、データ
処理袋Ｗ１と情報あるいは命令の送受信全行う送受信回
路牛を、また端末袋ｗ３側には、端末装置３と情報ある
いは命令の送受信を行う送受信回路５全、それぞれ設け
る。
データ処理装置１から端末装置３に対する出力データの
書込制御では、先ず送受信回路生を介してバッファ・メ
モリ６に取り込み、バッファ・メモリ６上でデータ編集
回路８により出力データの編集全行い、送受信回路５を
介して端末装置３に送出し、端末装置３のバッファ・メ
モリ７に編体された出力データをセットする。一方、入
力データの読取１１制御では、端末装置３においてザー
ビス要求が発生したとき（例えば、キー人力が終了した
とき）、データ処理装置ｌけ端末制御装＠２に対し読取
命令を発行し、端末制御装置２はこの命令により端末装
置３のバッファ・メモリ７の内容全送受信回路δを介し
てバッファ・メモリ６に取り込ミ、このバッファ・メモ
リ６Ｆ、でデータ編集回路８により入力データの編集全
行い、送受信回路４’を介してデータ卵・埋装置１に入
力データを送出する。
書込制御では、先ず送受信回路生を介してバッファ・メ
モリ６に取り込み、バッファ・メモリ６上でデータ編集
回路８により出力データの編集全行い、送受信回路５を
介して端末装置３に送出し、端末装置３のバッファ・メ
モリ７に編体された出力データをセットする。一方、入
力データの読取１１制御では、端末装置３においてザー
ビス要求が発生したとき（例えば、キー人力が終了した
とき）、データ処理装置ｌけ端末制御装＠２に対し読取
命令を発行し、端末制御装置２はこの命令により端末装
置３のバッファ・メモリ７の内容全送受信回路δを介し
てバッファ・メモリ６に取り込ミ、このバッファ・メモ
リ６Ｆ、でデータ編集回路８により入力データの編集全
行い、送受信回路４’を介してデータ卵・埋装置１に入
力データを送出する。
第２図は、第１図の従来の端末制御方式による動作タイ
ム・チャートである。
ム・チャートである。
例えば、キーボード付ディスプレイ装置において、画面
出力、キー人力、入力データ処理２画面出力の単純な縁
り返し処理全行うときには、第２図に示すデータの授受
が端末装置とデータ処理装置間で行われる。
出力、キー人力、入力データ処理２画面出力の単純な縁
り返し処理全行うときには、第２図に示すデータの授受
が端末装置とデータ処理装置間で行われる。
第２図において、９け初期画面作成処理、１０は端末装
置に対する出力データの書〜込み、１１はオペレータに
よるキー人力、１２け端末装置からの入力データの読み
取り、１３はデータ処理と初期画面（応答を含む）作成
処理である。
置に対する出力データの書〜込み、１１はオペレータに
よるキー人力、１２け端末装置からの入力データの読み
取り、１３はデータ処理と初期画面（応答を含む）作成
処理である。
第２図に示すように、従来の端末制御方式においては、
オペレータのキー人力時間に比べて子−次処理装置の処
理時間は十分短いが、入出力データが複雑な場合には、
端末制御装置の画面データの編集に時間がかかるため、
オペレータの待ち時間１４が発生する。すなわち、初期
画面に対する入力終了後（１２）、次の画面（応答ある
いは初期画面）表示（１１）までオペレータはある時間
１４だけキー人力ができない。これは、帳票人力等の単
純な繰り返し入力処理を行う業務において、待ち時間が
顕著に現れるとともに、特も簡易入力形式の入力装置を
使用した場合に、端末制御装置のデータ編集処理時間に
よるオペレータの待ち時間か問題となっている。一方、
データ処理装置側においても、オペレータの待ち時間の
発生による使用効率の低下があり、経済的不利を招いて
いる。
オペレータのキー人力時間に比べて子−次処理装置の処
理時間は十分短いが、入出力データが複雑な場合には、
端末制御装置の画面データの編集に時間がかかるため、
オペレータの待ち時間１４が発生する。すなわち、初期
画面に対する入力終了後（１２）、次の画面（応答ある
いは初期画面）表示（１１）までオペレータはある時間
１４だけキー人力ができない。これは、帳票人力等の単
純な繰り返し入力処理を行う業務において、待ち時間が
顕著に現れるとともに、特も簡易入力形式の入力装置を
使用した場合に、端末制御装置のデータ編集処理時間に
よるオペレータの待ち時間か問題となっている。一方、
データ処理装置側においても、オペレータの待ち時間の
発生による使用効率の低下があり、経済的不利を招いて
いる。
なお、このようなデータ処理装置の使用効率を向上させ
るため、本出願人は先に、ディスプレイ制御部に２つの
画面バッファ・メモリを設け、アドレス・カウンタの内
容が奇数と偶数のときに、それぞれ別個の画面バッファ
・メモリから画面リフレッシュ用表示データ全読み出す
ようにした表示装置（特願昭５２−１３６６６６号明細
書参照）、および１台の端末に対応して複数の論理アド
レス全段け、端末制御装置では端末と論理アドレスとの
対応全記憶し、その対応に一致しているとき、データ処
理装置と端末間のデータ転送を行う端末制御方式（特願
昭５６−２７１号明細書参照）を提の待ち時間はなくな
らず、また後者では、端末制御装置において、データ処
理装置から送られた論理アドレスが端末に対応している
か否かを照合するための時間が余分ＶＣ必要となる間頌
がある。
るため、本出願人は先に、ディスプレイ制御部に２つの
画面バッファ・メモリを設け、アドレス・カウンタの内
容が奇数と偶数のときに、それぞれ別個の画面バッファ
・メモリから画面リフレッシュ用表示データ全読み出す
ようにした表示装置（特願昭５２−１３６６６６号明細
書参照）、および１台の端末に対応して複数の論理アド
レス全段け、端末制御装置では端末と論理アドレスとの
対応全記憶し、その対応に一致しているとき、データ処
理装置と端末間のデータ転送を行う端末制御方式（特願
昭５６−２７１号明細書参照）を提の待ち時間はなくな
らず、また後者では、端末制御装置において、データ処
理装置から送られた論理アドレスが端末に対応している
か否かを照合するための時間が余分ＶＣ必要となる間頌
がある。
本発明の目的（オ、このような従来の間顕点を解消する
ため、端末制御装置のデータ絹か処理時間を短縮してオ
ペレータのキー人力待ち等による端末装置側の待ち時間
音なくすことができ、捷た上位のデータ処理装置の使用
効率全向上させることができる端末制御方式を提供する
ことにある。
ため、端末制御装置のデータ絹か処理時間を短縮してオ
ペレータのキー人力待ち等による端末装置側の待ち時間
音なくすことができ、捷た上位のデータ処理装置の使用
効率全向上させることができる端末制御方式を提供する
ことにある。
上記目的を達成するため、本発明の端末制御方式は、端
末装置のバッファ・メモリに対応する端末制御装置内の
バッファ・メモリ全、実在する端末装ｆｉ１台ｒ（対し
て複数個設け、各バッファ・メモリに端末装置アドレス
を割り当て、データ処理装置に対し、１、台の端末装置
を複数台の端末装置として使用させるように、端末制御
装置でバッファ・メモリを切り替えること全特徴として
いる。
末装置のバッファ・メモリに対応する端末制御装置内の
バッファ・メモリ全、実在する端末装ｆｉ１台ｒ（対し
て複数個設け、各バッファ・メモリに端末装置アドレス
を割り当て、データ処理装置に対し、１、台の端末装置
を複数台の端末装置として使用させるように、端末制御
装置でバッファ・メモリを切り替えること全特徴として
いる。
以下、本発明の実施側音、図面により説明する。
第３図は、本発明の実施例を示す端末制御方式の回路構
成図である。
成図である。
第３図においては、端末装置として１一台のディスプレ
イ装置１７が接続されており、端末制御装置１６内には
２個のバッファ・メモリ２２．２４が役目られている。
イ装置１７が接続されており、端末制御装置１６内には
２個のバッファ・メモリ２２．２４が役目られている。
点線で示すディスプレイ装置１８は、１台の仮想的端末
装置である。すなわち、データ処理装置１５側から見る
と、端末制御装置１６の下位には、端末装置アドレスｍ
の端末装置１７が接続され、この内部１１でバッファ・
メモリ２１が設けられているとともに、端末装置アドレ
スｎの仮想的端末装Ｍ １８が接続され、子゛の内部に
バッファ・メモリ２３が設けられているように見える。
装置である。すなわち、データ処理装置１５側から見る
と、端末制御装置１６の下位には、端末装置アドレスｍ
の端末装置１７が接続され、この内部１１でバッファ・
メモリ２１が設けられているとともに、端末装置アドレ
スｎの仮想的端末装Ｍ １８が接続され、子゛の内部に
バッファ・メモリ２３が設けられているように見える。
端末制御装置１６内には、データ処理装置１５側の送受
信回路１９、端末装置１７側の送受信回、路２０、端末
装置１７のバッファ・メモリ２１に対応するバッファ・
メモリ２２、およｒメ仮想的端末ｌＨｆ１’８ノバツ７
了・メモリ２３に対応するノ々ッファ・メモリ２４が設
けらねている。
信回路１９、端末装置１７側の送受信回、路２０、端末
装置１７のバッファ・メモリ２１に対応するバッファ・
メモリ２２、およｒメ仮想的端末ｌＨｆ１’８ノバツ７
了・メモリ２３に対応するノ々ッファ・メモリ２４が設
けらねている。
バッファ・メモリ２２と２４ Ｌｌ、＋５１ 替スイッ
チ２９を介して送受信回路２０に接続されるとともに、
切替スイッチ３０を介して送受信回路１９に接続される
。また、データ編集回路２６は、切替スイッチ３１￥！
：介してバッファ・メモリ２２とバッファ・メモリ２４
に切り替え接続される。さらに、バッファ・メモリ切替
回路２５が設けられ、命令信号２７および端末装置アド
レス信号２８が送受信回路１９から供給されると、バッ
ファ・メモリ切替回路２５は切替スイッチ３０に対し上
位切替信号３２を、切替スイッチ２９に対し下位切替信
号３３を、切替スイッチ３１に対しデータ編集回路切替
信号３＋全、それぞれ供給する。また、バッファ・メモ
リ切替回路２５は、データ編集開始信号３５全データ編
集回路２６に供給する。
チ２９を介して送受信回路２０に接続されるとともに、
切替スイッチ３０を介して送受信回路１９に接続される
。また、データ編集回路２６は、切替スイッチ３１￥！
：介してバッファ・メモリ２２とバッファ・メモリ２４
に切り替え接続される。さらに、バッファ・メモリ切替
回路２５が設けられ、命令信号２７および端末装置アド
レス信号２８が送受信回路１９から供給されると、バッ
ファ・メモリ切替回路２５は切替スイッチ３０に対し上
位切替信号３２を、切替スイッチ２９に対し下位切替信
号３３を、切替スイッチ３１に対しデータ編集回路切替
信号３＋全、それぞれ供給する。また、バッファ・メモ
リ切替回路２５は、データ編集開始信号３５全データ編
集回路２６に供給する。
データ処理装置］５と端末制御装置１６の間では、あら
かじめ端末装置アドレスｍの端末装置１７に対する仮想
的端末装ｆｉｉ１８の端末装置アドレスｎが決定されて
いるものとする。
かじめ端末装置アドレスｍの端末装置１７に対する仮想
的端末装ｆｉｉ１８の端末装置アドレスｎが決定されて
いるものとする。
データ処理袋＠１５は、先ず端末装置アドレスｍの端末
装置１７に対して、書込命令と端末装置アドレスと初期
画面等の出力データを発行する。
装置１７に対して、書込命令と端末装置アドレスと初期
画面等の出力データを発行する。
端末制御装置１６内の送受信回路１９は、命令と端末装
置アドレスを受信すると、命令信号２７ならびに端末装
置アドレス化＠２８ｖｃよりバッファ・メモリ切替回路
２５￥ｉ：起動する。バッファ・メモリ切替回路２５は
、装置アドレスｍを検出すると、端末装置アドレスｍの
端末装置１７内のバッファ・メモリ２１に対応する端末
制御装置１６内のバッファ・メモリ２２を選択するため
、１位１７１替信号３２、下位切替信号３３およびデー
タ編部回路切替信号３４により、それぞれ９Ｊ替スイツ
千３０゜２９．３１Ｔｈバツフア・メモリ２２側に切り
替λる。
置アドレスを受信すると、命令信号２７ならびに端末装
置アドレス化＠２８ｖｃよりバッファ・メモリ切替回路
２５￥ｉ：起動する。バッファ・メモリ切替回路２５は
、装置アドレスｍを検出すると、端末装置アドレスｍの
端末装置１７内のバッファ・メモリ２１に対応する端末
制御装置１６内のバッファ・メモリ２２を選択するため
、１位１７１替信号３２、下位切替信号３３およびデー
タ編部回路切替信号３４により、それぞれ９Ｊ替スイツ
千３０゜２９．３１Ｔｈバツフア・メモリ２２側に切り
替λる。
次に、送受信回路１９か受信した出力データはバッファ
・メモリ２２に取り込マれ、バッファ。メモリ切替回路
２５により起動されたデータ糾四回路２６は、バッファ
・メモリ２２−Ｌの出力データの編集を行う。編集され
た出力データは、送受信回路２０を介して端末装置１７
に送出され、端末装置１７内のバッファ・メモリ２１に
セットされて、両面に表示された後、オペレータｒ（よ
るギー人力等が開始される。
・メモリ２２に取り込マれ、バッファ。メモリ切替回路
２５により起動されたデータ糾四回路２６は、バッファ
・メモリ２２−Ｌの出力データの編集を行う。編集され
た出力データは、送受信回路２０を介して端末装置１７
に送出され、端末装置１７内のバッファ・メモリ２１に
セットされて、両面に表示された後、オペレータｒ（よ
るギー人力等が開始される。
一方、データ処理装置１５は、端末装置アドレスｍの端
末装置１７に出力データを書専込んだ後、引き続き端末
装置アドレスｎの仮想的端末装置１８に出力データを書
き込む。端末制御装置１６は、データ処理袋＠１５から
書込命令と端末装置アドレスｎを受信すると、バッファ
・メモリ切替回路２５が切替スイッチ３０．３１をバッ
ファ・メモリ２４−側に切り替え、バッファ・メモリ２
４Ｆｃ出力データを取り込む。出力データは、データ編
集回路２６により編集された後、バッファ・メモリ２４
上で出力待ち状態となる。この状態は、データ処理装置
１５側から見ると、仮想的端末装置１８に対して出力デ
ータの書込完了になる。
末装置１７に出力データを書専込んだ後、引き続き端末
装置アドレスｎの仮想的端末装置１８に出力データを書
き込む。端末制御装置１６は、データ処理袋＠１５から
書込命令と端末装置アドレスｎを受信すると、バッファ
・メモリ切替回路２５が切替スイッチ３０．３１をバッ
ファ・メモリ２４−側に切り替え、バッファ・メモリ２
４Ｆｃ出力データを取り込む。出力データは、データ編
集回路２６により編集された後、バッファ・メモリ２４
上で出力待ち状態となる。この状態は、データ処理装置
１５側から見ると、仮想的端末装置１８に対して出力デ
ータの書込完了になる。
ここで、端末装置１１７側において、−１１−ビス要求
（入力終了等）が発生すると、端末制御装置１６は端末
装置１７内のバッファ・メモリ２１の内容を送受信回路
２０を介してバッファ・メモリ２２に取り込む。そして
、バッファ・メモリ切替回路２５は、切替スイッチ２９
全バツフア・メモリ２ヰ側に切り替えて、バッファ・メ
モリ２４の内容、つ１りすでｖｃ編集されている出力デ
ータを送受信回路２０を介して端末装置］−７にン）、
出する。なお、バッファ・メモリ２２に取り込ｔねだ入
力データは、データ処理装ｖ１５ ｉｒらの読取り命令
？５ち状態となる。
（入力終了等）が発生すると、端末制御装置１６は端末
装置１７内のバッファ・メモリ２１の内容を送受信回路
２０を介してバッファ・メモリ２２に取り込む。そして
、バッファ・メモリ切替回路２５は、切替スイッチ２９
全バツフア・メモリ２ヰ側に切り替えて、バッファ・メ
モリ２４の内容、つ１りすでｖｃ編集されている出力デ
ータを送受信回路２０を介して端末装置］−７にン）、
出する。なお、バッファ・メモリ２２に取り込ｔねだ入
力データは、データ処理装ｖ１５ ｉｒらの読取り命令
？５ち状態となる。
上記の処理を労、″末装置］７のオペ１．・−タから見
ると、叩−ビス要求発生時点で、と（の画面が表示され
るためのオ”： ｌ／−夕の待ち時間じ・１１２図の１
４）がなく′ｔ、１″る。
ると、叩−ビス要求発生時点で、と（の画面が表示され
るためのオ”： ｌ／−夕の待ち時間じ・１１２図の１
４）がなく′ｔ、１″る。
第４図は、本発明の実施例を示す端末制御方式の動作タ
イム・チャートである。
イム・チャートである。
第４図において、４０＋ ４”１ ＋ ４２．４３＋
４−４ ｋｌ、それぞれ画面ＡＩ ＢＩ ＣＩ ＤＩ
”’に対するオーくレータのキー人力を示し、４．．５
．６１．６２．６３１ ｆう４−はそれぞれサービス要
求発生（オペレータの入力終了）を示す。
４−４ ｋｌ、それぞれ画面ＡＩ ＢＩ ＣＩ ＤＩ
”’に対するオーくレータのキー人力を示し、４．．５
．６１．６２．６３１ ｆう４−はそれぞれサービス要
求発生（オペレータの入力終了）を示す。
４６は、データ処理装置１５による画面Ａ、 Ｂの作成
蝮理を示し１，５１け端末装置１７に対する出力う−夕
の書巻込み、５２は仮４１Ｊ的端末装置１８に対する１
４トカデータの書き込みである。後者は、（ｌ］、） 端末制御装置１６内のバッファ・メモリ２４−上で編集
され、端末装ｗ１７のサービス要求（画面Ａに対するオ
ペレータの入力終了）発生４−５のｅ？ち合わゼとなる
。ここで、−１＋−一−じ゛ス娶求７＋−５が発生する
と、端末制御装置１６ Ｇ：ｉ 、端末装置１７内のバ
ッファ・メモリ２１の内容をバッファ・メモリ２２＆で
取り込み、バッファ・メモリ２４の１１１カデータを端
末装置］−’７に送出する。バッファ・メモリ２２Ｆの
情報は読取命令によってデータ処理装置１５１ｔｃ Ｋ
Ｎみ取られ（５３）、処理される（４７）。
蝮理を示し１，５１け端末装置１７に対する出力う−夕
の書巻込み、５２は仮４１Ｊ的端末装置１８に対する１
４トカデータの書き込みである。後者は、（ｌ］、） 端末制御装置１６内のバッファ・メモリ２４−上で編集
され、端末装ｗ１７のサービス要求（画面Ａに対するオ
ペレータの入力終了）発生４−５のｅ？ち合わゼとなる
。ここで、−１＋−一−じ゛ス娶求７＋−５が発生する
と、端末制御装置１６ Ｇ：ｉ 、端末装置１７内のバ
ッファ・メモリ２１の内容をバッファ・メモリ２２＆で
取り込み、バッファ・メモリ２４の１１１カデータを端
末装置］−’７に送出する。バッファ・メモリ２２Ｆの
情報は読取命令によってデータ処理装置１５１ｔｃ Ｋ
Ｎみ取られ（５３）、処理される（４７）。
処理４７においては、次の画面Ｃが作成され、端末制御
装、＠ ｌ ’７１ｔｔ：対して書き込首わる（５４）
。
装、＠ ｌ ’７１ｔｔ：対して書き込首わる（５４）
。
この出力データは、バッファ・メモリ２２上で端末装置
１７のサービス要求（画面Ｂに対するオペレータの入力
終了）発生６１の待ち合わ−１」となる。
１７のサービス要求（画面Ｂに対するオペレータの入力
終了）発生６１の待ち合わ−１」となる。
サービス要求６１が発生すると、端末制御装置１６は、
端末装置１７内のバッファ・メモリ２１の内容全バッフ
ァ・メモリ２４に１＆り込み、バッファ・メモリ２２の
出力データを端末装置ｔ １７に送出する。
端末装置１７内のバッファ・メモリ２１の内容全バッフ
ァ・メモリ２４に１＆り込み、バッファ・メモリ２２の
出力データを端末装置ｔ １７に送出する。
（１２）
以下、データ処理装装置１５が、端末制御装置１６に対
して、端末装填アドレスＩｎ 、ηを交互に発行するこ
とにより、実在する端末装置１７のオペレータは、待ち
時間を有することなく、連続してキー人力全行うことが
できる。
して、端末装填アドレスＩｎ 、ηを交互に発行するこ
とにより、実在する端末装置１７のオペレータは、待ち
時間を有することなく、連続してキー人力全行うことが
できる。
第４．図における５１，５４．．５８は、それぞれ端末
装置ｗ１７に対する出力データの書き込みであり、１５
２ ｒ ５６ ＋ ６０はそれぞれ仮・（■（的端末装
！？ｔ ｌ ８に対する出力ラータの８き込みである。
装置ｗ１７に対する出力データの書き込みであり、１５
２ ｒ ５６ ＋ ６０はそれぞれ仮・（■（的端末装
！？ｔ ｌ ８に対する出力ラータの８き込みである。
また、５３．５７はそれぞれ端末装置１７からの入力デ
ータの読み取りであり１．５５．５９はそれぞれ仮−１
的端末装置１８か【）の人力データの読み取Ｉ）である
。
ータの読み取りであり１．５５．５９はそれぞれ仮−１
的端末装置１８か【）の人力データの読み取Ｉ）である
。
なお、実ｆｆｆｆ例では、１台の端末装置ｒ￥Ｖ（対応
した端末制御装ｆｌ？のバッファ・メモリ全２個設けて
いるが、５個以上設けることかできる。すなわち、ｆ想
的端末装置は、イの頭体が端末制御装置内の端末装置ア
ドレスに対応したバッファ・メモリであるため、その台
数は複数台の任意のｖｙ、に設′定できる。また、デー
タ処理装置は、実在する端末装置と仮想的端末装置全交
互に起動する必要はなく、一方のみ全連続して起動して
よい。さらに、端末制＜ｌｔａ装置１６において、切替
スイッチ２９； ３０゜：り■全連動式にすることもで
き、またデータ編集開始信壮５．５を切替スイッチ３１
υ（連動ざ１．！ることもできる。また、データ編年回
路２６は、端末制御装置１６内のバッファ・メモリとと
０こ１個ずつ設けても差し支えない。
した端末制御装ｆｌ？のバッファ・メモリ全２個設けて
いるが、５個以上設けることかできる。すなわち、ｆ想
的端末装置は、イの頭体が端末制御装置内の端末装置ア
ドレスに対応したバッファ・メモリであるため、その台
数は複数台の任意のｖｙ、に設′定できる。また、デー
タ処理装置は、実在する端末装置と仮想的端末装置全交
互に起動する必要はなく、一方のみ全連続して起動して
よい。さらに、端末制＜ｌｔａ装置１６において、切替
スイッチ２９； ３０゜：り■全連動式にすることもで
き、またデータ編集開始信壮５．５を切替スイッチ３１
υ（連動ざ１．！ることもできる。また、データ編年回
路２６は、端末制御装置１６内のバッファ・メモリとと
０こ１個ずつ設けても差し支えない。
以上説明したようＶこ、本発明によれυＪ、データ処理
装ｖｒ（対ｔ７て１台の端末装置をＴす数台の端末装置
として使用させるので、データ処ｆｊｉ！、装置から端
末装置への応答を高速化することができ、特に単純な入
力処理の繰り返しの場合に、オペレータの待ち時間がな
くなり、人力業務を短縮できるとともに、データ処理装
置の使用率全向上することかできる。
装ｖｒ（対ｔ７て１台の端末装置をＴす数台の端末装置
として使用させるので、データ処ｆｊｉ！、装置から端
末装置への応答を高速化することができ、特に単純な入
力処理の繰り返しの場合に、オペレータの待ち時間がな
くなり、人力業務を短縮できるとともに、データ処理装
置の使用率全向上することかできる。
第１図は従来の端末制御装置式の回路構成例を示す図、
負）２図番Ｊ第１図の端末制御方式の動作タイム・チャ
ート、第３図は本発明の実施例全示ず端末制御方式の回
路構成図、第４図は第５図の端末制御方式の動作タイム
・チャートである。 １．１５：データ処理装置、２．］−６８端末制御装置
、３．１７：端末装置、４−、 ＋５．１．９．２０
：送受信回路、６．７ｇ ２１〜２牛：バッファ・メモ
リ、８．２６：データ編集回路、９：初期画面作成処理
、１０゜５１．５４ 、５８ ：端末装置に対する出力
データの書き込み、１１．４０−４４− ：キー人力、
１２．５．’Ｓ、 、５’ｉ’：端末装置がらの入力デ
ータの読み取り、１３：データ処理と初期側１１ｊ作成
処即、１４：オペレータの待ち時間、１８：仮初的端末
装置、２．５＝バンフア・メモ】ｌ切替回路、２７：命
令信号、２８：端末装置アドレス信壮、２９〜３１：切
替スイッチ、３２二上位切替信号、３３：下位切替信号
、３４−：データ編集回路切替（Ｇｉ号、３５二テ一タ
編集開始信号、４５．６１〜６４；ザービス要求発牛、
４．６〜５０；データ処理、ｈ ２ 、５０ ｒ ６０
：仮想的端末装置に幻する出力データの書き込み、５
５，５９：仮想的端末装置からの人力データの訛みＩ（
ｙす。 α５）！
負）２図番Ｊ第１図の端末制御方式の動作タイム・チャ
ート、第３図は本発明の実施例全示ず端末制御方式の回
路構成図、第４図は第５図の端末制御方式の動作タイム
・チャートである。 １．１５：データ処理装置、２．］−６８端末制御装置
、３．１７：端末装置、４−、 ＋５．１．９．２０
：送受信回路、６．７ｇ ２１〜２牛：バッファ・メモ
リ、８．２６：データ編集回路、９：初期画面作成処理
、１０゜５１．５４ 、５８ ：端末装置に対する出力
データの書き込み、１１．４０−４４− ：キー人力、
１２．５．’Ｓ、 、５’ｉ’：端末装置がらの入力デ
ータの読み取り、１３：データ処理と初期側１１ｊ作成
処即、１４：オペレータの待ち時間、１８：仮初的端末
装置、２．５＝バンフア・メモ】ｌ切替回路、２７：命
令信号、２８：端末装置アドレス信壮、２９〜３１：切
替スイッチ、３２二上位切替信号、３３：下位切替信号
、３４−：データ編集回路切替（Ｇｉ号、３５二テ一タ
編集開始信号、４５．６１〜６４；ザービス要求発牛、
４．６〜５０；データ処理、ｈ ２ 、５０ ｒ ６０
：仮想的端末装置に幻する出力データの書き込み、５
５，５９：仮想的端末装置からの人力データの訛みＩ（
ｙす。 α５）！
Claims (1)
- データ処理装置と端末装置間の入出力データの授受を制
御する端末制御装置において、該端末制御装置内に端末
装置ごとに複数個のバッファ・メモリ’を許″は、該バ
ッファ・メモリに対しそれぞれ端末装置アドレスを割り
当て、該端末装置アドレスを使用して、データ処理装置
が１台の端末装置を複数台の端末装置として入出力デー
タの書込、続出を行うことを特徴とする端末制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180579A JPS5882331A (ja) | 1981-11-11 | 1981-11-11 | 端末制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180579A JPS5882331A (ja) | 1981-11-11 | 1981-11-11 | 端末制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882331A true JPS5882331A (ja) | 1983-05-17 |
| JPH0213338B2 JPH0213338B2 (ja) | 1990-04-04 |
Family
ID=16085727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180579A Granted JPS5882331A (ja) | 1981-11-11 | 1981-11-11 | 端末制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882331A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138646A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | Input/output unit |
| JPS55143635A (en) * | 1979-04-24 | 1980-11-10 | Nec Corp | Input-output controller |
-
1981
- 1981-11-11 JP JP56180579A patent/JPS5882331A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138646A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | Input/output unit |
| JPS55143635A (en) * | 1979-04-24 | 1980-11-10 | Nec Corp | Input-output controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213338B2 (ja) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5882331A (ja) | 端末制御方式 | |
| JPS5839329A (ja) | 文字列訂正装置 | |
| JPS5824253A (ja) | パケツト合成方式 | |
| JPS6044824A (ja) | 計測制御装置 | |
| JPS634216B2 (ja) | ||
| JP2527335B2 (ja) | 高速転送方式 | |
| JPS60101663A (ja) | インタフエ−ス制御装置 | |
| JPH028334B2 (ja) | ||
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPS59151204A (ja) | 数値制御設備のメモリ運転制御方法 | |
| JPS6362064A (ja) | バス変換装置 | |
| JPH10268927A (ja) | 数値制御システム | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP4025264B2 (ja) | 設定表示装置 | |
| JPS599307Y2 (ja) | 多点デ−タの入出力方式 | |
| JPH09128030A (ja) | 数値制御装置の高速化方法 | |
| JPH024015B2 (ja) | ||
| JPS61235968A (ja) | デ−タバス制御方式 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| JPS5851307A (ja) | 工業用ロボツトの制御装置 | |
| JPS63311505A (ja) | プログラムコントロ−ラ | |
| JPS6394303A (ja) | 演算制御システム | |
| JPH0764607A (ja) | プラント制御伝送装置 | |
| JPH0240752A (ja) | 装置情報転送方式 |