JPS599307Y2 - 多点デ−タの入出力方式 - Google Patents

Description

【考案の詳細な説明】 本考案は、データ処理システムにおける多点デ゛一夕の
入出力方式に関するものである。

テ゛一夕処理システムにおいて、データ処理装置には入
出力装置が組合わされ、この入出力装置を通じて、デー
タ処理装置とその対象の間のデータ授受が行われる。

入出力装置がデータ・バスに接続されるものであるとき
、データの授受は、デー夕１語ごとにデータ処理装置の
入出力命令によって行われる。

すなわち、データ処理装置は、テ゛ータ入力の場合は、
テ゛一夕の源を指定してデータ入力命令を実行し、デー
タ出力の場合は、テ゛一夕の行先きを指定してテ゛一夕
出力命令を実行する。

入カテ゛一夕の源およひ゛出力テ゛一夕の行先きはアド
レス信号によって表現されるから、テ゛一夕の入出力に
際してテ゛一夕処理装置から入出力装置にはアドレス信
号も与えられる。

一般に、経済的見地から、データ・バスはアドレス信号
の伝送と入出力テ゛ータの伝送とに共用されるので、デ
ータ入力あるいは出力のたびに、テ゛一タ・バス上をア
ドレス信号とデータが時分割で伝送される。

従来は、多点テ゛一夕を入力あるいは出力するときも、
逐一人出力命令によっていたので、多点データ１点ごと
にアドレス信号の伝送が行われる。

入出力装置の動作速度が遅い間は、このアドレス信号伝
送のための動作時間がデータ入出力の実効速度におよぼ
す影響は小さいが、入出力装置が高速になると、その影
響が大きくなる。

そこで、多点データの源あるいは行先きが連続したアド
レスで表わされるときは、先頭アドレスを最初に１度だ
け入出力装置に与え、以後は入出力装置内のカウンタ等
で哨律的にアドレスを決めさせるようにして高速化を図
るが、人出力装置内のデータの源または行先きの配列は
、データ処理装置によるアクセスの順序に一致している
とは限らないので、この手法は一般性がない。

本考案の目的は、入出力装置内のテ゛一夕の源または行
先の配列がデータ処理装置によるアクセスの順序に一致
していないときでも高速なアクセスができる多点データ
入出力方式を提供することにある。

本考案は、論理的先頭アドレスを最初に１度だけ入出力
装置に与え、以後は入出力装置内のカウンタで１律的に
アドレスを更新し、この値を逐一アドレス変換して実効
アドレスを決めるようにしたものである。

以下図面によって本考案を説明する。

第１図は本考案実施例の概念的構戒図である。

第１図において、１はテ゛一夕処理装置、２はテ゛一タ
・バス、３は入出力装置である。

テ゛一夕処理装置１と入出力装置３はデータ・バス２に
よって接続される。

いま、入出力装置３は、多点アナログ・テ゛一タ入力装
置であるとする。

入出力装置３において、３１はセレクタで、与えられた
多点アナログ入力信号のうちから指定された１つを選び
だし、それをテ゛イジタル信号に変換して、レジスタ３
２に与えるもので゛ある。

レジスタ３２の内容はテ゛一タ・バス２に与えられる。

このデータはデ゛一夕処理装置１によって読取られる。

セレクタ３１が選択すべき入力信号の番号は、入力番号
変換器３３によって指定される。

入力番号変換器３３は、入力番号カウンタ３４の計数値
を変換して物理入力番号を決定する。

物理入力番号とは、多点アナログ入力信号のそれぞれに
付けられた実際の番号であり、実効アドレスに相当する
。

この物理入力番号は、入出力装置３における入力チャネ
ルの物理的配列の順に付けられる。

人力番号カウンタ３４にはデータ・バス２上のデータが
初期値としてセットされる。

このカウンタの計数値は、テ゛一夕処理装置１が多点ア
ナログ・データを１つ読取るたびに、■ずつ更新される
。

この計数値は論理入力番号を与える。論理入力番号とは
、データ処理装置１により便宜的に多点アナログ信号の
それぞれに付けられた番号であって、データ読取りの順
番に従って付けられた論理的アドレスである。

データ読取りの順番はテ゛ータ処理の目的に応じて定め
られる。

このため、データ処理装Ｎ１による多点アナログ・デー
タの読取りは、入力チャネルの物理的配列の順に行われ
るとは限らず、論理入力番号と物理入力番号とは一般的
には同じではない。

シーケンス制御器３５は、セレクタ３１，レジスタ３２
、入力番号カウンタ３４の動作を制御する。

シーケンス制御装置３５は、テ゛一タ・バス２の制御線
を通じてデータ処理装置１から与えられる人力指令に従
って動作する。

論理入力番号と物理入力番号との対応例を第２図に示す
。

物理入力番号はセレクタ３１における入力チャネルの物
理的配列の順に付けられる。

入力チャネルは、例えば、入力信号のレンジの同じもの
同志がそれぞれ同じブロックＡ， Ｂ， Ｃをなすよ
うに配列される。

これに対して、デ゛一夕処理装置１は、入力信号をテ゛
一夕処理の目的に合わせて独自にグループ化（○△×）
シ、かつ読取りの順番に従って論理人力番号を付ける。

各グループのテ゛一夕は読取りの周期を異ならせること
ができる。

論理入力番号を物理入力番号に変換する入力番号変換器
３３は、例えばリード・オンリー・メモリＲＯＭまたは
ランダム・アクセス・メモリＲＡＭによって構威され、
論理入力番号に相当するアドレスに物理入力番号が記憶
される。

このような入力番号変換器３３に人力番号カウンタ３４
の計数値をアドレスとして与えると、そのアドレスから
物理入力番号が読出される。

論理入力番号と物理入力番号との対応は予めわかってお
り、それに基づいて、ＲＯＭの切込みあるいはＲＡＭの
書込みが行われる。

ＲＡＭの書込みは、テ゛一夕・バス２を通じてデータ処
理装置１によって行うことができる。

このように構威された装置の動作には次のとおりである
。

テ゛一夕処理装置１は、読取りたいテ゛一夕・グループ
の先頭のデータの論理入力番号をテ゛一夕・バス２のデ
ータ線にのせ、入力指令をテ゛ータ・バス２の制御線に
のせる。

そうすると、入力指令に従ったシーケンス制御器３５の
動作により、データ線上の論理入力番号は入力番号カウ
ンタ３４にセットされる。

この論理入力番号は、入力番号変換器３３によって物理
入力番号に変換されて、セレクタ３１に与えられる。

セレクタ３１は、与えられた物理入力番号に該当する人
力信号を選んで、デイジタル・データに変換し、レジス
タ３２に与える。

このデータはシーケンス制御装置３５によってレジスタ
３２にセットされる。

レジスタ３２のデータはデータ・バス２のデータ線にの
る。

このときシーケンス制御器３５はテ゛一夕準備完了信号
をデータ・バス２の制御線にのせる。

データ処理装置１はこの信号に従ってテ゛一夕線上のデ
ータを読取る。

次は、データ処理装置１は、論理入力番号を指定するこ
となく入力指令を発する。

この入力指令によって、シーケンス制御装置３５は入力
番号カウンタ３４の計数値を１だけ更新する。

これによって、次の論理入力番号が指定され、これが入
力番号変換器３３で物理入力番号に変換されてセレクタ
３１に与えられ、それによってその物理入力番号のアナ
ログ・テ′一夕がセレクタ３１によって選択される。

以下同様な動作により、一連のアナログ・データがデー
タ処理装置１に入力される。

データ処理装置１は、予定のアナログ・テ゛一夕をすべ
て受取ると、人力指令の送出をやめる。

これによって、シーケンス制御器３５は入力番号カウン
タ３４の歩進を止め、入出力装置３の動作を止める。

このようにして、データ処理装置１は、とびとびの物理
入力番号の入力データに対して、いちいち入力番号を指
定することなく読取りが行える。

もし、最初の入力指令の送出時にテ゛一夕処理装置１が
入カデータの個数を指定できるようにし、シーケンス制
御器３５がデータ個数分だけ動作したのちに停止できる
ようにしておけば、入力指令も最初に１度与えるだけで
よくなる。

人出力装置３が多点アナログ・テ゛一夕出力装置である
ときは、データの流れが逆になる他は上述と同様な動作
が行われ、同様な効果を生じる。

なお、人出力テ゛一夕はアナログ・テ゛一夕に限られな
い。

以上は、テ゛一夕の入出力に際し、信号の選択と変換と
入出力動作をデータ１個につき直列に行う場合であり、
本考案が効果的なのは、入出力装置における選択、変換
動作が高速に行われる場合である。

入出力装置における選択、変換動作が低速な場合は、入
出力装置内にバッファ・メモリを設け、入出力装置はバ
ッファ・メモリとデータ処理対象の間で１律的にデータ
の選択、変換動作を行い、データ処理装置はバツファ・
メモリに対してテ゛一夕の入出力を行うようにすること
が′ある。

このようにすると、データ処理装置と入出力装置の間の
データ授受に関しては高速化されるので、データ処理装
置によるバツファ・メモリの読み書きに本考案に適用す
れば、さらに高速化するのに効果がある。

以上のように、本考案は、多点デ゛一夕を入出力するに
当り、論理的先頭アドレスを最初に１度だけ入出力装置
に与え、以後は入出力装置内のカウンタで自律的に論理
的アドレスを更新し、この値を逐一アドレス変換して実
効アドレスを決めるようにした。

このため、人出力装置内のテ゛一夕の源または行先の配
列がデ゛一夕処理装置によるアクセスの順序に一致して
いないときでも高速なアクセスができる多点データ入出
力方式が得られる。

【図面の簡単な説明】

第１図は本考案実施例の機念的構威図、第２図は第１図
の装置の一部の設説明図である。 １・・・データ処理装置、２・・・データ・バス、３・
・・入出力装置、３１・・・セクレタ、３２・・・レジ
スタ、３３・・・入力番号変換器、３４・・・入力番号
カウンタ、３５・・・シーケンス制御器。

Claims (1)

【実用新案登録請求の範囲】
1. テ゛一夕の源または行先を表わすデータ処理装置から与
   えられた論理的アドレスがセットされる力ウンタ、デー
   タの源からテ゛一夕処理装置へのデータの入力またはデ
   ータ処理装置からデータの行先へのテ′一夕の出力が１
   つ終わるたひ゛に前記カウンタの論理的アドレスを１ず
   つ更新するシーケンス制御器、前記カウンタの論理的ア
   ドレスが与えられこの論理的アドレスを物理的アドレス
   に変換する変換器、及び、この変換器から物理的アドレ
   スが与えられこの物理的アドレスに該当するデータの源
   またはデータの行先を選択するセレクタを具備する多点
   データの入出力方式。