JPS5883317A - デジタル信号検出の為の基準レベル設定回路 - Google Patents
デジタル信号検出の為の基準レベル設定回路Info
- Publication number
- JPS5883317A JPS5883317A JP18012181A JP18012181A JPS5883317A JP S5883317 A JPS5883317 A JP S5883317A JP 18012181 A JP18012181 A JP 18012181A JP 18012181 A JP18012181 A JP 18012181A JP S5883317 A JPS5883317 A JP S5883317A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- reference level
- period
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
- B27B—SAWS FOR WOOD OR SIMILAR MATERIAL; COMPONENTS OR ACCESSORIES THEREFOR
- B27B17/00—Chain saws; Equipment therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mechanical Engineering (AREA)
- Wood Science & Technology (AREA)
- Forests & Forestry (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、記録媒体から検出された信号より、正確な元
のデジタル信号が検出されるように、検出信号のハイレ
ベル及びローレベル期間を区分する基準レベルを自動的
に変更する構成としたデジタル信号検出の為の基準レベ
ル設定回路に関する。
のデジタル信号が検出されるように、検出信号のハイレ
ベル及びローレベル期間を区分する基準レベルを自動的
に変更する構成としたデジタル信号検出の為の基準レベ
ル設定回路に関する。
最近に於いて、音声信号（アナログ信号）をＰＣＩ信号
に変換して光学的にディスクに記録し、再生するデジタ
ルオーディすディスクが提案されている。この場合、デ
ジタルデータを適当なデジタル変調方・式例えば８／１
４変調（８ビツトのデータを１４ビツトのデータに変換
する。１Ｆｌｉ変調と称されている）によりディスク蔽
記録することが考えられている。斯様にして、記録され
たディスクから元のデジタル信号を得る為には、ピック
アップ手段によりビックアツ゛プされた信号を適当な基
準レベルと比較することにより、ノ１イレペル期間とロ
ーレベル期間を決声してやれば良い。しかし、この基準
レベルは正確に設定されなければ、得られる（検出され
る）デジタル信号は不正確な信号となってしまい、デジ
タルデータ再生の誤り率が増加してしまう。そして、こ
の基準レベルを一義的に設定することは好ましくない。
に変換して光学的にディスクに記録し、再生するデジタ
ルオーディすディスクが提案されている。この場合、デ
ジタルデータを適当なデジタル変調方・式例えば８／１
４変調（８ビツトのデータを１４ビツトのデータに変換
する。１Ｆｌｉ変調と称されている）によりディスク蔽
記録することが考えられている。斯様にして、記録され
たディスクから元のデジタル信号を得る為には、ピック
アップ手段によりビックアツ゛プされた信号を適当な基
準レベルと比較することにより、ノ１イレペル期間とロ
ーレベル期間を決声してやれば良い。しかし、この基準
レベルは正確に設定されなければ、得られる（検出され
る）デジタル信号は不正確な信号となってしまい、デジ
タルデータ再生の誤り率が増加してしまう。そして、こ
の基準レベルを一義的に設定することは好ましくない。
何故なら、ディスクから得られる現実の信号は、ディス
クの齋込み条件のバラツキや、再生時に於けるディスク
変動等の影響により、ディスク相互間及び同一ディスク
に於いても時間的に変動するからである。
クの齋込み条件のバラツキや、再生時に於けるディスク
変動等の影響により、ディスク相互間及び同一ディスク
に於いても時間的に変動するからである。
そこで、本発明は、基準レベルを自動的に変更する構成
とし、常に正確なハイレベル及びローレベル期間を有す
るデジタル信号が検出できるようにしたものである。以
下、実施例に基いて本発明について詳述する。
とし、常に正確なハイレベル及びローレベル期間を有す
るデジタル信号が検出できるようにしたものである。以
下、実施例に基いて本発明について詳述する。
現在提案されているデジタルオーディオディスクは、デ
ジタルデータがＭＰＭ変調されて記録されている。１７
Ｍ変調により、８データビツトのデータは１４チヤンネ
ルビツトのデータに変換されるのであるが、８ビツトで
表現できるデータの数より１４ビツトで表現できるデー
タの数は、当然多いことになるから、１４チヤンネルビ
ツトのデータに対して、いくらかの制約を付与すること
ができる。例えば、１４チヤンネルビツトのデータをＭ
ＲＺ方式で記録するとしたとき、信号反転間隔（ハイレ
ベル及びローレベル期間）が６チヤンネルビツト以上で
１１チヤンネルビツト以下という制約を付与することが
できる。そして、同期信号は１１チヤンネルビツトのハ
イレベル及びローレベル期間を連続させる構成トている
。そこで、以下に述べる実施例に於いては、この１１チ
ヤンネルビツトのローレベル期間が正規の期間となるよ
うに基準レベルを自動的に変更する構成としている。
ジタルデータがＭＰＭ変調されて記録されている。１７
Ｍ変調により、８データビツトのデータは１４チヤンネ
ルビツトのデータに変換されるのであるが、８ビツトで
表現できるデータの数より１４ビツトで表現できるデー
タの数は、当然多いことになるから、１４チヤンネルビ
ツトのデータに対して、いくらかの制約を付与すること
ができる。例えば、１４チヤンネルビツトのデータをＭ
ＲＺ方式で記録するとしたとき、信号反転間隔（ハイレ
ベル及びローレベル期間）が６チヤンネルビツト以上で
１１チヤンネルビツト以下という制約を付与することが
できる。そして、同期信号は１１チヤンネルビツトのハ
イレベル及びローレベル期間を連続させる構成トている
。そこで、以下に述べる実施例に於いては、この１１チ
ヤンネルビツトのローレベル期間が正規の期間となるよ
うに基準レベルを自動的に変更する構成としている。
比較器（υには、ピックアップ手段より得られた１ｒ菫
信号（第２図ａ）がコンデンサ（２）により直流分をカ
ットされて入力されていると共に例えば通常は０レベル
である基準レベル信号（第２図ｆ。
信号（第２図ａ）がコンデンサ（２）により直流分をカ
ットされて入力されていると共に例えば通常は０レベル
である基準レベル信号（第２図ｆ。
）が入力されてセリ、以って基準レベル（ｆ）に対して
１１ｍ信号ｔａ＞のハイレベル及びローレベル期間が決
定され、第２１！Ｉ（ｂｌに示す如きＩＦＭデジタル信
号が作成される。基準レベル信号（ｆ）は、アップ・ダ
ウン・カウンタ（４）及びＤ／Ａ変換器（ωにて構成さ
れた基準レベル変更回路（街より出力きれており、通常
カウンタ（４）の出力は０となっている。ピックアップ
手段より得られるＥＦＭ信号（ａ）は波形がなまってい
る為、基準レベル（ｆ）の位置によって、得られるｉｉ
ＦＭデジタル信号（ｂｌは変動する。
１１ｍ信号ｔａ＞のハイレベル及びローレベル期間が決
定され、第２１！Ｉ（ｂｌに示す如きＩＦＭデジタル信
号が作成される。基準レベル信号（ｆ）は、アップ・ダ
ウン・カウンタ（４）及びＤ／Ａ変換器（ωにて構成さ
れた基準レベル変更回路（街より出力きれており、通常
カウンタ（４）の出力は０となっている。ピックアップ
手段より得られるＥＦＭ信号（ａ）は波形がなまってい
る為、基準レベル（ｆ）の位置によって、得られるｉｉ
ＦＭデジタル信号（ｂｌは変動する。
］ｉ１Ｆ’Ｍデジタル信号ｆｂｌは、すｌガブル塁の単
安定マルチバイブレータ（７）及びフリップ・フロップ
（８）より構成される判定回路（印に入力され、同期信
号のローレベル期間が所定の１１チヤンネルビツトにな
っているか否かが判定される。
安定マルチバイブレータ（７）及びフリップ・フロップ
（８）より構成される判定回路（印に入力され、同期信
号のローレベル期間が所定の１１チヤンネルビツトにな
っているか否かが判定される。
単安定マルチバイブレータ（７）は信号（ｂ）の立下り
にてトリガされ、正規の１１チヤンネルビツトに相当す
る期間だけｑ出力（第２図Ｃ）がローレベルとなる。フ
リップ・７０ツブ（８）は、〒入力（信号Ｃ）の立上り
にてＤ入力（信号ｂ）を読み込む。
にてトリガされ、正規の１１チヤンネルビツトに相当す
る期間だけｑ出力（第２図Ｃ）がローレベルとなる。フ
リップ・７０ツブ（８）は、〒入力（信号Ｃ）の立上り
にてＤ入力（信号ｂ）を読み込む。
フリップ・７０ツブ（８）のｑ出力（第２図・）は、ア
ップ・ダウン・カウンタ（４）に対するアップ・ダウン
の指示信号となっており、ｑ出力（・）がハイレベルの
ときアップ指示、ローレベルのときダウン指示となる。
ップ・ダウン・カウンタ（４）に対するアップ・ダウン
の指示信号となっており、ｑ出力（・）がハイレベルの
ときアップ指示、ローレベルのときダウン指示となる。
カウンタ（４）にはクロック入力として、同期検出信号
（ｗｉ２図ｄ）が印加されており、前記指示信号に応じ
てアップ若しくはダウン計数される。
（ｗｉ２図ｄ）が印加されており、前記指示信号に応じ
てアップ若しくはダウン計数される。
さて、第２図に示す状態は、基準レベル（ｆｌが適正レ
ベル（第２１！Ｉｇ）に対して下方にづれている場合を
示している。それ故、同期信号（１１チヤンネルビツト
のハイレベル期間及びローレベル期間を含んでいる）の
１１チヤンネルロ一レベル期間は、正規の１１チヤンネ
ルビツトより短くなっている。従って、第２１１ＥＩに
於いて、ｔ１ｓ時点に計重する信号（−）の立上りに応
答して信号（−１はハイレベルとなり、カウンタ（４）
はアップ計数状態に設定され、同期検出信号（ｄ）によ
りカウンタ（４）はアップ計数され、Ｄ／Ａ変換器（５
）の出力は上昇する。Ｄ／Ａ変換！Ｉ（５）の出力はロ
ーパスフィルタ（９）を介して比較１１（１）に印加さ
れる。即ち、基準レベル（ｆｌは上昇し、適正レベル−
）に近づく。
ベル（第２１！Ｉｇ）に対して下方にづれている場合を
示している。それ故、同期信号（１１チヤンネルビツト
のハイレベル期間及びローレベル期間を含んでいる）の
１１チヤンネルロ一レベル期間は、正規の１１チヤンネ
ルビツトより短くなっている。従って、第２１１ＥＩに
於いて、ｔ１ｓ時点に計重する信号（−）の立上りに応
答して信号（−１はハイレベルとなり、カウンタ（４）
はアップ計数状態に設定され、同期検出信号（ｄ）によ
りカウンタ（４）はアップ計数され、Ｄ／Ａ変換器（５
）の出力は上昇する。Ｄ／Ａ変換！Ｉ（５）の出力はロ
ーパスフィルタ（９）を介して比較１１（１）に印加さ
れる。即ち、基準レベル（ｆｌは上昇し、適正レベル−
）に近づく。
判定回路（段は、同期信号のみならず、データ信号のロ
ーレベル期間に対しても、これが１１チヤンネルビツト
より長いか短いか嘗判定するので、その都度、信号Ｃ・
）はへイ若しくはローレベルとなる。しかしながら、こ
のイ号ｆｅ）の出力が意味を持つのは、同期信号のロー
レベル期関瀉判定したときのみである。第２図の場合に
は、信号（ｅ）はｔ。
ーレベル期間に対しても、これが１１チヤンネルビツト
より長いか短いか嘗判定するので、その都度、信号Ｃ・
）はへイ若しくはローレベルとなる。しかしながら、こ
のイ号ｆｅ）の出力が意味を持つのは、同期信号のロー
レベル期関瀉判定したときのみである。第２図の場合に
は、信号（ｅ）はｔ。
時点に於いてハイレベルとなっているが、実際には３１
時点に於いて、同期信号のローレベル期間を判定してハ
イレベルになることに意味がある。
時点に於いて、同期信号のローレベル期間を判定してハ
イレベルになることに意味がある。
同期検出信号ｆｄｌは、同期信号の復調が検出されたこ
とに応答して発生される。同期信号は、周知の如（、Ｉ
ＦＭデジタル信号（ｂ）を位相同期ループに印加するこ
とにより復調することができる。第２図に示す如く、基
準レベル（ｆｌが適正レベル（ｇ）よりづれていても、
位相同期ループを利用して同期信号を復調することかり
能であるが、誤り率が多くなる。それ故、本発明に示す
構成により、基準レベルを変更して、より正確にデータ
及び同期信号を検出し、復調する訳である。
とに応答して発生される。同期信号は、周知の如（、Ｉ
ＦＭデジタル信号（ｂ）を位相同期ループに印加するこ
とにより復調することができる。第２図に示す如く、基
準レベル（ｆｌが適正レベル（ｇ）よりづれていても、
位相同期ループを利用して同期信号を復調することかり
能であるが、誤り率が多くなる。それ故、本発明に示す
構成により、基準レベルを変更して、より正確にデータ
及び同期信号を検出し、復調する訳である。
尚、ドロップアウト等により信号が欠落すると、位相同
期°ループは正常動作せず、同期信号従って同期検出信
号（ｄ）は得られない。このとき、カウンタ（４）は計
数動作は行わず、基準レベルの変更は行われない。斯か
る不安定な情況に於いては、基準レベル（ｆｌの変更は
行わない訳である。
期°ループは正常動作せず、同期信号従って同期検出信
号（ｄ）は得られない。このとき、カウンタ（４）は計
数動作は行わず、基準レベルの変更は行われない。斯か
る不安定な情況に於いては、基準レベル（ｆｌの変更は
行わない訳である。
第３図に示す状態は、基準レベル（幻が適正レベル（ｇ
ｌに対して上方にづれている場合である。それ故、同期
信号の１１チヤンネルロ一レベル期間（ｂｌは正規の期
間より長くなっている。従って、ｔ３時点に於いて、信
号（・）はローレベルとなり、カウンタ（４）はダウン
計数状態となり、同期検出信号ｆｄｌにてカウントダウ
ンされる。以って、基準レベル（４）を下げる方向に修
正される。
ｌに対して上方にづれている場合である。それ故、同期
信号の１１チヤンネルロ一レベル期間（ｂｌは正規の期
間より長くなっている。従って、ｔ３時点に於いて、信
号（・）はローレベルとなり、カウンタ（４）はダウン
計数状態となり、同期検出信号ｆｄｌにてカウントダウ
ンされる。以って、基準レベル（４）を下げる方向に修
正される。
以上述べた実施例は、同期信号のローレベル期間が正規
の期間となっているか否かを判定したが勿論、ハイレベ
ル期間について判定を行っても良い・ 以上述べた本発明に依れば、同期信号が正規のハイレベ
ル若しくはローレベル期間を有するように基準レベルを
自動的に変更する構成としたので、より正確くデジタル
データ信号及び同期信号を検出することができる。また
、同期検出信号を利用して変更するものであるから、ド
ロップアウト等によりデジタル信号検出回路が極めて不
安定なときに、誤った変更をする心配もない。
の期間となっているか否かを判定したが勿論、ハイレベ
ル期間について判定を行っても良い・ 以上述べた本発明に依れば、同期信号が正規のハイレベ
ル若しくはローレベル期間を有するように基準レベルを
自動的に変更する構成としたので、より正確くデジタル
データ信号及び同期信号を検出することができる。また
、同期検出信号を利用して変更するものであるから、ド
ロップアウト等によりデジタル信号検出回路が極めて不
安定なときに、誤った変更をする心配もない。
第１図は本発明に係るデジタル信号検出の為の基準レベ
ル設定回路のブロックダイヤグラム、第２図及び第３図
はその動作波形図である。 （句は基準レベル変更回路、（４）はカウンタ、（５）
はＤ／Ａ変換器、（句は判定回路
ル設定回路のブロックダイヤグラム、第２図及び第３図
はその動作波形図である。 （句は基準レベル変更回路、（４）はカウンタ、（５）
はＤ／Ａ変換器、（句は判定回路
Claims (1)
- （１） 記録媒体から検出された信号を、基準レベル
と比較することにより、テ゛−ダ信号及び同期信号のハ
イレベル及びローレベル期間を決定して元のデジタルデ
ータ信号を検出するに際して、同期信号のハイレベル若
しくはローレベル期間が正規の期間に比較して長いか短
いかを判定する判定回路と、この判゛定回路の出力に基
いて基準レベルを自動的に変化さぜる基準レベル変更回
路とを設け、 この基準レベル変更回路を、前記判定回路の出・力に基
いてアップ若゛シ＜はダウン計数状態に設定され同期検
出信号を計数するカウンタと、このカウンタの出力をＤ
−Ａ変換するＤ−＾変換器とで構成したことを特徴とす
るデジタル信号検出の為の基準レベル設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18012181A JPS5883317A (ja) | 1981-11-09 | 1981-11-09 | デジタル信号検出の為の基準レベル設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18012181A JPS5883317A (ja) | 1981-11-09 | 1981-11-09 | デジタル信号検出の為の基準レベル設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5883317A true JPS5883317A (ja) | 1983-05-19 |
| JPH0120509B2 JPH0120509B2 (ja) | 1989-04-17 |
Family
ID=16077781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18012181A Granted JPS5883317A (ja) | 1981-11-09 | 1981-11-09 | デジタル信号検出の為の基準レベル設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5883317A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167478A (ja) * | 1986-12-27 | 1988-07-11 | Sony Corp | アシンメトリ補正回路 |
| JPH01165037A (ja) * | 1987-09-08 | 1989-06-29 | Hitachi Ltd | 信号再生方法及び情報記録媒体及び情報記録再生方法及び光ディスク装置 |
| JPH01182973A (ja) * | 1988-01-14 | 1989-07-20 | Matsushita Electric Ind Co Ltd | スライス回路 |
-
1981
- 1981-11-09 JP JP18012181A patent/JPS5883317A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167478A (ja) * | 1986-12-27 | 1988-07-11 | Sony Corp | アシンメトリ補正回路 |
| JPH01165037A (ja) * | 1987-09-08 | 1989-06-29 | Hitachi Ltd | 信号再生方法及び情報記録媒体及び情報記録再生方法及び光ディスク装置 |
| JPH01182973A (ja) * | 1988-01-14 | 1989-07-20 | Matsushita Electric Ind Co Ltd | スライス回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120509B2 (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4418406A (en) | Signal wave control circuit | |
| EP0057612B1 (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| JP3345515B2 (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
| JPH0294063A (ja) | 記録データ読取り方式 | |
| JPH057770B2 (ja) | ||
| KR880001548B1 (ko) | 정보기록 매체 재생장치 | |
| JPS5883317A (ja) | デジタル信号検出の為の基準レベル設定回路 | |
| US5233590A (en) | Optical recording/reproducing apparatus including means for synchronizing the phase of a data read clock signal with data recorded on an optical recording medium | |
| JPH0429147B2 (ja) | ||
| GB2157476A (en) | Information reproducing device | |
| JP2661064B2 (ja) | データ再生装置 | |
| US5694064A (en) | Peak detection circuit and magnetic storage medium playback apparatus | |
| US4864426A (en) | Circuit for detecting signal loss, or drop-out, in a digital signal processing system with A/D conversion | |
| JPH0630185B2 (ja) | 記録装置 | |
| JPS5880114A (ja) | デジタル信号検出の為の基準レベル設定回路 | |
| JPS6062889A (ja) | モ−タ制御装置 | |
| JPS6131546B2 (ja) | ||
| JPS58147814A (ja) | デ−タ信号検出回路 | |
| JPS5914108A (ja) | 基準レベル設定回路 | |
| EP0311691A1 (en) | Optical recording/reproducing apparatus | |
| JPS6252379B2 (ja) | ||
| JPH0741266Y2 (ja) | 時間軸補正回路 | |
| JP2876621B2 (ja) | データ位相補償回路 | |
| JPH0419635Y2 (ja) | ||
| JPS6126975A (ja) | 光デイスク制御装置 |