JPS588365A - 状態履歴記憶方式 - Google Patents

状態履歴記憶方式

Info

Publication number
JPS588365A
JPS588365A JP56106622A JP10662281A JPS588365A JP S588365 A JPS588365 A JP S588365A JP 56106622 A JP56106622 A JP 56106622A JP 10662281 A JP10662281 A JP 10662281A JP S588365 A JPS588365 A JP S588365A
Authority
JP
Japan
Prior art keywords
address
circuit
register
status
microinstruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56106622A
Other languages
English (en)
Inventor
Mitsuo Aoyanagi
青柳 光男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56106622A priority Critical patent/JPS588365A/ja
Publication of JPS588365A publication Critical patent/JPS588365A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本尭明轄情報島運装置の動作トレースの為に内部状態の
履歴を記憶する状態履歴記憶方式tellする。
従来、この種の状態履歴記憶方式は、Ill Ill 
c示す様に、情報処運装置1の内部にそれぞれ設けられ
た命令実行制御−路10と、状態履歴記憶回路20と内
部状態情報レジスタs2と、状態履歴記憶回路、用アド
レスレジスタsO(以下アドレスレジスタと略iする)
と、カウンタi1とかbuttsれ、各種タイミング4
I輪例えば7アームウエアステツプ毎に命令実行制御−
路10かも出力葛れて内部状態情報レジスタs2に格納
された内容を状態履歴記憶□回路20に出力する。仁の
時の状態履歴記憶−路九への格納アドレスはアドレスレ
ジスタ!IOで与えられており、状態履歴記憶−路20
&:内部状態情報レジスタs2の内容を格納する411
C%アドレスレジスタbOの内容轄、カウンタs1によ
り更新畜れ璽鋺に格納した次のアドレスを指示する様に
設定され、内部状態が状態履歴記憶1i112Gの低位
アドレスから願次記憶畜れるようになっている。仁のよ
う臆、内部状態情報を配憶しておくことによp1障書斃
生時&−紡記内部状態情報を敞1出して障書処履対策に
利用畜れてきた。
しかし1!kがら、状態履歴記憶−路20は記憶容量が
限られており、状態履歴記憶al120の最高位アドレ
x11で内部状II惨報を記f11發には、アドレスレ
ジスタsO轄再び状態履歴記憶回路20の最下位アドレ
スを指示し、更&:最下位アドレスC状態が記憶される
と、アドレスレジスタsO嬬カウンタs1によ1次のア
ドレスを指すよう&:なって―る為に、状態履歴記憶1
1j12oh−記憶されている内部状態情報は古いIl
c書自換えもれていた。この為に、ファームクエア命令
の1ステツプ毎の内部a履rts次状態履l!記憶回路
20に記憶する動作トレースにおいて、非同期■賂との
待ち合せなどにより同一ステップを何度も興行している
場合に冗長な情報を記憶し、障害発生時にこれらの冗長
准記憶が金管れゐことによ1、より有効な情報を逸して
し會う欠点があった。
本鞠#I#211!来の上記欠点を除去する為&:なさ
れたものでslす、従って本発明0IlvJ#2、状態
履歴記憶W路に対して装置内部状態情報を逐−登−する
代p&:、現在と■鍵の内部状態情報を比較して一致し
ている場合に状態履歴記憶回路への記憶を制御すると共
に、内部状態情報の一致したWji数を状態履歴記憶1
illIに記憶させることによp%状状態履歴記憶絡路
冗長な情報を登帰しないようにし、有sea路をより有
効に利用できるようにし、且つ実時間との関係もわかる
ようにした新値11k状態履歴記憶方式を提供すること
にある。
即ち、本尭Wliによれば、装置内部のIIklII履
履を記憶履歴状態履歴記憶回路を有する情報熟思装置に
於いて、装置の内部状態を保持する保持guiと続いて
尭生する内部状態と鎗記保持四路で保持畜れている内部
状態とを比較する比較開路と、蒙比較−路て比較された
結果にょjl#I記状態履履記履歴路への状態履歴を記
憶する制御動作を行なう状態履歴記憶制御回路と、験状
態履歴記憶制御aii*で記憶を抑止する様C1kl+
御を行った■数を* * >□トするカクンタとか6構
gされる状態履歴記憶方式、が卑見られる。
次に本発明をその襄好な一実施例についてiI面を参照
しながら詳□細に説明しよう0本発明の一夷mNとして
、ファームウェアで制御される情報熟思装置のファー五
ウェアアドレスの履歴記憶方式について説明する。
@21fは本発−の一実施例を示すプロッタ構威閣でめ
る。11において、館1図と同じ参照番号はl111!
Iと同じ要素1示している0本発明の一1I!施例は、
情報熟思装置1′の中に設けられ、マイタロ命令IIが
格納されているマイタロ命令曙メ毫り12と、験マイク
ロ命令曙メモリ12内にあるアドレスのマイクロ命令曙
を読°み田す為のアドレスを指示するマイクロ命令ll
l読み出しアドレス側路(以下マイタロアドレス回路と
略記する)11と、蒙マイクロアドレス圏路11の出力
アドレスな逐次格納しておくアドレー比着レジスタ(以
下レジスタと略記する)32′と、鍵配マイクロアドレ
ス回路11で示畜れたアドレスと前記レジスタs2′に
格納されたアドレスを比較するアドレス比Il!−路(
以下比較閏踏と略記する)40と、前記マイクロアドレ
ス四路11で示されたアドレス及び一致カウンタ(後述
する)の値を逐次記憶して−〈状態履歴記憶−路(以下
履歴記憶關路と略記する)20と%*M歴記憶園路へ格
納するアドレスを示すアドレスレジスタ30と、前記履
歴記憶方式20に前記マイタロアドレス回路11か6e
内容を格納する毎に前記アドレスレジスタ50の内容を
更新するアドレスカウンタ(以下カウンタと略記する)
31と、#iI記比較■踏40で一致したa#をカウン
トし、記録する一致カウンタ41とから構威畜れて−る
11!3図は1112WJに示された実m例の動作タイ
建ング図で、Toる0図にお−で、参照符号11はマイ
タロアドレス回路11の出力を、5512wイタロ命令
−ノ毫り12から読み出されたマイクロ命令曙を、S墨
は比較11114Gのwカを、84社しシスクs2’の
出力を、S尋社−歇カウンタ41の出力をそれぞれ示す
、賞、図中、A%C%’社iイクロ命令醋と韓非同期に
動作を行なっている回路(第2図に0示されていない)
からの同期待ち会せをし′1kvhで動作指示を与える
マイタロ命令語のアドレスを、B、I)はマイク曹命令
語とは非同期に動作を行なっている囲路とのnu待ち合
せをして動作指示を与えるマイクロ命令110アドレス
をそれぞれ示す。
第4図は館sWに示されたタイ建ンダに於ける履歴記憶
回路20の中のマイタロ命令語のアドレス及び一致カウ
ンタ41の値の格納状況を示してしる。
以下&:亀21mのブロック図及び塾S図のタイ5ング
閣を基に本尭明の詳細な動作を説明する。 5マイタロ
アドレス回路11【より示されたマイク−命令語アドレ
スACよりマイタ■命令曹メ毫り12内のマイクロ命令
11mが読み出される。このアドレス1社レジスタ52
′に格納されているアドレスと比較回路40で比I2畜
れる。今、アドレスlはレジスタB2pの内容と一致し
e%AものとしてIl明する。
履歴記憶−路20へはアドレスレジスタsOによって 
−示されたアドルスにマイクロ、アドレス回路11で示
されたアドレスtzrJ’一致カウンタ41のカウント
値が格納される。アドレスレジスタ30はカウンタs1
を介してアドレスが更新され、一致カウンタ41は比較
−路40のII#果が不一致であることがらO&:す竜
ットされる。マイタ田命令II&社、マイクロ命4Fm
と同期していない回路からの待ち会ぜを折取う命◆でな
い為に、マイタロ命令語X[ll111で紘マイター命
令曙aで示畜れた次のマイ/11命令語アドレス1をマ
イター命令■メモリ12&:示す。
次のステップで、マイター命令断メ4曽12かbマイタ
ー命令−一が読拳出される。
アドレスIIはアドレスレジスタと同じように、比較回
路40でアドレスの比較が′&され、不一致であるので
、アドレス1の揚台と同じように履歴記憶回路20ヘア
ドレスレジスタ3oで示畜れるアドレスにアドレス1及
び前記−歇カウンタ41のカウント値が格納すれる。又
、アドレスレジスタ30はカウンタ31を介してアドレ
スが更新されると共に、再度−歇カウンタ41もO&:
リセット畜れる。このマイタ■命◆l1fbは、マイク
ロ命令語と同期してい−Ik%/%1IIIからの待ち
合せを行なう命◆である為に、非同期−路からの會漫を
待つ、今、11IsIlのタイ建ングれでは、非1ll
Il!l閤路からの信号がきていない為に、マイIaア
ドレス回路11で社、□タイ電ング感雪でもアドレスB
をマイタロ命令■メ4す12へ示す、マイクロ命令−メ
4912では再度アドレスBを示されているので、マイ
クロ命令11を読み出す、ヒの時、比較四路4oで社、
レジスタ社′の内容と=歇して−る為臆、アドレスレジ
スタ30のアドレスの更新を抑止すると共に、−歇カウ
ンタ41の値を+1する。しかし′lkがら、この揚台
でも履歴記憶ll1120、レジスタJ$2’に鯰それ
ヤれの内容が書童込鵞れる。
タイ建ングgs″e#I岡期闘賂からの信号#到着す、
ルト、!イタリアドレス111111ではタイ(ングー
5でアドレスCをマイIn命令Iメ篭す12へ指示する
。マイター命令語メモ曹12で社アドレスC&:対応す
るマイクロ命令語−が読み出され、今迄と同じようにア
ドレスの比較が行なわれる。ζこで社比較關路40が不
−Ikk判定し、アドレスレジスタ和の更新を指示し、
前記−駄カウンタ41の値を0&:す竜ット畜せる。こ
の時、履歴記憶回路20.し9スタ12’にもそれぞれ
の内容が書自込宜れる。履歴配曽關路!OC鉱タイ々ン
グ黍sで一度書龜込鵞れたアドレスに再度アドレスCと
共に一致カウンタ41の値1が記憶1れること&:′1
にる。又1マイタ讐命令醋−は非同期−路との待ち会せ
命令でない為に、マ418アドレスIQ 1111では
マイIn命令語−で示される次のアドレスDをマイター
命令Iメモリ12&:すI示する。仁の揚台にも、アド
レスレジスタ30紘更新され、履歴記憶−路2oルジス
タ12′にもそれヤれの内容が入る。仁のマイタ■命◆
■−は待ち会せをもっ命8令の為に、タイ5ング閣 1
t・と待り、この間、アドレスレジスタSOW、比較四
路40で一致と凍っているので、更新が行なわれな−が
、鍵記一致カウンタ41轍+1づつの更新が行なわれ、
最終的に轄カウント値#s2&をってiる。
仁のようにして、履m配憶■踏20には、タイセングー
・−tvtで・ステップのマイIn命令語尭行畜れたの
に、アドレスレジスタのSステップの履歴が記憶される
仁とに取る。
11411のアドレス履歴の記憶のうち、アドレスCが
記憶畜れた記憶域社一度アドレスjfIX記憶畜れたと
ζろに再記憶畜れてアドレスCJ:tりたものでTol
、アドレスIの記憶域亀同様にアドレスl)が二度記I
lされた上に再記憶された亀のである。
本斃@社、以上説明したように、1llIE及び直鍵の
内部状態を此駿し、その結果により状態情報を記憶畜せ
るか否かの制御を行なうことにより、冗張を状態情報を
瞼会で會、更に、内部状態が一致した一致を記憶するこ
とで、夾時間との関係亀わかiよう&:なると−う効J
p!:がある。
【図面の簡単な説明】
槃1WJは従来におけるとの■の技術を示すプロッタ閣
、111I2■は本発−の一実施例を示すブロック構威
閣、1IsWJは112閣で示されたプロッタ構成〇一
部のタイ々ング閣、第41は履歴記憶回路でのアドレス
層履の記憶状浣を示す閣である。 1.1′・・・情報処理装置、10・烏・命令実行制御
11111 11・0マイクロ命令−読み出しアドレス
ll*1III、12・・・マイタロ命令曙メ毫り、2
0・・・状態履歴記憶S*、柿・・・アドレスレジスタ
、31・・・カ會ンタ、32・・・内部状態情報し9ス
タ、s2’・・・アドレス比較しνスタ、40・・・比
駿關路、41・・・一致着つンタ、’%’%1−・・非
同期關路七′の待ち会せか′1に一マイタロ命令語アド
レス、1、D・^・非同期−路との待ち合せがあるマイ
Its命令lアドレス、”%’k1%−1d1−・*e
マイター命令曙メ4gの上記アドレスに入ってiるマイ
ター命令語 特許出願人   日本電気株式会社 代 薯 人   弁理士 熊谷雄太部 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 装置内部の状態履歴を配憶すゐ状態履歴記憶肯踏を有す
    る情lll&濁装置&:1に−いて、装置の内部状態を
    保持する保持囲路と、I!−て尭生する装置の内部状態
    とlII記保持−路で保持されて%/%為内郁状簡とを
    比較する比稜■路と、蒙比較amで比較さ −れた結果
    によ1前配状態履歴記憶amへ状態履歴を記憶するか否
    かの制御をする状態履歴記憶制御側路と、験状態履腫記
    憶制御回路で記憶抑止を行った固数をカウントするカウ
    ンタとを臭備するとよを特徴とした状態履歴記憶方式。
JP56106622A 1981-07-07 1981-07-07 状態履歴記憶方式 Pending JPS588365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56106622A JPS588365A (ja) 1981-07-07 1981-07-07 状態履歴記憶方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56106622A JPS588365A (ja) 1981-07-07 1981-07-07 状態履歴記憶方式

Publications (1)

Publication Number Publication Date
JPS588365A true JPS588365A (ja) 1983-01-18

Family

ID=14438204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56106622A Pending JPS588365A (ja) 1981-07-07 1981-07-07 状態履歴記憶方式

Country Status (1)

Country Link
JP (1) JPS588365A (ja)

Similar Documents

Publication Publication Date Title
EP0444544B1 (en) Updating or restoring method for stored data groups and system executing same
JPH07319747A (ja) データ更新システム
JPS588365A (ja) 状態履歴記憶方式
JPH01204163A (ja) ファイル管理装置
JPH01271856A (ja) バツテリーバツクアツプメモリ装置
JPS63132351A (ja) メモリデ−タベ−ス処理装置
JPS58103052A (ja) 自動デ−タ収集方式
JPS588364A (ja) 状態履歴記憶方式
JPS62269256A (ja) 半導体フアイルのデ−タ保存方式
JPS62194557A (ja) フアイル障害リカバリ方式
JPH0442330A (ja) 分岐ヒストリテーブルを用いたデバッグ方式
JPS6120161A (ja) デ−タセツト保護処理方式
KR100249809B1 (ko) 주기억 장치 데이터 베이스 시스템을 위한 이중 포트 램 사용무중단 연속 메모리 백업 장치 및 방법
JPH06269032A (ja) 電子交換機
JPH04141751A (ja) 大容量記憶媒体障害復旧方式
JPS62237539A (ja) デ−タベ−ス更新方法および装置
JPS58150197A (ja) メモリ制御方式
JPH01302452A (ja) マイクロプログラム制御装置
CN111048141A (zh) 一种错误处理方法、装置、设备及计算机可读存储介质
JPS59104712A (ja) 磁気デイスク装置に於ける交代トラツク処理方式
JPS62185280A (ja) 磁気デイスク媒体試験時のデ−タ退避/復元方式
JPH01196646A (ja) メモリバックアップ方式
JPS6349817B2 (ja)
JPS61195424A (ja) フアイル更新制御方式
JPS60217444A (ja) デイスクキヤツシユ装置の制御方法