JPS5884403A - 薄膜サ−ミスタの製造方法 - Google Patents
薄膜サ−ミスタの製造方法Info
- Publication number
- JPS5884403A JPS5884403A JP56182062A JP18206281A JPS5884403A JP S5884403 A JPS5884403 A JP S5884403A JP 56182062 A JP56182062 A JP 56182062A JP 18206281 A JP18206281 A JP 18206281A JP S5884403 A JPS5884403 A JP S5884403A
- Authority
- JP
- Japan
- Prior art keywords
- electrode film
- film
- sub
- thermistor
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁性基板の一方の表面に感温抵抗体膜と電極
膜を形成してなる薄膜サーミスタに関し、リード線接続
用の副電極膜を絶縁性基板の側面に形成することにより
、量産性の向上を図ることを目的とする。
膜を形成してなる薄膜サーミスタに関し、リード線接続
用の副電極膜を絶縁性基板の側面に形成することにより
、量産性の向上を図ることを目的とする。
従来の薄膜サーミスタは、第４図に示すように絶縁性基
板１の一方の表面上に主電極膜２ならびに副電極膜３と
感温抵抗体膜４を形成し、副電極膜３を介しリード線５
を接続した構成からなる。
板１の一方の表面上に主電極膜２ならびに副電極膜３と
感温抵抗体膜４を形成し、副電極膜３を介しリード線５
を接続した構成からなる。
絶縁性基板１はアルミナ、ムライト、ベリリア、２ヘー
ノ 石英、硼珪酸ガラスなどが用いられる。主電極２ならび
に副電極膜３には、Ｃｒ 、 Ｎｉ 、 Ｎｌ −ｗ＋
−Ｃｘなどをアンダコ＝トシたＡｕ、 Ｃｕ、 Ａｇな
どの蒸着電極膜、あるいｉｊ Ａｇ、 Ａｕ、 Ａｇ−
Ｐｄ、 Ｐｔ 、 Ａｕ −Ｐｔなどの厚膜焼結体電極
膜が用いられる。感温抵抗体膜４Ｆｉ、炭化珪素焼結体
の薄膜が用いられる。リード線６はＰｔ、 Ａｕ、 Ｆ
ｅ−Ｃｒ、 Ｆｅ−Ｎｉなどの細線あるいは箔が用いら
れる。
ノ 石英、硼珪酸ガラスなどが用いられる。主電極２ならび
に副電極膜３には、Ｃｒ 、 Ｎｉ 、 Ｎｌ −ｗ＋
−Ｃｘなどをアンダコ＝トシたＡｕ、 Ｃｕ、 Ａｇな
どの蒸着電極膜、あるいｉｊ Ａｇ、 Ａｕ、 Ａｇ−
Ｐｄ、 Ｐｔ 、 Ａｕ −Ｐｔなどの厚膜焼結体電極
膜が用いられる。感温抵抗体膜４Ｆｉ、炭化珪素焼結体
の薄膜が用いられる。リード線６はＰｔ、 Ａｕ、 Ｆ
ｅ−Ｃｒ、 Ｆｅ−Ｎｉなどの細線あるいは箔が用いら
れる。
この種サーミスタの感温抵抗体膜４は、スパッタリング
により蒸着し薄膜化する方法で製造される。スパッタリ
ングでは蒸着有効面積における試料の投載数により、ス
パッタリング１回当りの生産数量が決定される。従って
、生産数量を高めるため′には、試料の投載数を如何に
多くするかが重要であった。
により蒸着し薄膜化する方法で製造される。スパッタリ
ングでは蒸着有効面積における試料の投載数により、ス
パッタリング１回当りの生産数量が決定される。従って
、生産数量を高めるため′には、試料の投載数を如何に
多くするかが重要であった。
前述のように従来の薄膜サーミスタの構成は、絶縁性基
板１の一方の表面上に全ての構成材料を形成するため、
その形状が犬きくなる。従ってスパッタリング時におけ
る生産性が悪い、さらには材料の有効利用が果せないな
どの欠点がありた。
板１の一方の表面上に全ての構成材料を形成するため、
その形状が犬きくなる。従ってスパッタリング時におけ
る生産性が悪い、さらには材料の有効利用が果せないな
どの欠点がありた。
３ページ
また、副電極３を設けるためには第６図に示すようにマ
スク材６を細部に多数セットする複雑な工程をおこない
、スパッタリングをしなければならないという欠点を有
していた。
スク材６を細部に多数セットする複雑な工程をおこない
、スパッタリングをしなければならないという欠点を有
していた。
本発明は絶縁性基板の一方の表面に感温抵抗体膜と主電
極膜を形成し、前記表面に隣接した互いに対向する基板
側面にリード線接続用の副電極膜が主電極膜と電気的に
導通するように形成することにより上記従来の欠点を解
消するものである。
極膜を形成し、前記表面に隣接した互いに対向する基板
側面にリード線接続用の副電極膜が主電極膜と電気的に
導通するように形成することにより上記従来の欠点を解
消するものである。
以下、本発明の一実施例に基づいて詳細な説明をする。
実施例
第１図において１は絶縁性基板で純度９６％のアルミナ
基板（寸法：１４．２ＸＷ１．８Ｘｔｏ、ｓφ）で、従
来の基板（寸法：１６．６Ｘｗ１．Ｂ対’０．５Ｗ／Ｌ
）の副電極膜部（寸法： ｌ １．１５ Ｘｗｌ 、８
Ｘ ｔ Ｏ，５φ）を１対、削除した形状からなる。２
は主電極膜でＡｕ −Ｐ ｔの厚膜焼結体電極膜（約数
１０μｍ厚さ）である。３はＡｑ−Ｐｄの厚膜焼結体電
極膜（約数１０μｍ厚さ）で、絶縁性基板の側面に主電
極膜４１＼−ジ ２と電気的導通がなすように形成される。４は感温抵抗
体膜で炭化珪素焼結体と薄膜（〜数１０μｍ厚さ）し形
成したものである。本発明の薄膜サーミスタはこのよう
な構成からなる。
基板（寸法：１４．２ＸＷ１．８Ｘｔｏ、ｓφ）で、従
来の基板（寸法：１６．６Ｘｗ１．Ｂ対’０．５Ｗ／Ｌ
）の副電極膜部（寸法： ｌ １．１５ Ｘｗｌ 、８
Ｘ ｔ Ｏ，５φ）を１対、削除した形状からなる。２
は主電極膜でＡｕ −Ｐ ｔの厚膜焼結体電極膜（約数
１０μｍ厚さ）である。３はＡｑ−Ｐｄの厚膜焼結体電
極膜（約数１０μｍ厚さ）で、絶縁性基板の側面に主電
極膜４１＼−ジ ２と電気的導通がなすように形成される。４は感温抵抗
体膜で炭化珪素焼結体と薄膜（〜数１０μｍ厚さ）し形
成したものである。本発明の薄膜サーミスタはこのよう
な構成からなる。
上記構成において、副電極膜部の絶縁性基板を削除し長
さを４−２ｍ／ｗｈにすることにより、スパッタリング
による生産数量を増加することが可能となる。すガわち
、現用のスパッタ装置の蒸着有効面積は約１１３０ Ｘ
Ｗ １０８ ｍ１ｍであり、ここに１４．２ Ｘ Ｗ
１．８ ？ａ／ｗＬ の絶縁性基板をセットした場合
Ｉ方向に約３０個、Ｗ方向に６０個の総数１８００個の
基板塔載が実現できる。
さを４−２ｍ／ｗｈにすることにより、スパッタリング
による生産数量を増加することが可能となる。すガわち
、現用のスパッタ装置の蒸着有効面積は約１１３０ Ｘ
Ｗ １０８ ｍ１ｍであり、ここに１４．２ Ｘ Ｗ
１．８ ？ａ／ｗＬ の絶縁性基板をセットした場合
Ｉ方向に約３０個、Ｗ方向に６０個の総数１８００個の
基板塔載が実現できる。
また従来の場合、この蒸着有効面積に対しｊ方向に２０
個、Ｗ方向に６０個（総数１２００個）の基板塔載能力
であった。従って本発明の構成によれば従来の生産数量
を６０チも大きく増加させる効果が得られる。
個、Ｗ方向に６０個（総数１２００個）の基板塔載能力
であった。従って本発明の構成によれば従来の生産数量
を６０チも大きく増加させる効果が得られる。
本発明の薄膜サーミスタは、感温抵抗体膜部の構成は従
来と同一であるため、サーミスタ本来の性能であるサー
ミスタ特性（抵抗特性、サーミスタ定数）も従来と同じ
ものが得られることは明白であろう。
来と同一であるため、サーミスタ本来の性能であるサー
ミスタ特性（抵抗特性、サーミスタ定数）も従来と同じ
ものが得られることは明白であろう。
次に本発明の構成による別の効果を説明する。
第２図において、１は絶縁性基板、２は主電極膜。
３は副電極膜であり、これを複数個が隣接する様装置し
た後、スパッタリングにより４の感温抵抗体膜が形成さ
れる。この方法の場合、副電極膜３部が隣接しスパッタ
に対するシャドウ部になるため、副電極膜３部が汚染さ
れることがなく、マスクを設けることが不用となる。従
って、前述したような従来のマスクを取付ける複雑な作
業を除去し作業性を高める効果を得ることができる。
た後、スパッタリングにより４の感温抵抗体膜が形成さ
れる。この方法の場合、副電極膜３部が隣接しスパッタ
に対するシャドウ部になるため、副電極膜３部が汚染さ
れることがなく、マスクを設けることが不用となる。従
って、前述したような従来のマスクを取付ける複雑な作
業を除去し作業性を高める効果を得ることができる。
ここでは、絶縁性基板１が各々１個のサーミスタに独立
した方法で説明をしてき念が、絶縁性基板１が複数個分
連続したシート状で、複数個分のサーミスタ（主電極膜
と感温抵抗体膜）を形成後分離切断をして、副電極膜を
形成する方法でも可能である。
した方法で説明をしてき念が、絶縁性基板１が複数個分
連続したシート状で、複数個分のサーミスタ（主電極膜
と感温抵抗体膜）を形成後分離切断をして、副電極膜を
形成する方法でも可能である。
さらに本発明の構成によれば、副電極膜を絶縁性基板の
対向する側１：画ｉＧ′季、；成するため、従来の平面
形リード線取出し方法以外に、第３図に示すようなダイ
オードなどに利用されているガラス管封着接続の方法な
どにもｉする利点も得られる。
対向する側１：画ｉＧ′季、；成するため、従来の平面
形リード線取出し方法以外に、第３図に示すようなダイ
オードなどに利用されているガラス管封着接続の方法な
どにもｉする利点も得られる。
第３図において１は絶縁性基板、２は主電極膜、３は副
電極膜、４は感温抵抗体膜で構成される本発明の薄膜サ
ーミスタ、５はリード線、６はガラス管で両端部はリー
ド線５に溶融固着している。
電極膜、４は感温抵抗体膜で構成される本発明の薄膜サ
ーミスタ、５はリード線、６はガラス管で両端部はリー
ド線５に溶融固着している。
以上の説明から明らかなように、本発明の薄膜サーミス
タは、副電極膜を絶縁性基板の一平面上から互いに対向
する側面に形成することにより、生産性の向上ならびに
マスク作業の除去を図り量産性を高める効果が得られる
ものである。
タは、副電極膜を絶縁性基板の一平面上から互いに対向
する側面に形成することにより、生産性の向上ならびに
マスク作業の除去を図り量産性を高める効果が得られる
ものである。
第１図は本発明の薄膜サーミスタの構成の一実施例を示
す断面図、第２図は上記薄膜サーミスタの一効果を示す
断面図、第３図は上記薄膜サーミスタの接続方法の応用
例を示す断面図、第４図は従来の薄膜サーミスタの構成
を示す断面図、第６図は従来の薄膜サーミスタの一製造
過程を示す断面図である。 ７ベージ ト・・・・・絶縁性基板、２・・・・・・主電極膜、３
・・・・・・・副電極膜、４・・・・・・感温抵抗体膜
、５・・・・・・・・・リード線、ｅ・・・・・・ガラ
ス管。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名特開
昭５８−８４４０３ （３） 第 １ｒｌ！１ １８３図
す断面図、第２図は上記薄膜サーミスタの一効果を示す
断面図、第３図は上記薄膜サーミスタの接続方法の応用
例を示す断面図、第４図は従来の薄膜サーミスタの構成
を示す断面図、第６図は従来の薄膜サーミスタの一製造
過程を示す断面図である。 ７ベージ ト・・・・・絶縁性基板、２・・・・・・主電極膜、３
・・・・・・・副電極膜、４・・・・・・感温抵抗体膜
、５・・・・・・・・・リード線、ｅ・・・・・・ガラ
ス管。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名特開
昭５８−８４４０３ （３） 第 １ｒｌ！１ １８３図
Claims (1)
- 絶縁性基板の一方の表面に感温抵抗体膜と主電極膜を形
成し、前記表面に隣接した互いに対向する基板側面にリ
ード線接続用の副電極膜が主電極膜と電気的に導通する
ように形成した薄膜サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182062A JPS5884403A (ja) | 1981-11-12 | 1981-11-12 | 薄膜サ−ミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182062A JPS5884403A (ja) | 1981-11-12 | 1981-11-12 | 薄膜サ−ミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884403A true JPS5884403A (ja) | 1983-05-20 |
| JPS6252925B2 JPS6252925B2 (ja) | 1987-11-07 |
Family
ID=16111671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56182062A Granted JPS5884403A (ja) | 1981-11-12 | 1981-11-12 | 薄膜サ−ミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884403A (ja) |
-
1981
- 1981-11-12 JP JP56182062A patent/JPS5884403A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6252925B2 (ja) | 1987-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896081A (en) | Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure | |
| EP0265834B1 (en) | Sensor and method of producing same | |
| ES289469A1 (es) | Proceso de fabricaciën de un circuito dotado de resistencia y capacitancia | |
| US5197804A (en) | Resistance temperature sensor | |
| JPS60175476A (ja) | 集積化半導体装置の製造方法 | |
| JPS5884403A (ja) | 薄膜サ−ミスタの製造方法 | |
| JPS5837907A (ja) | 陽極酸化アルミ感湿膜の製法 | |
| US4138656A (en) | Attachment of leads to electrical components | |
| JPS61181103A (ja) | 白金測温抵抗体 | |
| JPS61242002A (ja) | 薄膜サ−ミスタ | |
| JPS61245502A (ja) | 薄膜サ−ミスタ | |
| JPH10172806A (ja) | 温度センサ及びその製造方法 | |
| US4506193A (en) | Thin film electroluminescent display | |
| JPH10160698A (ja) | マイクロセンサ | |
| JPS5951503A (ja) | サ−ミスタ | |
| JPS61160902A (ja) | 薄膜サ−ミスタ | |
| JP2643004B2 (ja) | ハイブリッドｉｃ基板 | |
| JPH08167826A (ja) | 弾性表面波素子 | |
| JP2562040B2 (ja) | 対称形ＺｎＯバリスタおよびその製造方法 | |
| JPS58182202A (ja) | サ−ミスタの製造法 | |
| JPS63156302A (ja) | 薄膜サ−ミスタ | |
| JPH03124075A (ja) | 超電導素子 | |
| JPS60125535A (ja) | 表面温度センサ | |
| JPS6112787B2 (ja) | ||
| JPH04116903A (ja) | 複合サーミスタ素子およびその製造方法 |