JPS5884422A - 半導体回路装置の製造方法 - Google Patents
半導体回路装置の製造方法Info
- Publication number
- JPS5884422A JPS5884422A JP56180996A JP18099681A JPS5884422A JP S5884422 A JPS5884422 A JP S5884422A JP 56180996 A JP56180996 A JP 56180996A JP 18099681 A JP18099681 A JP 18099681A JP S5884422 A JPS5884422 A JP S5884422A
- Authority
- JP
- Japan
- Prior art keywords
- sapphire
- interface
- film
- aluminium
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3822—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、サファイア基板上にシリコン層を形放し九
、５Ｏ８（Ｓｉｌｉｃｏｎ ｏｎ ８ａｐｐｈｉｍ）型
のＬＳＩ力どの半導体回路装置の製造方法に係り、とく
にＳＯ８膜を改良した半導体回路装置□の製造方法に関
するものである。
、５Ｏ８（Ｓｉｌｉｃｏｎ ｏｎ ８ａｐｐｈｉｍ）型
のＬＳＩ力どの半導体回路装置の製造方法に係り、とく
にＳＯ８膜を改良した半導体回路装置□の製造方法に関
するものである。
第１図に半導体回路装置に用いるＳＯ８膜の堆積直後の
ものを示す、第１図において、ｌはサファイア基板、２
はシリコンエピタキシャル成長層である。第１図に示す
ような堆積直後のＳＯ８膜は、結晶性が悪い丸め、膜中
に半導体回路装置すなわちＳＯ８素子を構成しても、移
動度が低く、リーク電流が大きくなるという欠点があっ
た。
ものを示す、第１図において、ｌはサファイア基板、２
はシリコンエピタキシャル成長層である。第１図に示す
ような堆積直後のＳＯ８膜は、結晶性が悪い丸め、膜中
に半導体回路装置すなわちＳＯ８素子を構成しても、移
動度が低く、リーク電流が大きくなるという欠点があっ
た。
また従来、ＳＯ８膜の形成後に、シリコンをサファイア
基板とシリコン層との界面（以下Ｓｉ／サファイア界面
と記す）にシリコンをイオン注入し、前記界面付近を−
たん非晶質化した後、熱処理を施して表面付近に残され
た結晶性をもつ層から前記界面に向って同相エピタキシ
ャル成長させることにより、界面付近の欠陥を減少させ
ることが知られている。
基板とシリコン層との界面（以下Ｓｉ／サファイア界面
と記す）にシリコンをイオン注入し、前記界面付近を−
たん非晶質化した後、熱処理を施して表面付近に残され
た結晶性をもつ層から前記界面に向って同相エピタキシ
ャル成長させることにより、界面付近の欠陥を減少させ
ることが知られている。
前述のようなシリコンのイオン注入によるＢｉ／サファ
イア界面付近の非晶質層形成を模式的に第２図に示す、
ｉｔ！２図において、ｌはサファイア基板、２はシリコ
ンエピタキシャル成長層、３はシリコンのイオン注入説
明用の矢印、４はシリコンのイオン注入によって形成さ
れた非晶質層を示す、。
イア界面付近の非晶質層形成を模式的に第２図に示す、
ｉｔ！２図において、ｌはサファイア基板、２はシリコ
ンエピタキシャル成長層、３はシリコンのイオン注入説
明用の矢印、４はシリコンのイオン注入によって形成さ
れた非晶質層を示す、。
しかし、前述したような従来の方法で社、前記熱処理に
よってサファイア基板からシリコンエピｔ、タキシャル
成長層へサファイア基板のアルミニウムが熱拡散して、
ＳＯ８膜中に不純物順位を形成すると共に結晶性を低下
させるという問題があった。
よってサファイア基板からシリコンエピｔ、タキシャル
成長層へサファイア基板のアルミニウムが熱拡散して、
ＳＯ８膜中に不純物順位を形成すると共に結晶性を低下
させるという問題があった。
この発明は、前述した問題を解決しようとするものであ
って、酸素をイオン注入し、その後の熱処理による固相
エピタキシャル成長によって結晶性を良好にすることに
より、シリコンエピタキシャル成長層へ熱拡散するアル
ミニウムを酸素でトラップして、不純物順位の形成を抑
制し、電気的特性を向上させることができる、半導体回
路装置の製造方法を提供することを目的としている。
って、酸素をイオン注入し、その後の熱処理による固相
エピタキシャル成長によって結晶性を良好にすることに
より、シリコンエピタキシャル成長層へ熱拡散するアル
ミニウムを酸素でトラップして、不純物順位の形成を抑
制し、電気的特性を向上させることができる、半導体回
路装置の製造方法を提供することを目的としている。
以下、この発明の一実施例につき第３図を参照して説明
する。、第３図において、ｌはサファイア基板、２Ｕシ
リコン工ピタキシヤル成長層、１３は酸素のイオン注入
説明用の矢印、１４は酸素のイオン注入によって形成さ
れた非晶質層を示す。
する。、第３図において、ｌはサファイア基板、２Ｕシ
リコン工ピタキシヤル成長層、１３は酸素のイオン注入
説明用の矢印、１４は酸素のイオン注入によって形成さ
れた非晶質層を示す。
この一実施例による製造方法は、ＳＯ８膜を形成した後
に、８１／サファイア界面付近に、１１４３図の矢印１
３に示すように酸素をイオン注入し、５ｏｓａｏ表面付
近に結晶性をもつ層を残して、他のＳＯ８膜およびＳｉ
／サファイア界面付近を非晶化する。その後、熱処理を
施して表面付近の結晶性をもつ層からＳｉ／サファイア
界面に向って同相エピタキシャル成長させる。
に、８１／サファイア界面付近に、１１４３図の矢印１
３に示すように酸素をイオン注入し、５ｏｓａｏ表面付
近に結晶性をもつ層を残して、他のＳＯ８膜およびＳｉ
／サファイア界面付近を非晶化する。その後、熱処理を
施して表面付近の結晶性をもつ層からＳｉ／サファイア
界面に向って同相エピタキシャル成長させる。
このような製造方法によると、結晶性が改善されると共
に、Ｓｉ／サファイア界面にイオン注入された酸素がア
ルミニウムのトラップとなシ、前記熱処理によってＳＯ
８膜へサファイア基板からアルミニウムが熱拡散するこ
とが妨げられ、ＳＯ８膜中のアルミニウムによる不純物
順位の形成が抑制される。
に、Ｓｉ／サファイア界面にイオン注入された酸素がア
ルミニウムのトラップとなシ、前記熱処理によってＳＯ
８膜へサファイア基板からアルミニウムが熱拡散するこ
とが妨げられ、ＳＯ８膜中のアルミニウムによる不純物
順位の形成が抑制される。
そして、前述のようにして得たＳＯ８膜中に、通常の方
法により、半導体回路素子を構成してＬＳＩなどの半導
体回路装置を製造する。
法により、半導体回路素子を構成してＬＳＩなどの半導
体回路装置を製造する。
以上説明したように、この発明は、Ｓｉ／サファイア界
面付近へ酸素イオンを注入することにより、ＳＯ８膜の
結晶性が改善されると共に、イオン注入された酸素がサ
ファイア基板からＳＯ８膜へのアルミニウムの熱拡散に
対するトラップとなシ。
面付近へ酸素イオンを注入することにより、ＳＯ８膜の
結晶性が改善されると共に、イオン注入された酸素がサ
ファイア基板からＳＯ８膜へのアルミニウムの熱拡散に
対するトラップとなシ。
アルミニウムの拡散を妨げて、これによるＳＯ８膜中の
不純物順位の形成を抑制することができるので、ＳＯ８
膜中に構成された半導体素子のリーク電流が低減し、ま
た移動度の増大によシ、電気的特性が向上するという効
果がある。
不純物順位の形成を抑制することができるので、ＳＯ８
膜中に構成された半導体素子のリーク電流が低減し、ま
た移動度の増大によシ、電気的特性が向上するという効
果がある。
第１図は堆積直後のＳ６Ｓ膜の断面図、＠２図は従来法
のシリコンイオン注入によるＳｉ／サファイア界面付近
の非晶質形成を示す模式図、第３図はこの発明の一実施
例の酸素注入によるＳｉ／サファイア界面付近の非晶質
形成を示す模式図である。 ｌ・・・サファイア基板、２・・・シリコンエピタキシ
ャル成長層、３・・・シリコンイオン注入を説明するた
めの矢印、４・・・イオン注入により形成され九非晶質
層、１３・・・酸素イオン注入をｉ明する九峠の矢印、
１４・・・イオン注入により形成された非晶質層。 矛１図 矛２図 ：１−３図 手続補正書 昭和５７年５月２８日 特許庁長官島 １）春 樹殿 １、事件の表示 昭和８６年 特許 願第 １８０９９６ 号２、発Ｗ
ｉＩＯ名称 中導体装置Ｏ製造方妹 ３、補正をする者 事件との関係 特許 出願人（０！９）沖電
気工粛株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）発−ｏ＋＋ｎｉｅ＊ａｏｓ ７、補正の内容 ｌ）明細書１頁３行「半導体回路装置の製造方法」を「
半導体装置の製造方法」と訂正する。 ２）明細書の「２、特許請求の範囲」を別紙の通り訂正
する。 ３）明細書１頁１５行、１６行、１８行、３頁１１行、
４頁１５行「半導体回路装置」を各々「半導体装置」と
訂正する。 ４）明細書３頁２行、１０行、４頁１１行、５頁２行「
不純物順位」を各々「不純物単位」と訂正する◎ ２、特許請求の範囲 サファイア基板上にシリコン層を形成した半導体装置の
製造方法において、酸素をイオン注入してサファイア基
板とシリコン層の界面付近を−たん非晶質化した後、熱
処理を施して表面付近く残された結晶性をもつ層から前
記界ｒｒｊＫ向って同相エピタキシャル成長させること
を特徴とする半導体装置の製造方法。
のシリコンイオン注入によるＳｉ／サファイア界面付近
の非晶質形成を示す模式図、第３図はこの発明の一実施
例の酸素注入によるＳｉ／サファイア界面付近の非晶質
形成を示す模式図である。 ｌ・・・サファイア基板、２・・・シリコンエピタキシ
ャル成長層、３・・・シリコンイオン注入を説明するた
めの矢印、４・・・イオン注入により形成され九非晶質
層、１３・・・酸素イオン注入をｉ明する九峠の矢印、
１４・・・イオン注入により形成された非晶質層。 矛１図 矛２図 ：１−３図 手続補正書 昭和５７年５月２８日 特許庁長官島 １）春 樹殿 １、事件の表示 昭和８６年 特許 願第 １８０９９６ 号２、発Ｗ
ｉＩＯ名称 中導体装置Ｏ製造方妹 ３、補正をする者 事件との関係 特許 出願人（０！９）沖電
気工粛株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）発−ｏ＋＋ｎｉｅ＊ａｏｓ ７、補正の内容 ｌ）明細書１頁３行「半導体回路装置の製造方法」を「
半導体装置の製造方法」と訂正する。 ２）明細書の「２、特許請求の範囲」を別紙の通り訂正
する。 ３）明細書１頁１５行、１６行、１８行、３頁１１行、
４頁１５行「半導体回路装置」を各々「半導体装置」と
訂正する。 ４）明細書３頁２行、１０行、４頁１１行、５頁２行「
不純物順位」を各々「不純物単位」と訂正する◎ ２、特許請求の範囲 サファイア基板上にシリコン層を形成した半導体装置の
製造方法において、酸素をイオン注入してサファイア基
板とシリコン層の界面付近を−たん非晶質化した後、熱
処理を施して表面付近く残された結晶性をもつ層から前
記界ｒｒｊＫ向って同相エピタキシャル成長させること
を特徴とする半導体装置の製造方法。
Claims (1)
- サファイア基板上にシリコン層を形成した半導体回路装
置の製造方法において、酸素をイオン注入してサファイ
ア基板とシリコン層の界面付近を−たん非晶質化した後
、熱処理を施して表面付近に残された結晶性をもつ層か
ら前記界面に向って固相エピタキシャル成長させること
を特徴とする半導体回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180996A JPS5884422A (ja) | 1981-11-13 | 1981-11-13 | 半導体回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180996A JPS5884422A (ja) | 1981-11-13 | 1981-11-13 | 半導体回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884422A true JPS5884422A (ja) | 1983-05-20 |
Family
ID=16092904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180996A Pending JPS5884422A (ja) | 1981-11-13 | 1981-11-13 | 半導体回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140518A (ja) * | 1986-12-02 | 1988-06-13 | Sanyo Electric Co Ltd | Ｓｏｉ基板の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50141283A (ja) * | 1974-04-22 | 1975-11-13 | ||
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
-
1981
- 1981-11-13 JP JP56180996A patent/JPS5884422A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50141283A (ja) * | 1974-04-22 | 1975-11-13 | ||
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140518A (ja) * | 1986-12-02 | 1988-06-13 | Sanyo Electric Co Ltd | Ｓｏｉ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4969031A (en) | Semiconductor devices and method for making the same | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US5313077A (en) | Insulated gate field effect transistor and its manufacturing method | |
| US4841347A (en) | MOS VLSI device having shallow junctions and method of making same | |
| JPH0738102A (ja) | 高耐圧半導体装置の製造方法 | |
| JPS5884422A (ja) | 半導体回路装置の製造方法 | |
| JPS61208829A (ja) | 半導体装置の製造方法 | |
| EP0762490A2 (en) | Method of manufacturing a LDD-MOSFET | |
| JPH0689870A (ja) | 半導体素子の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JPH0533527B2 (ja) | ||
| JPS6238869B2 (ja) | ||
| JPH11238871A (ja) | 半導体装置 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPH01258414A (ja) | 半導体装置 | |
| JPS63117459A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH01181473A (ja) | 半導体装置及びその製造方法 | |
| JPH0795535B2 (ja) | 半導体装置の製造方法 | |
| JPH05175238A (ja) | 接合型電界効果トランジスタ | |
| JPS60236257A (ja) | 半導体装置 | |
| JPH0481338B2 (ja) | ||
| JPH05110079A (ja) | 半導体装置の製造方法 | |
| JPH02187035A (ja) | 半導体装置の製造方法 | |
| JPH0496325A (ja) | 不純物拡散層 |