JPS5884465A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS5884465A JPS5884465A JP56182653A JP18265381A JPS5884465A JP S5884465 A JPS5884465 A JP S5884465A JP 56182653 A JP56182653 A JP 56182653A JP 18265381 A JP18265381 A JP 18265381A JP S5884465 A JPS5884465 A JP S5884465A
- Authority
- JP
- Japan
- Prior art keywords
- silicon thin
- film
- polycrystalline silicon
- thin film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果薄膜トランジスタ等Ｏ半導体素子に関
し、更に詳ＪＩＫは多結晶シリコン薄膜半導体層でその
主要部を構成した半導体素子に関する一〇である。
し、更に詳ＪＩＫは多結晶シリコン薄膜半導体層でその
主要部を構成した半導体素子に関する一〇である。
最近、両像読取用としてＯ１長尺化−次元７オドセンｔ
や大面積化二次元フォトセンナ等の画像ａｍ値置Ｏ走査
−路部、或いは液晶（Ｌ、Ｃと略記する）中、エレクト
ロクローζ−材料（！ｉ：Ｃと略記する）ＩＩ！いはエ
レクトール建ネツセンス材料（ＥＬと略記する）を利用
した１１ｉ＊表示デバイスの駆動回路ｓｔ１これ等の大
面積化に伴って所定の基板上に形成し九シリコン薄膜を
素材として形成することが提案されてｖｈｈ 。
や大面積化二次元フォトセンナ等の画像ａｍ値置Ｏ走査
−路部、或いは液晶（Ｌ、Ｃと略記する）中、エレクト
ロクローζ−材料（！ｉ：Ｃと略記する）ＩＩ！いはエ
レクトール建ネツセンス材料（ＥＬと略記する）を利用
した１１ｉ＊表示デバイスの駆動回路ｓｔ１これ等の大
面積化に伴って所定の基板上に形成し九シリコン薄膜を
素材として形成することが提案されてｖｈｈ 。
斯かるシリコン薄膜は、よ〕高速化、よ）高機能化され
丸太証の画像読取装置中ｍ像＃Ｉ示義置Ｏ痰楓から、非
品質であるよｉ４多錆晶で番ることが望まれている。そ
ＯＪＩ由０１つとして上記Ｏ如ｔｏ高速、高機能の１！
堆装置ＯＳ査回路部中画像表示装置の駆動回路部を形成
すみ為の素材となるシリコン薄膜の性能を表わす値とし
て例えばＴＰＴの実効キャリア移動度（ｅｆｆｅｃｔｉ
ｖｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ ） ＃ｅｆ
ｆとしては、大きいことが要求されるが、通常の放電分
解法で得られる非晶質シリコン薄膜に於いては精々０、
１ ｄ／ Ｖ−ｓｅａ ＠度であって、単結晶シリコン
で作成したＭＯ８ｔｊ１トランジスタに較べて蕩かに劣
り、所望の要求を満たすもので゛ないことが移１ｌｂＩ
Ｉｌが小さいことから、非晶質シリコン薄膜は薄膜作成
上の容易さと生産コストの安価を生かし切れないという
不都合さを内在している。
丸太証の画像読取装置中ｍ像＃Ｉ示義置Ｏ痰楓から、非
品質であるよｉ４多錆晶で番ることが望まれている。そ
ＯＪＩ由０１つとして上記Ｏ如ｔｏ高速、高機能の１！
堆装置ＯＳ査回路部中画像表示装置の駆動回路部を形成
すみ為の素材となるシリコン薄膜の性能を表わす値とし
て例えばＴＰＴの実効キャリア移動度（ｅｆｆｅｃｔｉ
ｖｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ ） ＃ｅｆ
ｆとしては、大きいことが要求されるが、通常の放電分
解法で得られる非晶質シリコン薄膜に於いては精々０、
１ ｄ／ Ｖ−ｓｅａ ＠度であって、単結晶シリコン
で作成したＭＯ８ｔｊ１トランジスタに較べて蕩かに劣
り、所望の要求を満たすもので゛ないことが移１ｌｂＩ
Ｉｌが小さいことから、非晶質シリコン薄膜は薄膜作成
上の容易さと生産コストの安価を生かし切れないという
不都合さを内在している。
又、非晶質シリコンは本質的に経時変化が内在していて
単結晶に比べて劣る。
単結晶に比べて劣る。
これに対して、多結晶シリコン薄膜は、実−スにしたと
きのその移動度μ・ｆｆが遥かに大きく、理論的には現
在得られている値よ）も、更に大きな値の移動度μｅｆ
ｆを有するものが作成され得る可能性を有している。又
、経時変化に関しても安定であることが期待される。
きのその移動度μ・ｆｆが遥かに大きく、理論的には現
在得られている値よ）も、更に大きな値の移動度μｅｆ
ｆを有するものが作成され得る可能性を有している。又
、経時変化に関しても安定であることが期待される。
多結晶シリコン薄ａｔ所定Ｏｊ！板上に大面積に亘って
作成する方法としては、 ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄ＠ｐ
ｏｓｉｔｉｏｎ ）法、Ｌ Ｐ ＣＶ ｐ （Ｌｏｗ
Ｐｒｅｓｓｓｕｒｅ Ｃｈａｎｘｉｅａｌ Ｖａｐｏｕ
ｒＤ＠ｐｏｓｉｔｉｏｎ 法、 Ｍ Ｂ Ｅ （
Ｍｏ１ｅｃｕｌａｒ Ｂ＠ａｍＥｐｌｔ＊ｘ”ｌ ）
法、Ｉ Ｐ （Ｉｏｎ Ｐｌａｔｉｎｇ）法、ＧＤ（Ｇ
ｌｏｗ Ｄｉｓｃｈａｒｇｅ ）法等が知られてｉる。
作成する方法としては、 ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄ＠ｐ
ｏｓｉｔｉｏｎ ）法、Ｌ Ｐ ＣＶ ｐ （Ｌｏｗ
Ｐｒｅｓｓｓｕｒｅ Ｃｈａｎｘｉｅａｌ Ｖａｐｏｕ
ｒＤ＠ｐｏｓｉｔｉｏｎ 法、 Ｍ Ｂ Ｅ （
Ｍｏ１ｅｃｕｌａｒ Ｂ＠ａｍＥｐｌｔ＊ｘ”ｌ ）
法、Ｉ Ｐ （Ｉｏｎ Ｐｌａｔｉｎｇ）法、ＧＤ（Ｇ
ｌｏｗ Ｄｉｓｃｈａｒｇｅ ）法等が知られてｉる。
いずれの方法においても、基板温度はＡ＆るが、大面積
の基板の上に多結晶シリコン薄膜が作製できることが知
られている。
の基板の上に多結晶シリコン薄膜が作製できることが知
られている。
しかしながら、従来、これらの方法によって作製され九
多結晶シリコン酵膜牛導体層で主要Ｓｔ構成した半導体
素子或いは半導体デバイスが所望され比特性及び信頼性
を充分発揮できないのが現状で６Δ□６ 本発明は上記の点に艦み成されたものでＴｏり鋭意検討
の結果多結晶シリコン薄膜半導体層で主要部を構成した
半導体素子又は半導体デバイスの性能及び特性の安定性
Ｆｉ、（１）多結晶シリコ基いている。即ち、形成され
喪中導体層中に水素原子がある量範囲でふくまれること
、４Ｉｙ＆のエツチング液に対するエツチング速度が、
ある値以下であることが、素子特性、μｅｆｆ及び特性
の経時的な安定性を向上させ、実用上極めて優れ次使用
特性を示し、デバイスとして設計した際にも各素子の特
性上のバラツキを実質的に解消し得、実用性を飛躍的に
高めることを見出し九ものである。
多結晶シリコン酵膜牛導体層で主要Ｓｔ構成した半導体
素子或いは半導体デバイスが所望され比特性及び信頼性
を充分発揮できないのが現状で６Δ□６ 本発明は上記の点に艦み成されたものでＴｏり鋭意検討
の結果多結晶シリコン薄膜半導体層で主要部を構成した
半導体素子又は半導体デバイスの性能及び特性の安定性
Ｆｉ、（１）多結晶シリコ基いている。即ち、形成され
喪中導体層中に水素原子がある量範囲でふくまれること
、４Ｉｙ＆のエツチング液に対するエツチング速度が、
ある値以下であることが、素子特性、μｅｆｆ及び特性
の経時的な安定性を向上させ、実用上極めて優れ次使用
特性を示し、デバイスとして設計した際にも各素子の特
性上のバラツキを実質的に解消し得、実用性を飛躍的に
高めることを見出し九ものである。
本尭ａＯ目的とするところは、素子特性、μｏｆｆが従
来の多結晶シリコン薄膜中導体層で主要部を構成した半
導体素子に較べて飛躍的に向上してお９、素子特性の経
時的変化が実質的になく、極めて優れた使用特性を示す
半導体素子を提供することである。
来の多結晶シリコン薄膜中導体層で主要部を構成した半
導体素子に較べて飛躍的に向上してお９、素子特性の経
時的変化が実質的になく、極めて優れた使用特性を示す
半導体素子を提供することである。
本発明の半導体素子は３ ａｔｏｍｉｃχ′以下の水素
原子を含有し、且つ混合比が容量比で１：３：６０弗酸
（５０ｖｏｌ％水溶＊）：硝酸（ｄ＝１．ＨＩ。
原子を含有し、且つ混合比が容量比で１：３：６０弗酸
（５０ｖｏｌ％水溶＊）：硝酸（ｄ＝１．ＨＩ。
６０ｖｏｌ−水溶液）：氷酢酸から成るエツチング液に
よるエツチング速度が２０ム／＠＠Ｃ以下０４Ｉ性を有
する多結晶シリコン薄膜半導体層でその主要部が構成さ
れている事を特徴とする。
よるエツチング速度が２０ム／＠＠Ｃ以下０４Ｉ性を有
する多結晶シリコン薄膜半導体層でその主要部が構成さ
れている事を特徴とする。
又、多結晶シリコン薄膜のＸｉｉ回折パターン又は電子
線回折パターイ（２２０）の回折強度が、全体ｏｂ薪強
度に対して３０ｓ以上、或ｉは又、多結晶シリコン薄膜
の平均結晶粒径（平均ダレインサイズ）が、２００Ａ以
上であるとされる事によシ、本ｇｉｔ、明の目的がよシ
一層効果的に達成される。
線回折パターイ（２２０）の回折強度が、全体ｏｂ薪強
度に対して３０ｓ以上、或ｉは又、多結晶シリコン薄膜
の平均結晶粒径（平均ダレインサイズ）が、２００Ａ以
上であるとされる事によシ、本ｇｉｔ、明の目的がよシ
一層効果的に達成される。
この様な、Ｈ含有量及び表面凹凸性を有する多結晶シリ
コン薄膜を素材として作製される半導体素子の一例とし
て０１１ｔ昇効未薄膜トランジスタ（ＦＥ−ＴＦＴ ）
は、トランジスタ４１性（ｌＩ効キャリアーモビリティ
、スレクユホールト電圧、０Ｎ１０ＦＦＢ４，１−等）
が良好となｐ１連続動作によるトランジスタ特性の経時
変化もなく、かつ素子の歩留９及び特性のパッツ命の低
下も著しく向上させることが出来る丸めにＬＣ，ＢＬ或
いはＥＣ等を利用し九表示或いはｉｉｉ＊デバイス等の
走査回路中履Ｉｍ１回路を安定して提供することが出来
る。
コン薄膜を素材として作製される半導体素子の一例とし
て０１１ｔ昇効未薄膜トランジスタ（ＦＥ−ＴＦＴ ）
は、トランジスタ４１性（ｌＩ効キャリアーモビリティ
、スレクユホールト電圧、０Ｎ１０ＦＦＢ４，１−等）
が良好となｐ１連続動作によるトランジスタ特性の経時
変化もなく、かつ素子の歩留９及び特性のパッツ命の低
下も著しく向上させることが出来る丸めにＬＣ，ＢＬ或
いはＥＣ等を利用し九表示或いはｉｉｉ＊デバイス等の
走査回路中履Ｉｍ１回路を安定して提供することが出来
る。
本発明においては、多結晶シリコン薄膜に含有するＨ
ｔ ｔ Ｏ，０１ａｔｌ！以上にすることによって、種
々のトランジスタ骨性を向上させること７が出来る。多
結晶シリコン薄Ｊｌ［Ｋ含有されるＨｌは、主に多結晶
シリコンのグレインパクダｖ−’、ｗ存在し、５ｉ−ｎ
ｏ形でｓｉｘ子と結合している！、Ｓｉ−鵬、８１＊Ｉ
ｉ、ｏｍき結合形態のものや遊離水嵩も含んでいること
が予纏され、これ等不安定な状履で含有されている水素
に起因して、その特性の経時的変化が生じているものと
思われるが本発明者らの多くの実験事実から３ａｔ−％
以下ＯＨ量においては、トランジスタ特性の劣化％に経
時変化を起させることは、はとんどなく、上述のように
連続的にトランジスタ動作を行った場合、実効キャリア
ーモビリティの減少が見られかつ出力ドレインＩＩＩｍ
が時間とともに減少し、スレシュホールド電圧が変化す
るという経１ａｔ４１１度とするのが望ましい。
ｔ ｔ Ｏ，０１ａｔｌ！以上にすることによって、種
々のトランジスタ骨性を向上させること７が出来る。多
結晶シリコン薄Ｊｌ［Ｋ含有されるＨｌは、主に多結晶
シリコンのグレインパクダｖ−’、ｗ存在し、５ｉ−ｎ
ｏ形でｓｉｘ子と結合している！、Ｓｉ−鵬、８１＊Ｉ
ｉ、ｏｍき結合形態のものや遊離水嵩も含んでいること
が予纏され、これ等不安定な状履で含有されている水素
に起因して、その特性の経時的変化が生じているものと
思われるが本発明者らの多くの実験事実から３ａｔ−％
以下ＯＨ量においては、トランジスタ特性の劣化％に経
時変化を起させることは、はとんどなく、上述のように
連続的にトランジスタ動作を行った場合、実効キャリア
ーモビリティの減少が見られかつ出力ドレインＩＩＩｍ
が時間とともに減少し、スレシュホールド電圧が変化す
るという経１ａｔ４１１度とするのが望ましい。
本発明に於いて規定する多結晶シリコン薄膜中に含まれ
ている水素量の測定は、０．１ａｔ（ａｔｏｍｌｃ）チ
以上は通常化学分析で用いられている水素分析針（Ｐｅ
ｒｋムｎ−、Ｅｌａｈｅｒ社製Ｍｏｄｅｌ−２４０１１
１１元素分析針）により行つ九。いずれも試料は５ｍｊ
ｌ を分析針ホルダー中に装置し水嵩重量を測定し、膜
中に含まれる水嵩量を轟ｔｏｍ１ｃｍで算出した。
ている水素量の測定は、０．１ａｔ（ａｔｏｍｌｃ）チ
以上は通常化学分析で用いられている水素分析針（Ｐｅ
ｒｋムｎ−、Ｅｌａｈｅｒ社製Ｍｏｄｅｌ−２４０１１
１１元素分析針）により行つ九。いずれも試料は５ｍｊ
ｌ を分析針ホルダー中に装置し水嵩重量を測定し、膜
中に含まれる水嵩量を轟ｔｏｍ１ｃｍで算出した。
０、 ｌ ａｔ （ａｔｏｍｉｃ）ＩＩＧ以下の微小量
分析は二次イオン質量分析計−８Ｉ ＮＳ −（Ｇａｍ
ｅｅａ ：＃に＄ＩＭｏｄｅｌ ＩＭＳ −３ｔ ）に
より行った。この分析法蒸着し、−次イオンビームのイ
オンエネルギーｔ８ＫＪＶとし、ｔｙ：ｆル＠＠ ５
Ｘ １０−”Ａ、スポットサイズ５０ＪＱＸｌ径としエ
ツチング面積紘２５０ Ｘ ２５０μｍとして、８ｉ
に対するＨイオンＯ検出強度比を求め水嵩含有量をａ
ｔｏｍ１ｅ％で算出し喪。
分析は二次イオン質量分析計−８Ｉ ＮＳ −（Ｇａｍ
ｅｅａ ：＃に＄ＩＭｏｄｅｌ ＩＭＳ −３ｔ ）に
より行った。この分析法蒸着し、−次イオンビームのイ
オンエネルギーｔ８ＫＪＶとし、ｔｙ：ｆル＠＠ ５
Ｘ １０−”Ａ、スポットサイズ５０ＪＱＸｌ径としエ
ツチング面積紘２５０ Ｘ ２５０μｍとして、８ｉ
に対するＨイオンＯ検出強度比を求め水嵩含有量をａ
ｔｏｍ１ｅ％で算出し喪。
従来多結晶シリコン薄膜は７００℃以下の低温で形成さ
れた場合には、ηりとしてμｅｆｆ、安定性など所望の
性能が連成されていなかつ喪が前記３項目水嵩量、エツ
チングレートを満足する膜であれば高性能９丁が提供可
能であることが判明し友。
れた場合には、ηりとしてμｅｆｆ、安定性など所望の
性能が連成されていなかつ喪が前記３項目水嵩量、エツ
チングレートを満足する膜であれば高性能９丁が提供可
能であることが判明し友。
先のｓｉｉ＊ｌＩｌ！装置や表示装置の走査回路部中部
ｌＩｈ回路部及び表示部管構成するＴＰＴ素子の半導体
層として多結晶シリコン薄Ｉ［を形成する基板材料と、
安価な＃科であるガラス、セラミックスが望ましい０本
実＠に係る多結晶質シリコン薄膜は、こＯＸ求を満良し
工業的に従来よシ切望されているＴＰＴを提供するもの
である。
ｌＩｈ回路部及び表示部管構成するＴＰＴ素子の半導体
層として多結晶シリコン薄Ｉ［を形成する基板材料と、
安価な＃科であるガラス、セラミックスが望ましい０本
実＠に係る多結晶質シリコン薄膜は、こＯＸ求を満良し
工業的に従来よシ切望されているＴＰＴを提供するもの
である。
本発明におｉて、開示されるように、特に水素化シリコ
ン化合物のガスのグロー放電分解法、為雰囲気でのシリ
コンのスパッタリング法、イオンブレーティング法、超
高真空蒸着法にお−ては、基板表面温度が５００℃以下
（約３５０〜５００℃の範囲）で本発明の目的に合致し
うる多結晶シリコン薄膜の形成が可能である０この事実
は、大面積のデバイス用の大面積にわ喪る駆ＩＩｈ回路
中走査回路の作製において、基板の均−加熱中安価な大
面積基板材料という点で有刹であるだけでなく、透過層
の表示素子用の基板中基板貴入射蓋Ｏ光電変換受元素子
の場合等ｉｉｉ像デバイスの応用において透光性のガラ
ス基板が多く値まれてお）、とＯ１！求に答えうるもの
として重要である。
ン化合物のガスのグロー放電分解法、為雰囲気でのシリ
コンのスパッタリング法、イオンブレーティング法、超
高真空蒸着法にお−ては、基板表面温度が５００℃以下
（約３５０〜５００℃の範囲）で本発明の目的に合致し
うる多結晶シリコン薄膜の形成が可能である０この事実
は、大面積のデバイス用の大面積にわ喪る駆ＩＩｈ回路
中走査回路の作製において、基板の均−加熱中安価な大
面積基板材料という点で有刹であるだけでなく、透過層
の表示素子用の基板中基板貴入射蓋Ｏ光電変換受元素子
の場合等ｉｉｉ像デバイスの応用において透光性のガラ
ス基板が多く値まれてお）、とＯ１！求に答えうるもの
として重要である。
従って、本発明によれば従来技術ｒＩ２ぺて、低温度領
域をも実施することが出来る為に、従来法で使用されて
いる高融点ガラス、硬ガラス等の耐熱性ガラス、耐熱性
セラミックス、ナ７アイヤ、スピネル、シリコンウェー
ハー等の伽に、一般の低融点ガラス、耐１ＩＩＩ性プク
スチックス、等も使用され得る。
域をも実施することが出来る為に、従来法で使用されて
いる高融点ガラス、硬ガラス等の耐熱性ガラス、耐熱性
セラミックス、ナ７アイヤ、スピネル、シリコンウェー
ハー等の伽に、一般の低融点ガラス、耐１ＩＩＩ性プク
スチックス、等も使用され得る。
ガラス基板としては、軟化点温度が６３０″ｏＯ並ガラ
ス、軟化点が７８０υの普通硬質ガラス、軟化点温度が
８２０’ＯＯ＊ｉ［質ガフ−Ｘ（ＪＩＳＩＭ超硬質ガラ
ス）、等が挙げられる。
ス、軟化点が７８０υの普通硬質ガラス、軟化点温度が
８２０’ＯＯ＊ｉ［質ガフ−Ｘ（ＪＩＳＩＭ超硬質ガラ
ス）、等が挙げられる。
本発明Ｏ実施例に於いては基板ガラスとして軟化点の低
い並ガ２ス（ソーダガラス）のうち主としてコーニング
ナ７０５９ガ２スを用い友が、軟化点が１５００℃の石
英ｊラス勢を基板としても可能である◎しかし、実用上
からは、並ガ２スを用いることは安価で大面積に亘って
薄膜トランジスターを作製する上で有利である。
い並ガ２ス（ソーダガラス）のうち主としてコーニング
ナ７０５９ガ２スを用い友が、軟化点が１５００℃の石
英ｊラス勢を基板としても可能である◎しかし、実用上
からは、並ガ２スを用いることは安価で大面積に亘って
薄膜トランジスターを作製する上で有利である。
この橡に形成される多結晶シリコン薄膜半導体層中に含
有される水嵩の量がその作成条件、作成手順、作成法に
よって種々変化するものであるが多結晶シリコン薄膜中
に含まれる水嵩量と半導体素子の一例としてのＴＦ’ｒ
（ｔ） ４Ｉ性の関係を明らかにする為、種々な作成
条件によって形成した多結晶シリ；ン薄膜中に含有され
る水嵩の量を欄定し、かつ水素量の異なるサンプルの各
々を半導体層としたＴＰＴを作成して検討し九緒果薄膜
中の水素量は３ａｔ−一〜０．０１ ｓｔ−一が善く好
ましいことが判明し良。
有される水嵩の量がその作成条件、作成手順、作成法に
よって種々変化するものであるが多結晶シリコン薄膜中
に含まれる水嵩量と半導体素子の一例としてのＴＦ’ｒ
（ｔ） ４Ｉ性の関係を明らかにする為、種々な作成
条件によって形成した多結晶シリ；ン薄膜中に含有され
る水嵩の量を欄定し、かつ水素量の異なるサンプルの各
々を半導体層としたＴＰＴを作成して検討し九緒果薄膜
中の水素量は３ａｔ−一〜０．０１ ｓｔ−一が善く好
ましいことが判明し良。
本発明の半導体素子の主要ｉｍｔ−構成する多結晶シリ
コン薄膜半導体層ＯＸ！１回折又は電子−回折パターン
において面指数（２２０）面からの回折強度が全ての面
指数からの回折強度（全關折強度）の３０チ以上であシ
、又、平均結晶粒径が２００Ａ以上とされることにより
、本発明の目的が一層効果的に達成される。
コン薄膜半導体層ＯＸ！１回折又は電子−回折パターン
において面指数（２２０）面からの回折強度が全ての面
指数からの回折強度（全關折強度）の３０チ以上であシ
、又、平均結晶粒径が２００Ａ以上とされることにより
、本発明の目的が一層効果的に達成される。
本発明者等によれば多結晶質シリコン薄膜中に含有され
る水素の量は膜形成法及び膜作成条件により大幅に変る
ことが確められている。例えばシランのグロー放電によ
って膜を作成する場合には、放電パワー、圧力、基板温
度、ガス流量、Ｚラン等の原料ガスの稀釈度及び稀釈ガ
ス種などにより膜中に含まれる水素量は種々変化する。
る水素の量は膜形成法及び膜作成条件により大幅に変る
ことが確められている。例えばシランのグロー放電によ
って膜を作成する場合には、放電パワー、圧力、基板温
度、ガス流量、Ｚラン等の原料ガスの稀釈度及び稀釈ガ
ス種などにより膜中に含まれる水素量は種々変化する。
次に、多結晶シリコン薄膜のエツチング適度（エツチン
グレート）とｎτの特性との相関について詳細にＯべる
０ 本発明の半導体素子の主要部を構成する多結晶シリコン
部属Ｏ評価として膜のエツチング速度は膜質や膜°Ｏ緻
書性を現わす重畳な測定量であることが本発明者等によ
って確められ良０本実ＷＡＫ於けるエツチングレートを
規定するのに用いられたエツチング液としてはシリコン
結晶の代表的エツチング液であるＯ 弗酸、硝酸、酢酸の温合ｌ１ｔ−用いた。そＯ混合ＩＩ
ハ弗＠ （５０ｖｏ １％水１１１Ｅ）、硝酸（ｄ＝
１−３８゜６０ｖｏｌチ水溶ＩＫ）、氷酢酸から構成さ
れ、それ等の組成比が１：３：６であって、ｐ ｍ ０
．３Ω・１のシリコンウェハーをエツチングし九ｌＩＯ
エツチングレートを求めると１５Ａ／ｓｅｃで６つ九（
但し、エツチング温度は２５℃）０上記の酸は、電子工
業用薬品として通常市販されてｉるもので容易に入手可
能であるＯ 多結晶シリコン薄膜のエツチングレートは膜作成条件に
より種々変ることが知られており上記エツチング縄虞淑
では１５λ／ｓｅｅ〜８０ν−・Ｃに亘って変ることが
本発明者等で確められ九〇そこでエツチングレートの異
る種々な多結晶シリコン薄膜を半導体層としてＴＰＴを
作成し、エツチングレートとの相関を調べたところ、ｎ
り特性として好ましｈｊｍのエツチングレートは２０Ａ
／ｓｅｃ以下のものであることが判明し九〇多結晶シリ
コン薄膜の結晶性には、膜作成法、膜作成条件によって
種々のものが得られることが知られている０ 本発明に於いては配向性を真べる方法としてはＸ！Ｉ闘
折、鬼子線回折、で行った０作成した各多結晶シリコン
膜Ｏｘ纏回折＊＊ｔ Ｒ１ｇａｋｕ電機製Ｘ線デイフ２
クトメーター（鋼管球３５ｋＶ １０ｎｘム）によりａ
ｌｌ定し、比較を行つえ。
グレート）とｎτの特性との相関について詳細にＯべる
０ 本発明の半導体素子の主要部を構成する多結晶シリコン
部属Ｏ評価として膜のエツチング速度は膜質や膜°Ｏ緻
書性を現わす重畳な測定量であることが本発明者等によ
って確められ良０本実ＷＡＫ於けるエツチングレートを
規定するのに用いられたエツチング液としてはシリコン
結晶の代表的エツチング液であるＯ 弗酸、硝酸、酢酸の温合ｌ１ｔ−用いた。そＯ混合ＩＩ
ハ弗＠ （５０ｖｏ １％水１１１Ｅ）、硝酸（ｄ＝
１−３８゜６０ｖｏｌチ水溶ＩＫ）、氷酢酸から構成さ
れ、それ等の組成比が１：３：６であって、ｐ ｍ ０
．３Ω・１のシリコンウェハーをエツチングし九ｌＩＯ
エツチングレートを求めると１５Ａ／ｓｅｃで６つ九（
但し、エツチング温度は２５℃）０上記の酸は、電子工
業用薬品として通常市販されてｉるもので容易に入手可
能であるＯ 多結晶シリコン薄膜のエツチングレートは膜作成条件に
より種々変ることが知られており上記エツチング縄虞淑
では１５λ／ｓｅｅ〜８０ν−・Ｃに亘って変ることが
本発明者等で確められ九〇そこでエツチングレートの異
る種々な多結晶シリコン薄膜を半導体層としてＴＰＴを
作成し、エツチングレートとの相関を調べたところ、ｎ
り特性として好ましｈｊｍのエツチングレートは２０Ａ
／ｓｅｃ以下のものであることが判明し九〇多結晶シリ
コン薄膜の結晶性には、膜作成法、膜作成条件によって
種々のものが得られることが知られている０ 本発明に於いては配向性を真べる方法としてはＸ！Ｉ闘
折、鬼子線回折、で行った０作成した各多結晶シリコン
膜Ｏｘ纏回折＊＊ｔ Ｒ１ｇａｋｕ電機製Ｘ線デイフ２
クトメーター（鋼管球３５ｋＶ １０ｎｘム）によりａ
ｌｌ定し、比較を行つえ。
―折角２０は２０°〜６５＠まで変化させて（１１１）
。
。
（２２０） ＃ （３１１） Ｏ回折ピークを検出して
その回折強度よ〉求め比ｔ−職って指標とし友０又、併
行して電子線回折強度を日本電子ｍ願黴蝿（ｎ麗−１０
０Ｕ ）の電子−回折ノ（ターンＯ回折強度Ｏ違いよシ
絖みとり、その−折強ＩＩＬＯ比を求めた。
その回折強度よ〉求め比ｔ−職って指標とし友０又、併
行して電子線回折強度を日本電子ｍ願黴蝿（ｎ麗−１０
０Ｕ ）の電子−回折ノ（ターンＯ回折強度Ｏ違いよシ
絖みとり、その−折強ＩＩＬＯ比を求めた。
ＡＳＴＭカード（Ａ ２７−１４０２ 、 ＪＣＰ戊１
９７７ ）によれば、配向の全くない多結晶シリコン薄
膜０場合回折強度の大きい面（ｂｔｋｔｊ）表示で（１
１１） ： （！２Ｇ） ： （３１１） −１００：
５５ ： ３０で、（２２０）だけＭＲ夛出してみる
と全回折強度に対する比、すなわち、 （２２０）の關Ｎ強度／（総圓折強度）は約（５５／２
５Ｇ） Ｘ １０Ｇ −２２１テＴｏ ｈ。
９７７ ）によれば、配向の全くない多結晶シリコン薄
膜０場合回折強度の大きい面（ｂｔｋｔｊ）表示で（１
１１） ： （！２Ｇ） ： （３１１） −１００：
５５ ： ３０で、（２２０）だけＭＲ夛出してみる
と全回折強度に対する比、すなわち、 （２２０）の關Ｎ強度／（総圓折強度）は約（５５／２
５Ｇ） Ｘ １０Ｇ −２２１テＴｏ ｈ。
この値を基準にして、この値の大きな配向性のいては、
経時変化が大きくなり好しくない、本発明に於いて最適
には５０チ以上が望しい〇又更に、多結鵡シリコン薄膜
ＯＨ量及表面凹凸性を満足しかつ平均結晶粒径（平均的
グレインサイズ）が大きくなるにつれてトランジスタ１ 特性特に実効中ヤリアそビリティの向上することが認め
られ九〇平均的グレインサイズの値は、上述のｘ！１回
折パターンの（２２０）ピークの半値巾から通常の用い
られているＳｅｈ＠ｒｒ＠ｒ法によって求めた。平均的
グレインサイズが、２００ム以上で特に実効キャリアモ
ビリティが向上する〇特に最適には、３００Ａ以上が望
しい。
経時変化が大きくなり好しくない、本発明に於いて最適
には５０チ以上が望しい〇又更に、多結鵡シリコン薄膜
ＯＨ量及表面凹凸性を満足しかつ平均結晶粒径（平均的
グレインサイズ）が大きくなるにつれてトランジスタ１ 特性特に実効中ヤリアそビリティの向上することが認め
られ九〇平均的グレインサイズの値は、上述のｘ！１回
折パターンの（２２０）ピークの半値巾から通常の用い
られているＳｅｈ＠ｒｒ＠ｒ法によって求めた。平均的
グレインサイズが、２００ム以上で特に実効キャリアモ
ビリティが向上する〇特に最適には、３００Ａ以上が望
しい。
本発明では上記し九様に３．０ＯＯＡ〜ｌμａｇ。
膜厚の場合には、この程１ｉｔｏ厚さでの情報が適格に
得られる。Ｘ！１回折の回折ビークＯ牛値巾より上記多
結晶イリコン薄膜のダレインナイズを求め九が、又、同
時に３０００Ａ以下Ｏ属厚Ｏ−〇については透過電子頴
黴鏡によっても調べ友。
得られる。Ｘ！１回折の回折ビークＯ牛値巾より上記多
結晶イリコン薄膜のダレインナイズを求め九が、又、同
時に３０００Ａ以下Ｏ属厚Ｏ−〇については透過電子頴
黴鏡によっても調べ友。
次に本発明半導体素子の一カとしてＯＴｎ Ｏ作１！プ
ロセスについて、ｊＩ１図に従ってｍｉｎする。ＴＦＴ
は牛導体層１０１、ｔＩＩＬ層１０７、オー叱ツクコン
タクト層１０３ 、１０４ 、絶縁層４０５からなる電
界効果トランジスタで、牛導体層１０１ Ｋ隣接しオー
ミンクなコンタクトが形成されて−ｌｒ、、す るソース電極１０８ 、ドレイン電極１０１１関に電圧
を印加し、そこを流れる電流を絶縁７１１１０５を介し
て設けえゲート電極１１０にかけるバイアス電圧により
変調される（ＪＩｌｌｍの工１ｉ−に構造が示される）
ｏｆず基板１０Ｇ Ｏ洗浄を行つ先後、多結晶シリコン
薄膜１０１をその上に堆積させる〔１楊（−〕０堆積ｔ
ｉｏ＃ｍについては各実施例の所で述べる。その後オー
ミック層としてｎ（Ｐ−ｄｏｐ＠ｄシリコン）層１０２
を堆積し、ソース、ドレインをエツチングにより形成し
九（、Ｉ ＠ （ｇＵ後絶縁層１０５ｔ−その上に堆積
させる〔工Ｓ（→〕。
ロセスについて、ｊＩ１図に従ってｍｉｎする。ＴＦＴ
は牛導体層１０１、ｔＩＩＬ層１０７、オー叱ツクコン
タクト層１０３ 、１０４ 、絶縁層４０５からなる電
界効果トランジスタで、牛導体層１０１ Ｋ隣接しオー
ミンクなコンタクトが形成されて−ｌｒ、、す るソース電極１０８ 、ドレイン電極１０１１関に電圧
を印加し、そこを流れる電流を絶縁７１１１０５を介し
て設けえゲート電極１１０にかけるバイアス電圧により
変調される（ＪＩｌｌｍの工１ｉ−に構造が示される）
ｏｆず基板１０Ｇ Ｏ洗浄を行つ先後、多結晶シリコン
薄膜１０１をその上に堆積させる〔１楊（−〕０堆積ｔ
ｉｏ＃ｍについては各実施例の所で述べる。その後オー
ミック層としてｎ（Ｐ−ｄｏｐ＠ｄシリコン）層１０２
を堆積し、ソース、ドレインをエツチングにより形成し
九（、Ｉ ＠ （ｇＵ後絶縁層１０５ｔ−その上に堆積
させる〔工Ｓ（→〕。
絶縁層は、Ｇの、ＬＰＧＶＤで形成されるシリコンナイ
ト２イドＳｔＯ＊ ＊ ｕ、ｏ、等の材料で構成される
０ 次にソース、ドレインの電極用コンタクトホール１０６
をめけ〔工＠ （！＋ ）て、上部電極ゲート、ソース
、ドレインを配線して〔工＠ ｌｆｌ及び（４）〕完成
する０ 本発明の多結晶シリコン薄膜トラ・ンジスターの安定性
を判断する経時変化の測定に関しては次のような方法に
よって行つ九。
ト２イドＳｔＯ＊ ＊ ｕ、ｏ、等の材料で構成される
０ 次にソース、ドレインの電極用コンタクトホール１０６
をめけ〔工＠ （！＋ ）て、上部電極ゲート、ソース
、ドレインを配線して〔工＠ ｌｆｌ及び（４）〕完成
する０ 本発明の多結晶シリコン薄膜トラ・ンジスターの安定性
を判断する経時変化の測定に関しては次のような方法に
よって行つ九。
第２図に示す構造のＴＦ′Ｔを作製しゲート２０１にゲ
ート電圧、ＶＤ＝４０Ｖ、ソース２０３とドレイ７２０
２閏にドレイン電圧、ＶＤ＝４０Ｖ を印加しソース２
０３とドレイン閲に流れるドレイン電ＲＩＤをエレクト
はメーター２０８ （Ｋ＠１ｔｈｌ＠Ｆ ６１０Ｃエレ
クトロメーター）によｐｍ定しドレイン電＃ＩＯ時間的
変化を欄定した０経時変化率は、ＳＯＯ時閣Ｏ連続動作
後のドレイン電流の変動量を初期ドレイン電流で割やそ
れを１００倍し一表示で表わし丸。
ート電圧、ＶＤ＝４０Ｖ、ソース２０３とドレイ７２０
２閏にドレイン電圧、ＶＤ＝４０Ｖ を印加しソース２
０３とドレイン閲に流れるドレイン電ＲＩＤをエレクト
はメーター２０８ （Ｋ＠１ｔｈｌ＠Ｆ ６１０Ｃエレ
クトロメーター）によｐｍ定しドレイン電＃ＩＯ時間的
変化を欄定した０経時変化率は、ＳＯＯ時閣Ｏ連続動作
後のドレイン電流の変動量を初期ドレイン電流で割やそ
れを１００倍し一表示で表わし丸。
道りの閾値電圧は、ＭＯ８Ｆｌｉ’ｒで通常行われてい
と交差した点によって定義し九〇経時変化前と後ＯＶＴ
ＩＩの変化も同時にしらべ、変化量をダルトで表示した
０ 次に本発明の実施例について述べる。
と交差した点によって定義し九〇経時変化前と後ＯＶＴ
ＩＩの変化も同時にしらべ、変化量をダルトで表示した
０ 次に本発明の実施例について述べる。
実施例１
本実施例は、多結晶シリコン薄膜をグロー放電分解法で
Ｊ［Ｊ＝に形成し、それを用いてＴＰＴを作成し丸もの
で多結晶シリコン薄膜の形成＃ｉ第３図に示した装置を
用い友ものである。基板３００は：２− ＝ ン／ ｌ
ｊ ９ スｒｙｏｓｓ（ｏ、ｓｓｓ厚）を用い走。
Ｊ［Ｊ＝に形成し、それを用いてＴＰＴを作成し丸もの
で多結晶シリコン薄膜の形成＃ｉ第３図に示した装置を
用い友ものである。基板３００は：２− ＝ ン／ ｌ
ｊ ９ スｒｙｏｓｓ（ｏ、ｓｓｓ厚）を用い走。
先ず基［３００１−洗％ Ｌり伊１−１１／ＨＮＯ，１
０Ｈ。
０Ｈ。
０００Ｈの混合液でその表面を軽くエツチングし、乾燥
した後真空ペルジャー堆積室３０１内のアノード側にお
い友基板加熱ホルダー価積４５２ｍ）３０２に装着した
。
した後真空ペルジャー堆積室３０１内のアノード側にお
い友基板加熱ホルダー価積４５２ｍ）３０２に装着した
。
ソノ後ヘルジャー３０１を拡散ポンプ３０９でバックグ
ランド真空ｔＬ２．ＯＸ １０−’ Ｔｏｒｒ以下まで
排気を行表った。仁の時、この真空度が低いと反応性ガ
スが有効に菖析出に働かないばかシか膜中にＯ，Ｎが混
入し、著しく膜の抵抗を変化させるので注意を要した。
ランド真空ｔＬ２．ＯＸ １０−’ Ｔｏｒｒ以下まで
排気を行表った。仁の時、この真空度が低いと反応性ガ
スが有効に菖析出に働かないばかシか膜中にＯ，Ｎが混
入し、著しく膜の抵抗を変化させるので注意を要した。
次にＴ、を上げて基板３００の温度をｓｏｏ”ｃに保持
した、（基板温度は熱電対３０３で監視する）。次に、
Ｈ，ガスをマス７０−コントローツー３０８で制御しな
がらペルジャー３０１内に導入して基板３００表面をク
リーニングした後、反応性気体を導入する様にし九〇基
板温度Ｔｊは３５０’Ｃに設定し九〇放電時のペルジャ
ー３０１内の圧力はＴｏｒｒＪｃ保持した。
した、（基板温度は熱電対３０３で監視する）。次に、
Ｈ，ガスをマス７０−コントローツー３０８で制御しな
がらペルジャー３０１内に導入して基板３００表面をク
リーニングした後、反応性気体を導入する様にし九〇基
板温度Ｔｊは３５０’Ｃに設定し九〇放電時のペルジャ
ー３０１内の圧力はＴｏｒｒＪｃ保持した。
該実施例においては、導入する反応性気体としては取扱
いの容易なＨ，ガスで３ｖｏｊｌｌＧＫ１１釈した５ｉ
Ｈ−ガス（ＳｉＨ４（３）／Ｈ！２−略記する）を用い
喪。ガス流量は５８００Ｍになるようにマ２７０−コン
トローラー３０４でコントロールして導入した０ペルジ
ヤー３０１内の圧力はペルジャー３０１の排気側の圧力
調整パルプ３１０を調節し、給体圧力計３１２を用いて
所望の圧力に設定した０ペルジヤー３０１内の圧力が安
定し九稜、カソード電極３１３に１３．５６ＭＨｚＯ高
周波電界を電源３１４によって加え、グロー放電を開始
させた。この時の電圧は０．７ＫＶ、電流は６０ｍＡ、
ＲＦ放電パワーは２０Ｗであッｆｔ。
いの容易なＨ，ガスで３ｖｏｊｌｌＧＫ１１釈した５ｉ
Ｈ−ガス（ＳｉＨ４（３）／Ｈ！２−略記する）を用い
喪。ガス流量は５８００Ｍになるようにマ２７０−コン
トローラー３０４でコントロールして導入した０ペルジ
ヤー３０１内の圧力はペルジャー３０１の排気側の圧力
調整パルプ３１０を調節し、給体圧力計３１２を用いて
所望の圧力に設定した０ペルジヤー３０１内の圧力が安
定し九稜、カソード電極３１３に１３．５６ＭＨｚＯ高
周波電界を電源３１４によって加え、グロー放電を開始
させた。この時の電圧は０．７ＫＶ、電流は６０ｍＡ、
ＲＦ放電パワーは２０Ｗであッｆｔ。
この条件で、放電を６０分間持続し、多結晶シリコン膜
の形成を終え、放電を中止させて原料ガスの流入も中止
させた。次に基板温度を１８０℃まで下げて保持して次
のプルセスに備え友。
の形成を終え、放電を中止させて原料ガスの流入も中止
させた。次に基板温度を１８０℃まで下げて保持して次
のプルセスに備え友。
この条件下でのシリコンの膜析出速度は０．９λ／ ｓ
ｅｃであ−）九〇形成された膜の膜厚は３０００ムでそ
の均−性祉円形すング型吹き出し口を用い九場合には３
インチ×３インチの基板の大きさに対して±１０％内に
取っていた。
ｅｃであ−）九〇形成された膜の膜厚は３０００ムでそ
の均−性祉円形すング型吹き出し口を用い九場合には３
インチ×３インチの基板の大きさに対して±１０％内に
取っていた。
又、この多結晶シリコン膜はｉ型で、抵抗値Ｆｉ〜１０
Ω・σであつた０次にこの膜を使って、第１図は示す工
１１に従・て薄膜トランジスタ（ＴＰＴ）を作成した。
Ω・σであつた０次にこの膜を使って、第１図は示す工
１１に従・て薄膜トランジスタ（ＴＰＴ）を作成した。
ＴＰＴのソース・ドレインのオーミックコンタクトを良
好にせしめる丸めに基板温度は１ｓｏＣに保っ九状瞭で
ｎ＋シリ」（１００ｐｌ）ｍ ）／Ｈａと略記する）を
Ｈ２でＩ Ｑ ｖｏＪ−に稀釈され九Ｓ ｉＨａ （Ｓ
ｉＨ，（１０）／Ｈａと略記する）ガスに対して、ｍ
ｏｌ比にして５ Ｘ １０−”の割合でペルジャー３０
１内に流入させ、ペルジャー３０１内の圧力を０．１２
Ｔｏｒｒに調整してグロー放電を行ないＰのドープされ
た１層１０２ を５００人の厚さに形成した工程（ｂ
）。
好にせしめる丸めに基板温度は１ｓｏＣに保っ九状瞭で
ｎ＋シリ」（１００ｐｌ）ｍ ）／Ｈａと略記する）を
Ｈ２でＩ Ｑ ｖｏＪ−に稀釈され九Ｓ ｉＨａ （Ｓ
ｉＨ，（１０）／Ｈａと略記する）ガスに対して、ｍ
ｏｌ比にして５ Ｘ １０−”の割合でペルジャー３０
１内に流入させ、ペルジャー３０１内の圧力を０．１２
Ｔｏｒｒに調整してグロー放電を行ないＰのドープされ
た１層１０２ を５００人の厚さに形成した工程（ｂ
）。
次にＡｊを蒸着し、その後、工１！（Ｃ）のようにフォ
トエツチングによりｈｔ及びｎ＋層１０２をソース電極
１０３の領域、ドレイン電極１０４の領域をのぞいて除
去した０次にゲート絶縁膜を形成すべくペルジャー３０
１内に再び上記の様にペルジャー３０１が排気され、基
板温度Ｔ。
トエツチングによりｈｔ及びｎ＋層１０２をソース電極
１０３の領域、ドレイン電極１０４の領域をのぞいて除
去した０次にゲート絶縁膜を形成すべくペルジャー３０
１内に再び上記の様にペルジャー３０１が排気され、基
板温度Ｔ。
を２５０℃としてＮＨ，ガスを２０８００Ｍ、８ゑＨ４
（５ｉＨａ （１０）／Ｈｍ ）ガスを５８００Ｍ導入
してグロー放電を生起させて５ｉＮＨ５ｊ １０５を２
５０・・Ａの厚さに堆積させた０ 次にフォトエツチング工程によりソース電極１０３ ド
レイン電極１０４用のコンタクトホール１０６，１，１
０６−２をあけ、その後で８ｉＮＨＭｌ ０５全面ＫＡ
ｊを蒸着して電極ＩＩ １０７を形成し喪後、ホトエツ
チング工程によりＭ電極１［１０７を加工してソース電
極用取出し電極１０８、ドレイン電極用坂出し電極１０
９及びゲート電極１１０を形成した。この後、ＨＲ雰囲
気中で２５０℃の熱処理を行った。以上の条件とプロセ
スに従って形成されたＴＰＴ（チャンネル長し＝２０μ
、チャンネル幅Ｗ＝６５０μ）は安定で良好な特性を示
し友。
（５ｉＨａ （１０）／Ｈｍ ）ガスを５８００Ｍ導入
してグロー放電を生起させて５ｉＮＨ５ｊ １０５を２
５０・・Ａの厚さに堆積させた０ 次にフォトエツチング工程によりソース電極１０３ ド
レイン電極１０４用のコンタクトホール１０６，１，１
０６−２をあけ、その後で８ｉＮＨＭｌ ０５全面ＫＡ
ｊを蒸着して電極ＩＩ １０７を形成し喪後、ホトエツ
チング工程によりＭ電極１［１０７を加工してソース電
極用取出し電極１０８、ドレイン電極用坂出し電極１０
９及びゲート電極１１０を形成した。この後、ＨＲ雰囲
気中で２５０℃の熱処理を行った。以上の条件とプロセ
スに従って形成されたＴＰＴ（チャンネル長し＝２０μ
、チャンネル幅Ｗ＝６５０μ）は安定で良好な特性を示
し友。
第４図にこの様にして試作したＴＰＴの特性例を示す。
第４図にはドレイン電流工。とドレイン電圧■。の関係
をゲート電圧ＶＧをパラメータにしたＴＦＴｑＩ性例が
示されである。ゲートのスＶｙ’／ｙｘ−ル）’Ｉ圧＃
ｉ５Ｖと低くｓ Ｖｃ＝２０ＶでのＶＧ＝０の電流値の
比は３ケタ以上とれている０ＴＰＴの作成に用いた多結
晶シリコン薄膜るエツチング速度を調ぺ九結果を第１表
に示した０基板温度り社皺実施例５００℃と４５０℃４
００℃について基板温度のみ変化させ、他の条件を同じ
Ｋした場合の結果を示した０これらの多結晶シリコン薄
膜を用いて作成したＴＰＴの実効易動度（μｅｆｆ ）
も同じに表に示した０基板温度が高りＴｓ＝５００℃の
膜は膜中の水素の量が０．５ａｔ％とＩへさくてかつエ
ツチング速度が１５ム／ｓｅｅと小さく＼、この膜を用
いて作成し九ＴＰＴの５ｅｆｆは８ ｄ／ｖ、ｓｅｅで
経時変化の全くない良好な特性が得られた。
をゲート電圧ＶＧをパラメータにしたＴＦＴｑＩ性例が
示されである。ゲートのスＶｙ’／ｙｘ−ル）’Ｉ圧＃
ｉ５Ｖと低くｓ Ｖｃ＝２０ＶでのＶＧ＝０の電流値の
比は３ケタ以上とれている０ＴＰＴの作成に用いた多結
晶シリコン薄膜るエツチング速度を調ぺ九結果を第１表
に示した０基板温度り社皺実施例５００℃と４５０℃４
００℃について基板温度のみ変化させ、他の条件を同じ
Ｋした場合の結果を示した０これらの多結晶シリコン薄
膜を用いて作成したＴＰＴの実効易動度（μｅｆｆ ）
も同じに表に示した０基板温度が高りＴｓ＝５００℃の
膜は膜中の水素の量が０．５ａｔ％とＩへさくてかつエ
ツチング速度が１５ム／ｓｅｅと小さく＼、この膜を用
いて作成し九ＴＰＴの５ｅｆｆは８ ｄ／ｖ、ｓｅｅで
経時変化の全くない良好な特性が得られた。
本実施例では基板としてコーニング参７０５９ガラスを
用いたが、熱処理温度や基板温度を高くしても基板とし
て超硬質ガラスや石英ガラスを採用することにより同様
の特性を出すことができ九〇従って、本発明によれば低
温度儒よシ高温度側まで基板温度Ｔｓを広範囲内から基
板材料に従って自由に選択出来るという基板材料の選択
範囲に著しい自由度がある為に特性の優れ九ＴＰＴ蓄積
回路をよシ安価に、より簡便な装置を用いて容易に作成
することが出来る０第 １ 表 放電パワーーーーー・−・−・・・ｗｏｗＳｉＨ，ガス
１１１度−・−−−３ｖｏｊ ’ＩＧ流量（ＰＲ）−、
−・−−＝−５ＳＣＣＭ圧力（Ｐｒ） ＝−＝＝−＝＝
（ＬＯ５Ｔｏｒｒ実施例２ 実施例１と同様の手ＩＮＫよって、多結晶シリ；ン膜を
グロー放電分湊の基板温［Ｔｓを４００゜４５０、５０
０℃と変化させ、 ＲＦ放電パワーＳ・Ｗ、及びシラン
ガス（８ｉＩＬ （ａ）／Ｈ＊ ）流量をｌ・８ＣＣＭ
、圧力をａ０５Ｔｏｒｒと一定にして形成したｉｌＫ
、それ係について菖ｚｌｌに示しえ。
用いたが、熱処理温度や基板温度を高くしても基板とし
て超硬質ガラスや石英ガラスを採用することにより同様
の特性を出すことができ九〇従って、本発明によれば低
温度儒よシ高温度側まで基板温度Ｔｓを広範囲内から基
板材料に従って自由に選択出来るという基板材料の選択
範囲に著しい自由度がある為に特性の優れ九ＴＰＴ蓄積
回路をよシ安価に、より簡便な装置を用いて容易に作成
することが出来る０第 １ 表 放電パワーーーーー・−・−・・・ｗｏｗＳｉＨ，ガス
１１１度−・−−−３ｖｏｊ ’ＩＧ流量（ＰＲ）−、
−・−−＝−５ＳＣＣＭ圧力（Ｐｒ） ＝−＝＝−＝＝
（ＬＯ５Ｔｏｒｒ実施例２ 実施例１と同様の手ＩＮＫよって、多結晶シリ；ン膜を
グロー放電分湊の基板温［Ｔｓを４００゜４５０、５０
０℃と変化させ、 ＲＦ放電パワーＳ・Ｗ、及びシラン
ガス（８ｉＩＬ （ａ）／Ｈ＊ ）流量をｌ・８ＣＣＭ
、圧力をａ０５Ｔｏｒｒと一定にして形成したｉｌＫ
、それ係について菖ｚｌｌに示しえ。
第２表
放電パワー一−−−−ＳＯＷ
ＳＩＨ，ガス濃度−ｍ−・３マー−
流量（ＦＲ） −−−−−−−１１０５ｃＣ圧力
−−−−−−−−−−ａ Ｏ５Ｔｏｒｒ実施例３ １１！膣例１と同様の手順によシ、多結晶シリコン膜を
グロー放電分解の基板温度Ｔ１を４００゜４！！６．５
００℃と変化させ、放電パワー １００Ｗ及びＶ ５
：／ ｉｆ ス（８１Ｌ＜ｓ）／Ｌ ）流量を１０８０
０Ｍ、 圧力φ量、エツチング速度、及び配向性０関
係にっいてｊ１３１１に示した。
−−−−−−−−−−ａ Ｏ５Ｔｏｒｒ実施例３ １１！膣例１と同様の手順によシ、多結晶シリコン膜を
グロー放電分解の基板温度Ｔ１を４００゜４！！６．５
００℃と変化させ、放電パワー １００Ｗ及びＶ ５
：／ ｉｆ ス（８１Ｌ＜ｓ）／Ｌ ）流量を１０８０
０Ｍ、 圧力φ量、エツチング速度、及び配向性０関
係にっいてｊ１３１１に示した。
第 ｓｌ！ｌｌ！
上記のトランジスタの４を性は、基板温度がＳＯＯ℃の
場合（試料４３−ｓ ） ｓ、ｆｆ＝ｈｓで経時変化の
ない良好な特性てあっ九。
場合（試料４３−ｓ ） ｓ、ｆｆ＝ｈｓで経時変化の
ない良好な特性てあっ九。
実施例４
実施例１と同様に準備された同等のコーニングガラス基
＠ ＷＯＯをペルジャー３０１内の上部アノード側の基
板加熱ホルダー３０２に密着して同定し、下部カソード
３１３の電極板上に基板と対向するように多結晶シリコ
ン板（図示しない：５ＵＮＳ）を静置し良。ペルジャー
３０１を拡散ポンプ３０９で真空状態とし、！Ｘ１０Ｔ
ｏｒｒ まで排気し、基板加熱ホルダーｓｏ２を加熱し
て基板謝の表面温度を４５０℃に保った。続いて高Ｍｆ
ｌｔガスをマス７０−メーター３０８ Ｋよってａｓ８
ｃｃＭペルジャー内に導入し、更Ｋ Ａｒ／Ｈｅ （容
量比で５ｅｅｓ比）混合ガｘを−ｒ ｘ ７ ａ −７
ｆ −ｆｉ −３０７ＫよってｉｏｓｃｃＭの流量でペ
ルジャー３０１内に導入し、メインパルプ３１Ｇを絞っ
てペルジャー内圧をａＯ！１Ｔｏｒｒに設定し良。
＠ ＷＯＯをペルジャー３０１内の上部アノード側の基
板加熱ホルダー３０２に密着して同定し、下部カソード
３１３の電極板上に基板と対向するように多結晶シリコ
ン板（図示しない：５ＵＮＳ）を静置し良。ペルジャー
３０１を拡散ポンプ３０９で真空状態とし、！Ｘ１０Ｔ
ｏｒｒ まで排気し、基板加熱ホルダーｓｏ２を加熱し
て基板謝の表面温度を４５０℃に保った。続いて高Ｍｆ
ｌｔガスをマス７０−メーター３０８ Ｋよってａｓ８
ｃｃＭペルジャー内に導入し、更Ｋ Ａｒ／Ｈｅ （容
量比で５ｅｅｓ比）混合ガｘを−ｒ ｘ ７ ａ −７
ｆ −ｆｉ −３０７ＫよってｉｏｓｃｃＭの流量でペ
ルジャー３０１内に導入し、メインパルプ３１Ｇを絞っ
てペルジャー内圧をａＯ！１Ｔｏｒｒに設定し良。
ペルジャー内圧が安定してから、下部カソード電極３１
３にＩ Ｌ ５８ ＭＨｚの高周波電源３１４によによ
って、１．５ＶＫ印加してカッー寮ケの結晶シリコン板
とアノード（基板加熱ホルダー）３０！間にグ四−放電
を生起させ九。ＲＦ放電パワー（°進行波−反射波）は
１２Ｇであった。この条件でシリコン膜の成長速度はａ
２λ／ｗ、であ〕、４時間成長させて約α３μ膜を形成
しえ。
３にＩ Ｌ ５８ ＭＨｚの高周波電源３１４によによ
って、１．５ＶＫ印加してカッー寮ケの結晶シリコン板
とアノード（基板加熱ホルダー）３０！間にグ四−放電
を生起させ九。ＲＦ放電パワー（°進行波−反射波）は
１２Ｇであった。この条件でシリコン膜の成長速度はａ
２λ／ｗ、であ〕、４時間成長させて約α３μ膜を形成
しえ。
シリコン層中に含有する。Ｈ量はａＳ、エツチング速度
は１９ム／寓であった。
は１９ム／寓であった。
続いて実施例１と同様の工＠（４−〜−）ＫよってＴＰ
Ｔを作製した。この素子の実効モビリｆｉｏｏ時間テＩ
ＤＲａ１％以下、Ｖｔｈは全く不変であ〉、経時のＤＣ
動作特性は良好であった。
Ｔを作製した。この素子の実効モビリｆｉｏｏ時間テＩ
ＤＲａ１％以下、Ｖｔｈは全く不変であ〉、経時のＤＣ
動作特性は良好であった。
実施例５
実施例１と同様に準備されたコーニング７ｏ５９ガラス
基板ＳＯＯをＺＸＩＯＴｅｒｒまで減圧される超高真空
槽５０１内の基板ホルダーｓ０２に装填し真空槽内の圧
力が５Ｘ１０ Ｔｏｒｒ以下の圧力にまで減圧した後
、タンタルヒーターＳＯ８Ｋより基せ、発射する電子ビ
ームをシリコン蒸発体４０ｚＫｉｌｌ射させ、シリコン
蒸発体を蒸発させ、つづいてシャッター５０７を開き、
基板ＳＯＯに膜厚ａＳμ厚になるよう水晶振動子膜厚計
ＳＯ６でコントルールし、多結晶シリコン膜を形成しえ
。このときの蒸着中の圧力＋６１ Ｘ １０ Ｔｅｒｒ
、蒸着達度紘Ｌ４人／−であつ九（試料Ａ６ｓ−１）。
基板ＳＯＯをＺＸＩＯＴｅｒｒまで減圧される超高真空
槽５０１内の基板ホルダーｓ０２に装填し真空槽内の圧
力が５Ｘ１０ Ｔｏｒｒ以下の圧力にまで減圧した後
、タンタルヒーターＳＯ８Ｋより基せ、発射する電子ビ
ームをシリコン蒸発体４０ｚＫｉｌｌ射させ、シリコン
蒸発体を蒸発させ、つづいてシャッター５０７を開き、
基板ＳＯＯに膜厚ａＳμ厚になるよう水晶振動子膜厚計
ＳＯ６でコントルールし、多結晶シリコン膜を形成しえ
。このときの蒸着中の圧力＋６１ Ｘ １０ Ｔｅｒｒ
、蒸着達度紘Ｌ４人／−であつ九（試料Ａ６ｓ−１）。
他方、洗滌し九コーニング７ｏ５９ガ２ス基板を再び基
板ホルダー５０２ Ｋ ｍ！定し、真空槽ｓｏｉ内の圧
力が８Ｘ１０ Ｔｅｒｒ以下の圧力まで減圧し先後、
高純度水素ガス（ｅｔｓｉｎ＊１） をバリアプルリ
ークバルブ５０ｇにより真空槽内に導入し、曽ｉ５．ｏ
１内圧力を５Ｘ １０ ”Ｔｏｒｒ Ｋ設定しえ。基
板温度リプン薄膜を形成した（試料Ａｓ−ｚ）。
板ホルダー５０２ Ｋ ｍ！定し、真空槽ｓｏｉ内の圧
力が８Ｘ１０ Ｔｅｒｒ以下の圧力まで減圧し先後、
高純度水素ガス（ｅｔｓｉｎ＊１） をバリアプルリ
ークバルブ５０ｇにより真空槽内に導入し、曽ｉ５．ｏ
１内圧力を５Ｘ １０ ”Ｔｏｒｒ Ｋ設定しえ。基
板温度リプン薄膜を形成した（試料Ａｓ−ｚ）。
試料４５−１．４５−２ Ｋ−’）いて各ｋＯ水嵩量。
エツチング速度、配向性、及び実施例１と同様のプロセ
スによって作成し九ＴＰＴの実効移動変声ｏｆｆを表４
に示した。
スによって作成し九ＴＰＴの実効移動変声ｏｆｆを表４
に示した。
第４表
表４かられかるように試料Ａ＄−１，５−２ともにエツ
チング速度、配向性ａｆｔｆｆ同一値を示し良好で６つ
え。実効移動度（μ＊ｔｔ’） ＃ｉ１桁以上試料／％
５−２は試料ｍ５−１に比べ大きく、ＴＦＴ用の半導
体層として試料４５−２ｔ）薄膜の方がよ）好ましいこ
とが判った。
チング速度、配向性ａｆｔｆｆ同一値を示し良好で６つ
え。実効移動度（μ＊ｔｔ’） ＃ｉ１桁以上試料／％
５−２は試料ｍ５−１に比べ大きく、ＴＦＴ用の半導
体層として試料４５−２ｔ）薄膜の方がよ）好ましいこ
とが判った。
実施例６
本実ＢＡ第６図に示すイオンブレーティング堆積装置を
用いて多結晶シリコン薄膜を作製し、腋薄膜を素材とし
て薄膜トランジスターを作製し先例を以下に述べる。
用いて多結晶シリコン薄膜を作製し、腋薄膜を素材とし
て薄膜トランジスターを作製し先例を以下に述べる。
初めに減圧しうる堆積＠ ６０３内Ｋ ｗｏｎ−ｄ＠Ｐ
＊多結晶シリコンのシリコン蒸発体６０６をボード２０
７内に置き、コーニングφ７０！！９基板を支持体に設
置し、堆積室内をペースプレッシャーが約ｌＸｌ０ Ｔ
ｏｒｒ に表るまで排気し九毅、ガス導入管５０５を通
じて純度９９．９９９ ＊ ＯＨｔガスを水素分圧Ｐ８
がＩＸＩ（ｒ’ＴｏｒｒＫなる様にして堆積室内に導入
し九。使用したガス導入管ＳＯＳは内径２■で、先のル
ープ状の部分にガス吹惠出し口が＝口間隔てａ５ｍの孔
が開いているものを使用し九。
＊多結晶シリコンのシリコン蒸発体６０６をボード２０
７内に置き、コーニングφ７０！！９基板を支持体に設
置し、堆積室内をペースプレッシャーが約ｌＸｌ０ Ｔ
ｏｒｒ に表るまで排気し九毅、ガス導入管５０５を通
じて純度９９．９９９ ＊ ＯＨｔガスを水素分圧Ｐ８
がＩＸＩ（ｒ’ＴｏｒｒＫなる様にして堆積室内に導入
し九。使用したガス導入管ＳＯＳは内径２■で、先のル
ープ状の部分にガス吹惠出し口が＝口間隔てａ５ｍの孔
が開いているものを使用し九。
次に、高周波コイル６１０ （直径５−）に１１ｓ６Ｍ
Ｊ１ｘの高周波を印加して、出力を１００Ｗに設定して
、コイル内部分に高周波ブ２ズ！雰囲気を形成した。
Ｊ１ｘの高周波を印加して、出力を１００Ｗに設定して
、コイル内部分に高周波ブ２ズ！雰囲気を形成した。
他方、支持体６１１−１ 、６１１−２は回転させなが
ら、加熱装置６１２を動作状態にして約４７５℃に加熱
しておいた。
ら、加熱装置６１２を動作状態にして約４７５℃に加熱
しておいた。
次に、蒸発体６０６にエレク）ａ７ガン６０８より照射
し、加熱したシリコン粒子を飛翔させた。
し、加熱したシリコン粒子を飛翔させた。
このときのエレクトロンガンのパワーハ約αＳＶであっ
た。
た。
この様にして５０分間で５０００ムの多結晶シリコン薄
膜が形成された。
膜が形成された。
この薄膜を用いて前記の実施例と同様なプロセスで薄膜
トランジスターを作製した。下ｌ！に本実施例における
膜中に含まれる水素量及び膜のエツチング速度、薄膜ト
ランジスタの実効移動度を示した。同時に、水素分圧が
４Ｘ１０ Ｔｏｒｒの場合と水素を導入しないで膜を形
成した場合についてのデータも示し丸。
トランジスターを作製した。下ｌ！に本実施例における
膜中に含まれる水素量及び膜のエツチング速度、薄膜ト
ランジスタの実効移動度を示した。同時に、水素分圧が
４Ｘ１０ Ｔｏｒｒの場合と水素を導入しないで膜を形
成した場合についてのデータも示し丸。
第 ５ 表
ＰＨ，＝ Ｉ Ｘ １０ Ｔｏｒｒの水素分圧で膜を形
成し九トランジスタでは、ドレイン電圧Ｖ。、ゲート電
圧光を４０Ｖで連続印加後の電流変化（経時変化）が全
くなく、移動度もｚ４と大きく良好なトランジスタ特性
を示した。それに対し水素量の多い場合は経時変化が大
きく、水素の少ない場合は移動度が小さくいという結果
を得た。
成し九トランジスタでは、ドレイン電圧Ｖ。、ゲート電
圧光を４０Ｖで連続印加後の電流変化（経時変化）が全
くなく、移動度もｚ４と大きく良好なトランジスタ特性
を示した。それに対し水素量の多い場合は経時変化が大
きく、水素の少ない場合は移動度が小さくいという結果
を得た。
第１図は、本発明の半導体素子を作製する丸めの工程を
説明する模式的工程図、第２図は本発明の半導体素子の
特性を測定する為の回路を模式的に示し九説明図、第３
因、第５図、第６図紘各々本発明に係わる半導体膜作製
装置の例を説明する為の模式的説明図、第４図は本発明
の半導体、素子のＶ、−ＩＤ特性の一例を示す説明図で
ある。 １０Ｇ−基板 １０１−半導体層１０２・・
・電極層 １０５−絶縁層出願人 中ヤノン株
式会社 第５置
説明する模式的工程図、第２図は本発明の半導体素子の
特性を測定する為の回路を模式的に示し九説明図、第３
因、第５図、第６図紘各々本発明に係わる半導体膜作製
装置の例を説明する為の模式的説明図、第４図は本発明
の半導体、素子のＶ、−ＩＤ特性の一例を示す説明図で
ある。 １０Ｇ−基板 １０１−半導体層１０２・・
・電極層 １０５−絶縁層出願人 中ヤノン株
式会社 第５置
Claims (2)
- （１） ３ ａｔｏｍｉｃ−以下Ｏ水嵩原子を含有し
、且つ混合比が容量比で１ ： ｓ ： ｒｓｏ弗駿（
５０ｖｏｌ−水＄Ｉり：耐硝酸 ｄ＝１．３８ 、６０
ｖｏｌｌ！水濤筐）：氷酢酸から成るエツチングＩＩＫ
よるエツチング適度が２ＯＡ”／ｓ＠ｅ以下の特性を有
する多結晶シリコン薄膜半導体層でその主要部が構成さ
れている事１＊黴とする半導体素子。 - （２） 前記半導体層ｏｘｍｒｘｔＩＩｔパターン又
は電子ｍ回折パターンによ！ （，１２Ｇ） ＯＩＩ折
強＊０食回折強度に対する割合が３０１以上である譬許
請求ＯＳＳ第１項に記載Ｏ半導体素子０ 。 （２） 前記半導体層の平均鐘晶ｆｌＬｇＩｋが２００
ム０以上である特許請筆０１１１１Ｊｌｘ項に記載の半
導体素子。 （優 前記半導体層がガラスａ基１ＩＩＬに形成されで
ある特許−求Ｏ＠８１１１１．１項にｌｉ！載の半導体
素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182653A JPS5884465A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
| DE19823241959 DE3241959A1 (de) | 1981-11-13 | 1982-11-12 | Halbleiterbauelement |
| US07/188,677 US4905072A (en) | 1981-11-13 | 1988-04-29 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182653A JPS5884465A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884465A true JPS5884465A (ja) | 1983-05-20 |
| JPH021366B2 JPH021366B2 (ja) | 1990-01-11 |
Family
ID=16122071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56182653A Granted JPS5884465A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884465A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066825A (ja) * | 1983-09-22 | 1985-04-17 | Toshiba Corp | 半導体装置の製造方法 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS55154726A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Manufacture of semiconductor device |
| JPS56138929A (en) * | 1980-03-31 | 1981-10-29 | Canon Inc | Component solution for etching |
| JPH021365A (ja) * | 1988-06-09 | 1990-01-05 | Honshu Paper Co Ltd | 感熱記録体 |
| JPH021367A (ja) * | 1988-06-09 | 1990-01-05 | Fuji Photo Film Co Ltd | 感熱記録材料 |
-
1981
- 1981-11-13 JP JP56182653A patent/JPS5884465A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS55154726A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Manufacture of semiconductor device |
| JPS56138929A (en) * | 1980-03-31 | 1981-10-29 | Canon Inc | Component solution for etching |
| JPH021365A (ja) * | 1988-06-09 | 1990-01-05 | Honshu Paper Co Ltd | 感熱記録体 |
| JPH021367A (ja) * | 1988-06-09 | 1990-01-05 | Fuji Photo Film Co Ltd | 感熱記録材料 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066825A (ja) * | 1983-09-22 | 1985-04-17 | Toshiba Corp | 半導体装置の製造方法 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7423290B2 (en) | 1990-11-26 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US8026886B2 (en) | 1990-11-26 | 2011-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH021366B2 (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5591989A (en) | Semiconductor device having first and second gate insulating films | |
| TW505946B (en) | Polycrystaline semiconductor material and method of manufacturing the same | |
| US4905072A (en) | Semiconductor element | |
| US4814842A (en) | Thin film transistor utilizing hydrogenated polycrystalline silicon | |
| JP2880322B2 (ja) | 堆積膜の形成方法 | |
| US4741964A (en) | Structure containing hydrogenated amorphous silicon and process | |
| US5965904A (en) | Semiconductor device comprising silicon semiconductor layer | |
| JPS58199564A (ja) | 半導体素子 | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US4625224A (en) | Thin film transistor having polycrystalline silicon layer with 0.01 to 5 atomic % chlorine | |
| US5387542A (en) | Polycrystalline silicon thin film and low temperature fabrication method thereof | |
| US5674599A (en) | Deposited multi-layer device | |
| JP3491903B2 (ja) | 薄膜半導体装置の製造方法 | |
| US5264077A (en) | Method for producing a conductive oxide pattern | |
| JP2795736B2 (ja) | 堆積膜の形成方法 | |
| JPS5884465A (ja) | 半導体素子 | |
| JPH021367B2 (ja) | ||
| JPH021365B2 (ja) | ||
| JPS58123772A (ja) | 半導体素子 | |
| Kang et al. | Characteristics of a-Si: H films prepared by ECR CVD as a function of the H2/SiH4 | |
| JPH02259725A (ja) | 液晶表示装置 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0179035B1 (ko) | 박막 반도체 장치 및 그 제조방법 | |
| JP2942604B2 (ja) | 液晶表示装置 | |
| CN117238762A (zh) | 一种mosfet器件接触区的加工工艺 |