JPS5884528A - デイジタル信号波形整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル信号の波形整形回路、詳しぐは急激
な振幅変動、ＤＣレベル変動およびデユーティが異なる
パルスを有するディジタル信号を原信号に忠実に波形整
形するディジタル信号波形整形回路に関するものである
。

近年コンピュータの発展に伴い、多量のディジタル情報
を経済的に記録でき、書き込んだ情報の書換えが容易に
で、き、しかも長期的に安定した保存ができる等の特徴
を有する磁気テープ、磁気ディスク等がコンピュータの
主要周辺記憶装置として発展してきた。（ディジタル信
号の磁気テープ−１磁気デイスク等の磁気記録媒体への
記録をデ・イジタル磁気記録と呼ぶ）さらに続いて安価
なマイクロコンピュータが開発され、このコンピュータ
の゛価格に応じた記憶装置として上記ディジタル磁気′
記録の中でも安価で操作も簡便であるオーディオ用カセ
ットテープを用いる磁気テープ装置が採用され広く普及
してきた。

しかし、この安価な磁気テープ装置においては、次のよ
うな欠点がある。

磁気テープの再生において、再生信号の振幅レベルがこ
の装置の機構上の問題であるテープ走行の不均一性（乱
れ）や、記録媒体であるテープの問題である磁性体の塗
りむら等により、ゆるやかな変動から急激な変動に至る
までの様々な形態で変動し、この振動レベルがしばしば
定常値の１／３以下になることがある。特にカセットテ
ープな用いる磁気テープ装置にあっては、オーブンリー
ルのテープな用いる磁気テープ装置に比してテープ走行
の不均一性が太き（振幅レベルの変動の発生も顕著に現
われる。

そこで従来ディジタル信号の波形整形において次のよう
な回路が考案発明され実施されてきた。　　　　　　　
　　　　　　　　　　　　　　　′１）ＤＣレベルを電
圧反転の基準レベルとして用いる方法。（ＤＣレベル基
準方式と呼ぶ） 第１Ａ図はＤＣレベル基準方式の回路構成を示すブロッ
ク図である。

第２Ａ図のＡは、第１Ａ図の回路の信号波形を示す波形
図である。

このＤＣレベル基準方′式は、第１Ａ図に示されるよう
にディジタル入力信号を増幅器１によりコンパレータ３
の入力に適当な大きさまで増幅してコンデンサ２により
ＤＣカット、を行ない、このＤＣカットされたディジタ
ル信号に基準電位供給器４により新たな基準電位ＶＲＥ
Ｆを付加してコンパレータ３の一方の入力端子に加え、
コンパレータ３の他方の入力端子に基準電位供給器４か
らの基準電位Ｖｎｒ：ｒを加えるものである。

本方式は、最も簡便であり大きな入力信号の振幅変動に
対しても追従性はよいが、第５２図のＡの波形図に示さ
れるように波形のデユーティ−比が異なる部分ａｌ、ａ
２においては、基準電位Ｖ−がディジタル入力信号Ｖ十
のピークからピークのセンターに一致しないために原信
号Ｓと出力信号マ０のパルス巾は異なり原信号に忠実な
波形整形が行なわれないという大きな欠点を有している
。

２）ＡＧＣおよびクランプ回路を用いる方法（ＡＧＣク
ランプ方式と呼ぶ） 第１Ｂ図はＡＧＣクランプ方式の回路構成を示すブロッ
ク図である。

第２図のＢは、第１Ｂ図の回路の信号波形を示す波形図
である。

このＡＧＣクランプ方式は、第１Ｂ図に示されるように
ディジタル入力信号をＡＧＣ増幅器１１によりコンパレ
ータ３の入力に適・当な一定振幅ＶＡに増幅して、この
増幅された入力信号の最小レベルをクランプ回路１２と
クランプ電位供給器５とによりクランプ電位ｙｃｔ、に
クランプし、クランプされた入力信号をコンパレータ３
の一方の入力端子に加え、またコンパレータ３の他方の
入力端子に基準電位Ｖｃｔ　−１−ＶＡ　／　２を加え
るものである。

本方式は、常にディジタル入力信号のピークからピーク
までのセンターに基準電位を設定して電圧反転を行なわ
せるようにしたもので、ＡＧＣ増幅回路が理想的な動作
（応答時間がＯ）で作動すれば最も原信号に忠°実な波
形整形が行なわれる。しかし実際大半のＡＧＣ増幅回路
は、入力信号のピークからピークまでの値をピーク検波
し、検波したこの信号を乗算器に負帰還をかけるという
手法であるためにＡＧＣの応答には一定、ｐ時間遅れが
必ず生じる。この時間遅れを少なくするため応答速１１
速めようとするとＡＧＣの回路が発振し実用に供さ、な
くなり、ＡＧＣの応答速度をがなり遅くせざるを得ない
。

しｔこかつて本方式は、急激な入力信号の振幅変動には
゛追従できず第２図のＢにおけるｂｌに示されるように
入力信号の一部が検出不能、およびｂ２に示されるよう
にＡＧＣの応答遅れにより原信号Ｓと出力信号マ０のパ
ルス巾の変化が生じ、原信号に忠実な波形整形が行なわ
れないという大きな欠点を有している。

本発明は、急激な振幅変動およびＤＣレベル変動を有す
るディジタル信号を原信号に忠実に波形整形することが
できるディジタル信号波形整形回路を提供することを目
的とするものである。

本発明のディジタル信号波形整形回路は、ディジタル入
力信号を増幅する増幅回路と入力信号をクランプするク
ランプ回路との直列回路を設けて同一のディジタル入力
信号をそれぞれ増幅、クランプするように接続し、この
一方の直列回路の出力な差動型コンパレータの一方の入
力端子に接続し、他方の直列回路の出力にピーク整流回
路を接続し、このピーク整流回路の出力を前記コンパレ
ータの他方の入力端子に接続し、後者直列回路の増幅回
路の利得を前者直列回路の増幅回路の利得の１／２に設
定し、後者直列回路のクランプ回路のクランプ電位を前
者直列回路のクランプ回路のクランプ電位より無信号時
のノイズレベルより大きい電位だけ大きい電位に設定す
ることを特徴とするものである。

また本発明のディジタル信号波形整形回路は、上記した
回路において前者直列回路が接続される方の前記コンパ
レータの入力端子にヒステリシス回路を設け、このコン
パレータの出力端子に初期値設定手段を設け、両者クラ
ンプ回路のクランプ電位が等しく設定されるものでもよ
い。

本発明によれば、ＡＧＣ増幅回路を用いず差動型コンパ
レータの入力端子の信号波形において常に一方の入力端
子の電圧反転基準レベルが他方のディジタル入力信号の
ピークからピークまでのセンターに設定されるから、急
激な振幅変動、ＤＣｔ動およびデユーティ−が異なるパ
ルスを有するディジタル入力信号が入力されても原信号
に忠実な波形整形を行なうことができる。またこのコン
パレータの入力端子のＤＣレベルを、それぞれ無信号時
のノイズレベルより大きい電位分だけずらしであるので
無信号時にノイズによる誤動作を生じることはなく、ま
たクランプ回路を用いるので商用周波（５０もしくは６
０　Ｈｚ電源）等の誘導ハムが頂乗していても良好に波
形整形が行なわれる。

以下、図面を参照して本発明の実施例を詳細に説明する
。

第３Ａ図は、本発明の第１の実施例を示すブロック図で
ある。

第２図のＣは、第３Ａ図に示される第１の実施例の波形
図である。

本実施例の回路構成は第３Ａ図に示されるように、この
回路の入力端子３１より差動型電圧コンパレータ３の非
反転叶および反転−入力端子に至るまでの回路において
、まずコンパレータ３め非反転入力端子に接続される回
路においては、入力端子３１にディジタル入力信号ｖｉ
をコンパレータ３の非反転入力に適当な振幅レベルまで
増幅する利得を有する増幅回路２１が接続されている。

し１ｔこがって入力信号ｖｉはこの増幅回路２１を通過
することによりコンパレータ３の入力振幅レベルに適し
た振幅レベルとなるう次いでこの信号の最小レベルを適
当なりランプ電位にクランプするため増幅回路２１の出
力は、クランプ回路１２の入力に接続され、さらにこの
クランプ回路１２はクランプ電位供給器５に接続されて
いる。このクランプ電位供給器５の出力電位がＶＣＬで
ありこのクランプ回路１２のダイオードが信号源に向っ
て順方向に配されているため、増幅回路２１で増幅され
た入力信号がこのクランプ回路を通過するとこの信号ン
プ電位Ｖｃｔ、にクランプされた入力信号をコーンパレ
ータ３の非反転入力端子に加えるため非反転入力端子は
接続されている。つまりディジタル人力信号ｖｉ＆ｌ　
コンパレータ３の非反転入力端子において、こめ非反転
入力に適当な振幅レベルまで増幅され、この増幅された
信号の最小レベルはクランプ電位ＶＣＬにクランプされ
ている。一方コンパレータ３の反転入力端子に接続され
る回路においては、上記回路と同様に入力端子３１にデ
ィジタル人力信号ｖｉを増幅するための増幅回路２２が
接続されている。この増幅回路２２の利得は増幅回路２
１の利得の１／２に設定されているため、入力信号ｖｉ
がこの増幅回路２２を通過すると振幅レベルにおいて増
幅回路２１の出力信号に比して増幅回路２２の出力信号
は１／２となる。この信号の最小レベルを上記回路と同
様にクランプ電位供給器６のクランプ電位にクランプす
るために増幅回路２２の出　　　　′力は、クランプ回
路１３０入力に接続され、さらにこのクランプ回路１３
はクランプ電位供給器６に接続されている。このクラン
プ電位供給器６のクランプ電位は上目ヒフラングミ位”
Ｖｃｔ、と無信号時のノイズレベルより大きい電位ΔＶ
ＣＬを加えた電位に設定、されているため、増幅回路２
２で増幅回路２１の出力信号の１／２に増幅された入力
信号の最小レベルは、このクランプ回路１３を通過する
ことによりクランプ電位Ｖｃｈ＋ΔＶｃｔ、にクランプ
されることになる。次いでこの増幅回路２２で増幅され
、クランプ回路１３とクランプ電位供給器５によってク
ランプされた入力信号をピーク整流するためにクランプ
回路１３の出力とピーク整流回路２３の入力が接続され
ている。このピーク整流回路２３は、入力信号を整流し
入力信°号の最大レベルにおいて平滑にするものである
から、クランプ回路１３の出力信号が−このピーク整流
回路２３を通過するとでの信勢最大レベルのＤＣの信号
となる。このＤＣの信号は、ピーク整流の時定数が存在
することにより完全なりＣとはならず脈流を有する。

したがってディジタル入力信号周期の最大値以下の周期
では上記脈流をできるだけ低く抑えるとともに、比較的
大きいディジタル入力信号の振動変動周期に問題なく追
従させるために、この、ピーク整流回路２３の時定数τ
は、（ディジタル入力信号周期のＭＡＸ　）（τく（デ
ィジタル入力信号振幅変動周期のＭＩＮ）を満足するよ
うな値に設定される。なお通常の磁気テープ装置のディ
ジタル出力信号は、（ディジタル信号間期のＭ　Ａ　Ｘ
　）　＜＜　（ディジタル信号振幅変動のＭＩＮ）とな
っているため実用上は問題とならない。次いで１記ピ一
ク整流回路２３の出力のＤＣの信号をコンパレータ３の
反転入力端子に加えるためにピーク整流回路２３の出力
はコンパレータ３の反転入力端子に接続されている。つ
まりこのコンパレータ３の反転入力端子における信号は
クランプ回路１３とクランプ電位供給器６によるクラン
プ電位ＶＣＬ＋ΔＶＣＬ、および増−霞２２によって増
幅鴫艷２１の出力信号の振幅の１／２に増幅した入力信
号の振幅値を加えた値の脈流を有するＤＣの信号となる
。上記したコンパレータ３の非反転入力端子の入力信号
をＶ◆、およびこのコンパレータ３の反転入力端子の入
力信号をＶ−とじて第２図のＣに図示される。すなわち
反転入力端子の入力信号Ｖ−は、振幅変動、ＤＣ変動、
およびデユーティ−が異なるパルスを有する入力信号が
入力されても非反転入力端子の入力信号Ｖ＋のピークか
らピークまでのセンターに常に位置するものである。し
たがってコンパレータ３の出力端子には常に第２図のＣ
に示されるように、原信号Ｓに忠実に波形整形がなされ
た出力信号ｖＯを得ることができる。またコンノくレー
タ３のそれぞれの入力端子は、ＤＣレベルにおいて無信
号時のノイズレベルより大きい電位だけずらしであるの
で無信号時にノイズによる誤動作は生じない。なおこの
ノイズレベルは信号に比して非常に小さいものであるの
でクランプ電位供給器６のクランプ電位をノイズレベル
よ、り大きい電位ΔＶＣＬだけ上げてもコンパレータ３
の反転入力端子のＤＣの信号■−の値にはほとんど影響
を及ぼさず、この反転入力端子の■−信号は目的とする
コンノくレータ３の非反転入力端子の入力信号■＋のピ
ークからピークまでのセンターに位置する。

第３Ｂ図は、本発明の第２の実施例を示すブロック図で
ある。

本実施例は上述した第１の実施例に比して増幅＠韓２１
とクランプ回路１２、クランプ電位供給器５および増重
−２２とクランプ回路１３、クランプ電位供給器６をそ
れぞれ置き換えたものであり入力信号の処理の順序が異
なるだけで得られる効果は第１図に示される第１の実施
例に同じである。なお本実施例では入力信号を先にクラ
ンプし次いで増幅するため増幅ｗＡ９１２１および２２
はＤＣ増幅器でなければならない。　　　　　　　　　
　　　　　　　　　　（第３Ｃ図は本発明の第３の実施
例を示すブロック図であるさ 本実施例は第１図に示される第１の実施例に比して無信
号時のノイズによる誤動作を防止する手段を除けば得ら
れる効果は等しいものである。

したがってこのノイズによる誤動作を防止する手段の相
異点のみを詳細に説明する。

クランプ回路１３のクランプ電位供給器６め）ランプ電
位は、クランプ電位供給器５のクランプ電位と等しい電
位Ｖｃｔ、に設定されている。コンパレータ３の非反転
入力端子（ト）にヒステリシス回路２５が設けられ、コ
ンパレータ３がヒステリシス特性を有するようになって
いる。コンパレータ３の出力端子には非反転入力端子の
初期値設定手段であるスイッチ２６の一方が接続され、
このスイッチ２６の他方がアースに接続されている。

まず第１図に示される第１の実施例において、無信号時
にノイズによる誤動作を防止するためにクランプ電位供
給器６のクランプ電位をクランプ電位供給器５のクラン
プ電位より無信号時のノイズレベルより大きい電位外だ
け高くし、コンパレータ３のそれぞれの入力端子のＤＣ
レベルをずらすことにより行なっていることを説明した
。

本実施例も同様にコンパレータ３のそれぞれの入力端子
のＤＣレベルをずらすことにより行なうわけであるが、
コンパレータ３の前段に設けられるクランプ回路１２．
１３およびクランプ電位供給器５．６にはよらず、コン
パレータ３にヒステリシス回路２５を設けこのコンパレ
ータ３にヒステリシス特性を持たせることによりこのコ
ンパレータ３のそれぞれの入力端子のＤＣレベルをずら
すことを行なっている。

以下、このヒステリシス回路２５とコンパレータ３の非
反転入力端子の初期値を設定する初期値設定手段である
スイッチ２６を備えたコンパレータ３の動作を詳細に説
明する。

まず本実施例の回路を作動させないときはスイッチ２６
をＯＮとし、コンパレータ３の出力端子を強制的にアー
ス電位にする。コンパレータ３の出力端子はヒステリシ
ス回路２５を通して非反転入力端子に接続されて〜・る
たメ、コンパレータ３の出力信号はこのヒステリシス回
路２５を介して非反転入力端子に正帰還されることにな
る。したがって出力端子がアース電位であれば非反転入
力端はアース電位方向に移動することになり、この非反
転入力端子と反転入力端子をＤＣレベルにおいて比較す
ると、スイッチ２６をＯＮとするならば非反転入力端子
は反転入力端子より低（なる。次いで無信号時にスイッ
チ２６をＯＦＦと−して本実施例の回路を作動させる。

このときスイッチ２．６を０．Ｆ　Ｆ　してアース電位
から切り離しても上記した非反転入力端子と反転入力端
子のＤＣレベルにおける関係つまり非反転入力端子が反
転入力端子より低いことは、出力端子の出力信号がヒス
テリシス回路２５、を介して正帰還をかけられているこ
とがら変化しない。つまりＤＣレベルにおいて、非反子
のＤＣレベルが低レベルとなり、この低レベルが再び非
反転入力端子に帰還されるから常に非反転入力端子は反
転入力端子よりも低（なる。したがってコンパレータ３
の非反転入力端子の初期値を設定したことになる。次い
で本実施例の回路に入力信号を供給する。

このときコンパレータ３の出力端子のＤＣレヘルカ高レ
ベルトするにはＤＣレベルにおいて非反転入力端子が反
転入力端子よりも高くなることが条件となる。したがっ
て上述した非反転入力端子と反転入力端子のＤＣレベル
差以上の振幅を有する信号でないと出力端子のＤＣレベ
ルは高レベルとはならない。すなわちこのＤＣレベル差
がノイズに対する誤動作の防止片なる。またこのヒステ
リシス特性によって入力信号に高周波ノイズが１畳され
ている場合でもこの高周波ノイズによる誤　　　　ζ動
作を防止する効果を有している。

第３Ｄｌｉは本発明の第４の実施例、第３Ｅ図は本発明
の第５の実施例、第３Ｆ図は本発明の第６の実施例を示
すブロック図である。

第３Ａ図、第３Ｂ図、第３Ｃ図に示される実施例の非反
転入力側への接続と、反転入力側の接続とを入れ換えで
、第３Ｄ図、第３Ｅである。

次いで一ト記詳細に説明した第１、第２、第３の実施例
の回路例を説明するが、第４Ａ図、第４Ｂ図、第４Ｃ図
に示される回路例の回路図から当業者は容易に実施する
ことができるので参考となる計算式のみを記載する。

なお第３Ａ図、第３Ｂ図、第３Ｃ図に示されるブロック
の番号と第４　’Ａ図、第４Ｂ図、第４Ｃ図に示される
点線で囲ま−れたブロックの番号は対応している。なお
ブロック２４はレベルシスト回路である。

第４Ａ図は、第３Ａ図に示される第１の実施例の回路例
の回路図である。

以下、本回路図の参考となる計算式を示す。

なお、ＲＢ　＝　２ＲＡであり、ＶＢＥはトランジスタ
のペース、エミッタ間電′圧を示す。またトランジスタ
は同種で特性が同じものを用いる。（以下の回路例につ
いても同様である）第４Ｂ図は、第３Ｂ図に示される第
２の実施例の回路例の回路図である。

以下、本回路図の参考となる計算式を示す。

アンプ１利得””　ＲＡ　＝　Ａ 第４Ｃ図は、第３Ｃ図に示される第３の実施例の回路例
の回路図である。

以下、本回路図の参考となる計算式を示す。

ヒステリシフ電圧””　ＥＲＨ＋ＲＪ なおＲＨ＞＞　ＲＫである。

以上詳細に説明した通り本発明のディジタル信号波形整
形回路は、ＡＧＣ増幅器を用いず常゛にディジタ灼号の
ピークからピークまでのセンターを基準として電圧反転
させ波形整形を行なうので急激、な振幅変動、ＤＣ変動
、およびデユーティ−が異なるパルスを有するディジタ
ル入力信号が入力されても原信号に忠実なディジタル信
号を得ることができ、またノイズレベルを考慮したＤＣ
レベルを差動型コンパレータに付加するために無信号時
のノイズによる誤動作は生じず、またクランプ回路を用
いるため入力信号に誘導ハムが頂乗しても良好に波形整
形がなされるため実用上の価値は大きい。

【図面の簡単な説明】

第１Ａ図はＤＣレベル基準方式を示すブロック図、 第１Ｂ図はＡＧＣクランプ方式を示すブロック図、　　
　　　　　　　　　　　　　　　　　　　　　　′第２
図は第１Ａ図のＤＣレベル基準方式と第１Ｂ図のＡＧＣ
クランプ方式と本発明の第１の実施例の波形を示す波形
図、 第３Ａ図は本発明の第１の実障例を示すブロック図、 第３Ｂ図は本発明の第２の実施例を示すブロック図、 第３Ｃ図は本発明の第３の実施例を示すブロック図、 第３Ｄ図は本発明の第４の実施例を示すブロック図、 第３Ｅ図は本発明の第５の実施例を示すブロック図、 第３Ｆ図は本発明の第６の実施例を示すブロック図、 第４Ａ図は第３Ａ図に示す第１の実施例の回路例を示す
回路図、 第４Ｂ図は第３Ｂ図に示す第２の実施例の回路例を示す
回路図、 第４Ｃ図は第３Ｃ図に示す第３の実施例の回路例を示す
回路図である。、

Claims (1)

1. 【特許請求の範囲】 ・　（１）反転と非反転の入力端子を有する差動型電圧
   コンパレータの一方の入力端子に、ディジタル入力信号
   を所定の朴蒋で増幅する第１゛の増幅回路と入力信号を
   一定の電位に固定する第１のクランプ回路との直列回路
   を接続し、前記コンパレータの他方の入力端子にピーク
   整流回路を接続し、このピーク整流回路の入力に前記デ
   ィジタル入力信号を前記第１の増幅回路の利得の１／２
   の、利得で増幅する第２の増幅回路′と入力信号を前記
   電位より無信号時のノイズレベルより大きい電位だけ大
   きい電位に固定する第２のクランプ回路との直列回路を
   接続してなることを特徴とするディジタル信号波形整形
   回路。 （２）反転と非反転の入力端子を有する差動型電圧コン
   パレータの一方の入力端子に、ディジタル入力信号を所
   定の利得で増幅する第１の増幅器と入力信号を一定の電
   位に固定する第１のクランプ回路との直列回路を接続し
   、前記フンパレータ９仙方の入力端子にピーク整流回路
   を接続し、このピーク整流回路の入力に前記ディジタル
   入力信号を前記第１の増幅回路の利得の１／２め利得で
   増幅する第２の増幅回路と入力信号を前記電位と等しい
   電位に固定する第２のクランプ回路との直列回路を接続
   してなるディジタル信号波形整形回路において、前記差
   動型電圧コンパレータにヒステリシ名回路を設け、さら
   にこのコンパレータの出力端子に初期値設定手段を設け
   てなることを特徴とするディジタル−信号波形整形回路
   。