JPS5884530A - アナログ−デジタル変換方法および変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、アナログ−デジタル（Ａ−Ｄ）変換器の入
力に供給されるアナログ信号を、その変換器が応答する
低レベル限界および高レベル限界に関連して算定するに
当って使用されるＡ−Ｄ変換方法および変換装置に関す
るものである。こ＼で取扱われる信号の最大値および最
小値によって測定されるアナログ信号の振幅は時間と共
に変化するものであ２てもよい。この発明は特にアナロ
グ信号の振幅、あるいけその最□、大および最小レベル
（コ＼では平均ＤＣレベルあるいは単にＤＣレベルと称
す）、またはその両者を、受信゛アナログ信号が上記変
換器に供給される前に通過する可変利得増幅器またはＤ
Ｃレベル制御回路（またはその両者）を制御することに
よって、Ａ−Ｄ変換器の入力の限界に関して調整するた
めの方式において特に有効なものである。

Ａ−Ｄ変換器は、アナログ信号の観察される時間長にわ
たって、その時間長を通じてサンプリングされた入力ア
ナログ信号のサンプルの振幅を表わす値をもったデジタ
ル語を生成する。理想的にはアナログ信−号の振幅およ
び平均ＤＣレベルの範囲は時間全体にわたって変化せず
ｒまた変換器は、予定（期待）アナログ信号のサンプル
された振幅が上記変換器の入力範囲の低レベル限界およ
び高レベル限界内にある（整合する）ように、また例え
ばその低レベル限界と高レベル限界の範囲の中心がアナ
ログ信号の期待された弔均ＤＣレベルにあるように設計
されている。このような条件のもとでは、変換器は、そ
の変換器の入力範囲の限界値　　　１１以下あるいは限
界値以上にあるアナログ信号のサンプルを表わす値のデ
ジタル語（例えば全てＯｌあるいは全てｌ）を発生する
必要はない。

アナログ信号を、Ａ−Ｄ変換器が応答する信号範囲の限
界の一方に整合させるために、アナログ信号の振幅を理
想的な方式よりも小さな値に調整するやり方がｈ　１９
’／６年３月３０日付でコークヒル（Ｏｏｒｋｈｉｌｌ
　）氏他に与えられた米国特許第３．９４’／、８０６
号明細書中に記載、さ、れでいる。この特許明細書には
、Ａ−Ｄ変換器によって生成された語の最上位ピットの
値に従ってＡ−Ｄ変換器に供給されるアナログ信号の振
幅を上向きにあるいは下向きに調整する自動利得制御回
路（ＡＧＣ回路）をもったＡ−り変換器が示されている
。この装置゛はアナログ信号の最大振幅を変換器の入力
範囲の上限に整合させるが、アナログ信号の振幅の一貫
して生ずる最大値が変換器の入力の下限以下に低下した
とき、そのアナログ信号の振幅を増大させることはでき
ない。また上記特許明細書に示されている装置は。

振幅が変換器の入力範囲の上限に等しいかそれを越える
アナログ信号から取出された各最大値のデジタル語に応
答し、そのためＡＧＣ回路は変換器の入力範囲の上限に
等しいかそれを越える任意の分離されたアナログ信号の
サンプルに応答する。さらに、この装置は、Ａ−Ｄ変換
器に供給されるアナログ信号の平均ＤＣレベルを制御す
るための手段を具備していない。

こ＼で考察するように、平均アナログ信号の振幅がＡ−
Ｄ変換器の入力の限界に整合していないと、Ａ−Ｄ変換
器によって生成されるデジタル語の値は、最小値（すな
わち全てＯ）に低下し得るし、また最大値（全てｌ）に
増大し得る。この発明の目的は、Ａ−Ｄ変換器によって
生成されるデジタル語の値を算定することによってこの
Ａ−Ｄ変換器、が応答する信号の範囲の既知の下限およ
び上限に関連してアナログ信号の振幅を算定することに
ある。このような算定によって、次にアナログ信号の振
幅あるいは平均ＤＣレベル、またはその両者の調整を行
なうことができる。　　−さらに詳しく言えば、この発
明は、アナログ信号の所定時間長内に発生する振幅と基
準レベルの一方または双方を算定する方法に関するもの
であリ、この算定はアナログ信号が供給されるＡ−Ｄ変
換器の応答範囲の下限および上限に関して行なわれる。

従来技術と同様に、この発明による方法は、７所定時間
長全体にわたって一連のデジタル語中のＡ７Ｄ変換器の
限界の一方を代表する値のデジタル語の発生を検出する
段階を含んでいる。上記一連のデジタル語は所定時間長
全体にわたってＡ−Ｄ変換器によって生成される。

この発明によれば、検出段階は、（ａ）Ａ−Ｄ変換器の
応答範囲の一ト限を代表する第１の値（例えば全てｌ）
を持った一連のデジタル語中のその語の第１の数（第１
の数は第１の閾値に等しいかそれを越える）の発生、お
よびＡ−Ｄ変換器の応答範囲の下限を代表する第２の値
（この例では全て０）を持った一連のデジタル語中のそ
の語の第２、の数（第２の数は第２の閾値に等しいかそ
れを越える）の発生の双方を所定時間長内で検出するこ
と、および（ｂ）上記所定時間長の終りで検出された第
１および第２の発生によってアナログ信号の所望の算定
を行なうことからなっている。

この発明のアナログ信号の算定方法は、アナログ信号の
限界をＡ−Ｄ変換器の上限および下限に近似させるよう
に調整するために、あるいはアナログ信号のＤＣレベル
をＡ−’Ｄ変換器の入力限界範囲内のある所望点に調整
するために、アナログ信号の振幅あるいはそのＤＣレベ
ルを修正するためのＡＧＯ方法中で実施することができ
る。

以下、図を参照しつ＼この発明の詳細な説明する０ 第１図において、通常のアナログ−デジタル（Ａ−Ｄ）
変換回路１２は入力端子１４に結合された入力信号端子
Ｓをもっている。−例として、Ａ−Ｄ変換回路１２は装
置の出力端子１６に接続された出力端子Ｏに、１１ミリ
ボルトよりも低い入力に対する全ての論理値０から７０
０　ミ’Ｊポルトの入力に対する全ての論理値ｌに至る
範囲の６ビツト語を発生する６ビツト装置とされている
。Ａ−Ｄ変換回路１２は多重ケーブル（少なくとも６回
線）を経て高ピーク検出回路１Ｂおよび低ヒ：−り検出
回路２０に結　　　　１合されている。多重ケーブルは
２２のようなスラッシュ（Ａ線で示されている。クロッ
ク源２４はＡ−Ｄ変換回路１２、高ピーク検出回路１日
、低ピーク検出回路２０の各クロック（ｃ）端子に結合
されている。

２６のような各クロック・パルスの発生時に、Ａ−’Ｄ
変換回路１２は端子１４に供給されつ＼ある電圧信号の
振幅を代表する値を持った６ピツト語を発生する。例示
した６ピツトＡ−Ｄ変換回路について言えば、Ａ−Ｄ変
換回路１２からの出力信号が６個の”１″を含んでおれ
ば、本質的に６個の入力ナンド・ゲートとタイミング回
路とからなる高ピーク検出器１８は２日で示すような瞬
間的な論理Ｏのパルスを発生し、そうでないときは論理
ルベルの信号を発生する。もしＡ−Ｄ変換回路１２によ
って生成される信号が６個の“０”を含んでおれば、６
個の入力ノア・ゲートを含んでいることを除けばピー・
り検出回路１Ｂと同様な低ピーク検出回路１８は６個の
Ｏ（６個の１の代シに）に応答して３０で示すような瞬
時論理０パルスを発生し、そうでないときは論理ルベル
の信号を発生する。

検出回路１８は第１の増加カウンタ４０の計数Ａ端子に
結合されている。カウンタ４０は２個の出力端子ＨＰと
而とを有する高ピーク２重閾値検出回路４２に接続され
ている。検出器４２は後述詳細に説明するように第２図
に示すテーブルｌの行１および２に従って動作する。検
出器４２は本質的に所定の時点においてカウンタ４０内
に含まれる計数値を予め選定された組の高い数および低
い数と比較する比較器、およびテーブルｌに示された出
力信号を発生するゲートを含む論理装置とからなってい
る。

°同様に検出器２０は第２の増加カウンタ４６に結合さ
れており、この第２の増加カウンタ４６は次いで低ピー
ク検出器４Ｂに結合されている。第２図のテーブルｌの
行゛３および４に従って動作する検出器４日は先の検出
器４２゛と同様な構造をもっている。

検出器′４２の出力ＨＰＦｉアンド・ゲート５０および
５２の一方の入力に結合されておシ、出力°詳はアンド
・ゲート５４および５６の一方の入力に結合されている
。

検出器４日の出力ＬＰはアンド・ゲート５０および５６
の第２の入力に結合されており、出力πはアンド・ゲー
ト５２および５４の第２の入力に結合されている。

更新制御回路６０は検出器４２および４８のクロック入
力端子Ｃに結合されており、また短連延線りを経てカウ
ンタ４０および４６のリセット入力端子Ｒ，アンド・ゲ
ート５０．５２．５４および５６の各々の第３の入力に
それぞれ結合されている。後程更に詳細に説明するよう
に、適当な時点で回路６０は６２で示すような瞬時パル
スを発生し、カウンタ４０および４６の計数値を検出器
４２および４Ｂにそれぞれクロックで導入し、上記カウ
ンタ４０および４６をリセットする。同時に検出器４２
および４Ｂによって発生された信号は第３図のテーブル
２で示すようにパルス６２によって付勢されたアンド・
ゲート５０．５２％５４および５６の１つを動作状態と
することができる。これについては後程さらに詳細に説
明する。アンド・ゲート５０および５４は第３のアップ
／ダウン２進カウンタ６４のアンプ入力ＵＰ、ダウン入
力ＤＮに結合されている。ア、４ンド・ゲート５２およ
び５６は第４のアップ／ダウン２進カウンタ６６の入力
ＵＰ、、ＤＮに結合されている。

カウンタ６４は多重ケーブルを経て２進重み付は切換減
衰器６日の制御端子ＯＫ結合されている。デジタル化さ
れるべきアナログ信号が供給される装置の入力信号端子
ツ０は電流バッファー１２に結合されている。電流バッ
ファフ２の出力は自動利得制御回路の減衰器６８の信号
入力に結合されている。自動利得制御回路は減衰器６日
の他にカウンタ６４、および上記減衰器６８の出力が結
合される固定利得増幅器グ６からなっている。減衰器６
日は一般には３：１の減衰比をもっている。

カウンタ６Ｂはアンド・ゲート５０を通過する信号によ
ってその計数値が増加するので、減衰器６８の減衰量が
犬きくなシ、増幅器７６を通過する信号のピーク−ピー
ク振幅を減少させ、それによって減衰器６８の入力から
増幅器７６の出力に至る間で測定・される利得を減少さ
せる。上記とは逆にアンド・ゲート５４からの信号によ
ってカウンタ６４の計数値が減少すると、減衰器６Ｂの
減衰度は減少し、増幅器す６を通過する信号のピーク−
ピーク振幅を増加させる。一般にはカウンタ６４は６ピ
ツト・カラン　　１りであり、従ってとのカウンタ６４
を６４段階の減衰比のいずれかに次々とセットすること
ができる。

カウンタ６６はテジタルー電圧変換器す８に結合されて
おり、またこのデジタル−電圧変換器す８は演算増幅器
８０の（１）端子に結合されている。演算増幅器の（へ
）端子は増幅器マロからの信号を受信するように結合さ
れている。増幅器８０の出力は端子１４にお゛いてＡ−
Ｄ変換器１２の入力に結合されている。

第１図のＡ−Ｄ変換装置は、テレビジョン、カメラから
の情報の一連のフレーム、を代表する一連のアナログ信
号のような、端子フＯに供給される所定の一定持続期間
をもった振幅の変化する一連のアナログ信号に対して動
作するように設計されている。入力信号は増幅器７６に
よって増幅され、さらに後程述べるような方法′で振幅
が増幅器８０によってオフセットされ、Ａ−Ｄ変換器１
２の入力端子１４に供給される。そしてこのＡ−Ｄ変換
器１２によって入力信号はデジタル化される。

第１図の回路の動作は次の通りである。こ＼で（ａ）端
子１４には、端子グ０に供給される入力、アナログ信号
と同じ一定の持続期間をもったアナログ信号が供給され
、（ｂ）端子１４に供給される信号は後程説明するよう
にして入力アナログ信号に対してピーク−ピーク振幅お
よび平均ＤＣレベルが修正される可能性があると仮定す
る。アナログ信号が端子１４に供給される前に、更新制
御回路６０からの・（ルス６２はカウンタ４０および４
６中の計数値をクロックによって検出器４２および４Ｂ
にそれぞれ導き、さらに後程説明する理由によってアン
ド・ゲー）５０．５２．５４および５４を付勢し、さら
にカウンタ４０お・よび４６をリセットする０ クロック源２４は例えば４．８ＭＨ！？の所定一定周波
数のパルスを発生する。これらのクロック・ノくルスは
Ａ−Ｄ変換器１２に供給−れ、Ａ−Ｄ変換器１２はこの
りＵツク・パルスに応答して６ビツト・デジタル語を発
生する。必ずしも必要というわけではないが、一般に端
子１４に供給されるアナログ信号の一部は、Ａ−Ｄ変換
器１２が、６個の論理１ピツトの幾つかの出力語を発生
するように充分に高い振幅とされる。同様に必ずしも必
要というわけではないが、一般に端子１４に供給される
アナログ信号の一部は、Ａ−Ｄ変換器１２が、６個の論
理０ビツトの幾つかの出力語を発生するように充分に低
い振幅とされる。端子１４に供給される信号がＴＶ右カ
メラよって発生される信号に関連している場合は、６個
の論理ｌ状態は場面の非常に明るい部分に相当し、６個
の論理０状態は場面の非常に暗い部分に相当している。

Ａ−Ｄ変換器１２からの全ての論理が１のビットからな
る各出力信号に対して、検出器１８はクロック源２４の
タイミング制御のもとて論理が０のパルス２Ｂを発生す
る。Ａ−Ｄ変換器１２からの全ての論理が０のビットの
各出力信号に′対して、検出器２０はクロック源２４の
タイミング制御のもとで論理値０のパルス３０を発生す
る。

カウンタ４０は全部の゛論理が１の検出器ＩＢによって
発生されるパルスの数を計数し、一方カウンタ４６は全
部の論理が０の検出器２０によって発生されルハルスの
数を計数する。前に述べたように、所定持続時間のアナ
ログ信号およびクロック源２４カら供給される一定周波
数のクロック・パルスに対して、Ａ−Ｄ変換器１２によ
って発生されるデジタル語の全数は前もって知られてい
る。Ａ−Ｄ変換器１２の全動作範囲を使用することが望
まれる任意の信号が供給される時は、このようなデジタ
ル語の全数の小部分すなわち一部は全て論理上であるべ
きであり、また小部分すなわち一部は全て論理０である
べきである。もし全てｌの語が発生せず、全て０の語の
みが発生すると、Ａ−Ｄ変換器１２の全デジタル範囲は
利用されない。同様にあまりに多数の全て論理ｌの語お
よび全て論理０の語が発生すると、Ａ−Ｄ変換器は飽和
し、Ａ−Ｄ変換器１２によって発生されるデジタル語の
いずれの利用においても歪を発生する。前に述べたＴＶ
右カメラ使用する場合は、経験からフレームが０．５パ
ーセント乃至１．５パーセントの全論理ｌを含み、ｌパ
ーセント乃至２パーセントの全論理Ｏを含む場合に最も
好ましい画像の得られるとと′が判った。このような一
連のアナログ信号に対するＡ−Ｄ変換　　　　ｒ器によ
って発生される語の数は既知であり且つ一定＋あるので
、各種の割合（パーセンテージ）を代表する数もまた既
知であり、カウンタ・デコーダあるいはメモリ中のよう
な配線によって各検出器４２および４日に記憶される。

一例として、各アナログ信号はＡ−Ｄ変換器１２によっ
て１０００の語にデジタル化されると仮定する。

従って、検出器４２は値５および１５を記憶し、−力検
出器４Ｂは値ｌＯおよび２０を記憶する。例証となるア
ナログ信号が端子１４に供給され、デジタル化された後
、次のアナログ信号が発生する前に、６２のような初期
パルスが発生し、カウンタ４０の値全検出器４２にクロ
ックによって導き、カウンタ４６の値を検出器４日に導
く。そしてカウンタ４０および４６を御破算する。

検出器４２では−カウンタ４０からの数を小部ｉｏ、５
パーセントおよび１．５パーセントを代表する数と比較
する。値５および１５を使用し、第２図のテーブルｌを
参照すると、もしカウンタ４０の計数が高すぎる、すな
わち１５以上であると、端子ＨＰは論理ルベルにセット
され、端子ＨＰは論理０レベルにセットされる。またも
しカウンタ４０の計数が充分には高くなり、すなわち５
以下であると、端子面は論理ルベルにセットされ、端子
ＨＰは論理０レベルにセットされる。さもなければＨＰ
、　ＨＰの双方が論理０レベルにセットされる。

検出器４日とカウンタ４６とはテーブルｌの行３、番に
従って同じように動作する。検出器４２および４日内に
おいて上述の動作が行なわれた後、更新制御回路６０か
らのパルス６２がアンド・ゲー）５０，５２．５４およ
び５４を付勢する。もしあれば付勢される特定のアンド
・ゲート（せいぜい１個のアンド・ゲートのみが付勢さ
れる）がテーブル２に従って決定される。例えば、もし
ＨＰ、　ＬＰの双方が論理１（テーブル２の行２）であ
れば、ゲート５０７１ｉ付勢され、Ａ−Ｄ変換器１２が
取扱い得る上限あるいは下限、あるいはその両方の外側
にあるアナログ信号が多すぎることを示す。この場合、
テーブル２の行２に従って、カウンタ６４（前の修正条
件によって層初にその上限と下限との間のある任意の計
数値にセットされていると仮定できる）けｌだけ進めら
れる。それによって減衰器６８の減衰量は増加され、増
幅器−１６の出力の振幅は減少し、減衰器６日と増幅器
６８の組合わせからなる回路の利得は低下する。従って
、次のアナログ信号が端子１０に供給されたとき、端子
１４に現われる信号の振幅は先行するアナログ信号の振
幅よりも減少する。１つのアナログ信号から次のアナロ
グ信号との間には変化が無いか、あるいは一般にＴＶカ
メラによって生成δれる連続するフレーム信号の場合の
ように端子１４における信号は高いピーク部分および低
いピーク部分を全く含まないか、含んでいても極めて少
ないことを意味する。従って、カウンタ６４はｌだけ減
少し、減衰器６日の減衰量は少なくなり、増幅器グ６の
出力における信号の振幅ｅよ、端子−１０に傘ける次の
アナログ信号が先行する信号よりも太き・な利得で増幅
されるように増大される。

もしゲート５２が付勢されると、アナログ信号のＤＣオ
フセットは大きすぎ、＾−り変換器１２からのデジタル
信号の１．５パ一セント以上が全て論理１であり、Ａ−
Ｄ変換器１２からの全部の語の１パーセント以下が全て
論理０であることを意味する。

それによってカウンタ６６はｌだけ増加させられ、変換
器７Ｂの出力電圧は低下し、増幅器８０は端子初に供給
される後続する信号に与えられるＤＣオフセットを小さ
くするように変化させられる。最後にゲート５６が付零
されると、アナログ信号のＤＣオフセットは極めて小さ
く、Ａ−Ｄ変換器１２から供給されるデジタル語の０．
５パーセント以下が全て論理ｌであり、Ａ−Ｄ変換器１
２から供給される全ての語の２パ一セント以上が全て論
理０であること全意味する。従って、カウンタ６６はｌ
だけ減少され、変換器−ｙ８の出力電圧は増加し、増幅
器８０は端子７０に供給される後続する信号に対してよ
り大きなりＣオフセットを与えるように変更される。

もしその状態が端子１４に供給される次のアナログ信号
に対しても継続すると（すなわち、もし信号のピーク−
ピーク振幅が非常に長い期間にわた　　１！つて非常に
高いか、あるいは低い場合、あるいはもしＤＣオフセッ
トが不適当であれば）、ゲート５０乃至５６の適当な１
って再度付勢され、カウンタ６４あるいは６６の動力Ｆ
ｉ、いずれのゲートも付勢されない状態となるまで、端
子フ０に供給される各連続゛するアナログ信号の後もさ
らに増加あるいは減少される。カウンタ６４および６６
は共、にその上限計数値を越えて増加しないか、あるい
はその下限計数値を越えて減少しない形式のものである
。従って、信号がその装置によって処理される信号の範
囲外のものであるならば、Ａ−Ｄ変換器１２がら歪んだ
信号が発生する。この発明の説明のために、端子′７０
に供給される信号の性質および装置の調整は歪みの状態
が発生しないように設定されているものと仮定する。

次にいずれのゲートも付勢されない（テーブル２の行１
１６．グ、８．９）状態について説明する。行ｌは、あ
まり多くなり、またあまり少なくない全て論理０および
全て論理ｌのデジタル語が発生される状態を示し、増幅
器−１６および８ｏは適正に調整されている。すなわち
、端子１４に供給される信号は大きくも小さくもなく、
また好ましくない状態にオフセットされていない状態に
調整される０行６、ワ、８およ′び９は、Ａ−’Ｄ変換
器１２に供給される信号が、このＡ−Ｄ変換器があまシ
にも多いおよびあまりにも少ない全て論理１のデジタル
語を発生し、またあまりにも多いおよびあまりにも少な
い全て論理Ｏのデジタル語を発生する状態を示している
。テーブル２の行１によって示される状態の場合は、一
連のアナログ信号が、増幅器ツ６および８０の一方ある
いは双方を前述のように再調整する必要がある程度にそ
の内容に変化が生じるまで、カウンタ６４および６６の
いずれの値も変化しない。

テーブル２の行６乃至９によって代表される状態では、
何らの動作も行なわれない。しかし、（ａ）これらの行
のいずれか１つの状態が存在し、信号が新しい振幅に変
動し、あるいは増幅器８０の出力−のＤＣオフセットを
中心とする新しい平均レベルに変動し、従ってテーブル
２の行２乃至５によって代表される状態の１つを示すと
、（ｂ）それによって変換装置が上述のように動作状態
となり、Ａ−Ｄ変換器１２の出力をテーブル２の行１，
６，７１８および９の１つに示されている状態の１つに
復帰させる。

第１図のＡ−Ｄ変換装置は、入力アナログ信号が一連の
バースト信号状に現われる状態に対して設計されており
、またそれについて説明されてｂるが、この装置は、（
ａ）検出器４２および４日にＡ−Ｄ変換器１２によって
発生される語の実際の数を供給し、またｆｂ）入力パル
ス６２が発生するときのような周期的にパー古ンテージ
を実際に計算するようにされた検出器を設けることによ
って、連続する入力と関連して動作することもできる。

他の変形例として、検出器４２および４日中にある数を
、Ａ−’Ｄ変換器１２から供給される複数（例えば１０
００　）の語に対する許容限界を示すように選定するこ
ともできる。このような状態のもとでは、Ａ−Ｄ変換５
１２によって生成される語の数を劇数ｆ６えエヵウ：／
ｌ’ｃｓア妬ｉ。。よができ、その計数値に達すると、
そのカウンタの出力を開始パルス６２を生成するために
使用することができる。

この発明の要旨は特許請求の範囲に示された通りである
が、特許請求の範囲に記載された発明は次に示す各実施
例も含むものであることは言う迄もない。

（１）　　検出段階において、第１の数のデジタル語は
第１の閾値に等しいかあるいはこれを超過する値であり
、第２の数のデジタル語は第２の閾値に等しいかあるい
はこれを超過する値である特許請求の範囲第１項記載の
変換方法。

（２）検出段階は、第１の数のデジタル語の発生および
それの不存在をそれぞれ示す第１および第２の信号（Ｈ
Ｐ％ＨＰ）の一方、および第２の数のデジタル語の発生
およびその不存在をそれぞれ示す第３および第４の信号
（ＬＰ、ＬＰ）の一方を発生する段階を含むものである
、−特許請求の範囲第１項またけ上記（１）記載の変換
方法。

（３）検出段階は（１）第τの値をもった語の数につい
　　　　ｌての第１の計数、および（６）第２の値をも
った語の数についての第２の計数を行なうことを含み、
また信号発生段階は第１および第２の計数値をそれぞれ
第１および第２の閾値と比較することを含む上記（２）
記載の変換方法。

（４）受信アナログ入力信号は等しい時間長をもった一
連のバース１状信号からなり、各バースト状信号の時間
長は所定の時間長に等しいことを特徴とする特許請求の
範囲第１項計よび上記（１）乃至（３）記載の変換方法
。

（５）受信アナログ入力信号は連続的であり、所定時間
長はアナログ−デジタル変換器が所定数の語を発生する
のに必要とされる時間長によって測定されるもので６あ
る特許請求の範囲第１項および上記（１）乃至（３）記
載の変換方法。

（６）算定されるアナログ信号の振幅を制御するように
されており、算定されるアナログ信号は受信アナログ入
力信号を可変利得増幅器でもって増幅することによって
引出され、さらにデジタル語の１直によって増幅器の利
得を制御する段階を含み、増幅器の利得を制御する段階
は（１）デジタル語の第１および第２の所定数の双方の
発生に応答して利得を減少させ、また（口）デジタル語
の第１および第２の所定数の双方の不存在に応答して利
得を上げるように動作することを特徴とする特許請求の
範囲第１項および上記（１）乃至（５）記載の変換方法
。

（））算定されるアナログ信号の平均直流レベルを制御
するように構成されており、算定される信号は受信アナ
ログ入力信号をデジタル語の値に従って制御する段階を
経て取出されるものであり、この制御段階は、（１）デ
ジタル語の第１の所定数の発生およびデジタル語の第２
の所定数の不存在に応答して増幅されたアナログ信号の
平均直流レベルを減少させること、および（（６）デジ
タル語の第２の所定数の発生およびデジタル語の第１の
所定数の不存在に応答して増幅されたアナログ信号の平
均直流レベルを増加させることを含む、特許請求の範囲
第１項および上記（１）乃至（６）記載の変換方法。

（８）検出手段は、第１および第２の所定数にそれぞれ
到達する第１および第２の計数値に応答して、それぞれ
第１および第２の数のデジタル語の発生を表わす第１お
よび第３の制御信号（ＨＰ、ＬＰ）を発生［２、また第
１および第２の所定数にそれぞれ到達していないことに
応答して、それぞれ第１および第２の数のデジタル語の
発生のないことを表わす第２および第４の信号（ＨＰ、
ＬＰ）を発生し、制御手段は上記第１乃至第４の制御信
号に応答するものである、特許請求の範囲第２項記載の
変換装置。

（ａ）　　検出手段は（１）高ピ−ク検出器（１８）、
それに伴なう第１の増加カウンタ（４０）および第１の
高ビーク閾値検出器（４２”）、および（６）低ピーク
検出１（２ｏ）、それに伴なう第２の増加カウンタ（４
６）および第２の低ピーク閾値検出器（４８）からなり
、高ピーク検出器および低ピーク検出器の入力（２２）
はアナログ−デジタル変換器の出力に結合されており、
高ピーク検出器および低ピーク検出器はそれぞれ第１′
および第２のカウンタのそれぞれの入力（Ａ）にアナロ
グ−デジタル変換器によって発生された第１および第２
の値のそれぞれのデジタル語に応答してそのカウンタを
増加させるための信号を供給するように動作し、 高ビーク閾値検出器（４２）および低ピーク閾値検出器
（４６）は第１および第２のカウンタ中の第１および第
２の計数値を第１および第２の所定値とそれぞれ比較し
、第１、第２、第３および第４の信号（ＨＰ、ＨＰ、Ｌ
Ｐ、ＬＰ）を発生するように動作する上記（８）記載の
変換装置。

（ｌＯ）増幅手段はデジタル信号に応答する切換減衰器
（６Ｂ）を含み、制御手段は第１および第２のゲ−）　
（５０，５４’）と第１のアップ−ダウン・カウンタ（
６４）からなり、 第１および第２のゲートは、高ビーク閾値検出器および
低ピーク閾値検出器からそれぞれ供給される第１および
第３の信号（ＨＰｌＬＰ）、および第２および第４の信
号（ＨＰ、ＬＰ）に応答し、それぞれ付勢されると、（
ｉ）双方のピーク閾値検出器が第１および第２の数のデ
ジタル語の発生を表わす信号（ＨＰとＬＰ）を発生する
ときはアップ−ダウン・カウンタの計数を増加させる信
号を発生し、（５）双方のピーク閾値検出器が第１およ
び第２の数のデ　　　（１ジタル語の発生の存在しない
ことを表わす信号（ＨＰとＬＰ）を発生するときはアッ
プ−ダウン・カウンタの計数を減少させる信号を発生し
、切換減衰器（６８）の制御手段（ｃ）はアップ−ダウ
ン・カウンタの出力Ｘ結合されており、その計数値に応
答してアナログ−デジタル変換器の入力に供給されるア
ナログ信号の振幅を制御するように動作する上記（ａ）
記載の変換装置。

（ｌｌ）増幅手段は、アナログ−デジタル変換器の入力
に供給される増幅された信号の直流レベルを調整するた
めの入力（１）に供給される制御信号に応答する別の手
段（８０）を含み、 制御手段（５２，５６，６６，７８）が検出手段と上記
別の手段の入力との間に結合されていて、（ｉ）第１お
よび第２の信号に応答して増幅された信号の直流レベル
をアナログ−デジタル変換器の入力の低レベル限界に向
けて調整し、（ロ）第２および第３の信号に応答して増
幅された信号の直流レベルをアナログ−デジタル変換器
の入力の高レベル限界に向けて調整することを特徴とす
る上記（８）、（９）、（ｘｏ）記載の変換装置。

（１２）上記、別の手段は一方の入力（ハ）に増幅され
た信号が供給される演算増幅器（８０）を含み、−この
演算増幅器はその出力にその他方の入力に供給された信
号のレベルに従って制御される基準（ペース）レベルを
持った増幅された信号を発生して、それをアナログ−デ
ジタル変換器に供給し、制御手段は第３および第４のゲ
ート（５２，５ｂ）、第２のアップ−ダウン・カウンタ
（６ａ）、およびデ、シタルー電圧変換器（す８）から
なり、第３のゲートはそれぞれ高および低ピーク検出器
から供給される第１および第４の信号（ＨＰ、π）に、
第４のゲートは同じく高および低ピーク検出器から供給
される第２および第３の信号（π、ＬＰ）に応答して、
第２のアップ−ダウン・カウンタ（６６）の計数をそれ
ぞれ薄加および減少させるための信号を発生し、 ゛第２のアップ−ダウン・カウンタ（６６）の出力はデ
ジタル−電圧変換器（グ８）に供給されてその出力に上
記第２の゛アップーダウン・カウンタの計数値によるレ
ベルにある電圧を発生させ、 デジタル−電圧変換器からの出力電圧は演算増幅器（８
０）の他の入力（１）に供給されるように構成されてい
ることを特徴とする上記（５）記載の変換装置。

（１３）所定の時間長の終りにおいて動作する更新制御
手段（６０、Ｄ）が設けられており、この更新制御手段
は各ピーク閾値検出器を動作させて第１、第２、第３お
よび第４の信号のそれぞれを発生させ、その後ゲートを
付勢し、第１および第２の増加カウンタ（４０，４６）
をリセットするように動作することを特徴とする上記（
ｌＯ）あるいは（１２）記載の変換装置。

【図面の簡単な説明】

第１図はこの発明によって構成されたアナログ′−デジ
タル変換装置の好ましい実施例を電気−回路のブロック
ダイヤグラムの形で示した図、第２図および第３図は第
１図のアナログーテジタ６ル変換装置中の一部の回路の
動作をよシ判り易く説明するためのテーブルを示す図で
ある。 １２・・・アナログ−デジタル変換装置、ツ０・・・入
力端子、６８のＣ１８０の（１）・・−制御端子、１４
・・・変換器１２の入力、１６・・・変換器１２の出力
、１８．２０・・・ピーク検出手段、 ％ＦＦ出願人　　　　アールシーニー　コーポレーショ
ン化　理　人　　清　水　　　哲　ほか２名＋ ７２　図 テープ）し１ テープ）し２ 一！鬼化’ＪＬ／ 手続補正書（自発） １、事件の表示 特願昭５’／−１９０６６３号 ２、発明の名称 アナログ−デジタル変換方法および変換装置３、補正を
する者 事件との関係　特許出願人 住　所　　アメリカ合衆国　ニューヨーク州　１００２
０ニユーヨーク　ロックフェラーフラサ３０名　称　　
（７５７）　　アールピーニー　コーポレーション４、
代理人 ５、補正の対象 「発明の名称」、明細書の「特許請求の範囲」、「発明
の詳細な説明」、「図面の簡単な説明」の各欄。 ６、補正の内容 訂正します。 （２、特許請求の範囲を別紙の通りに訂正します。 （３）　　明ａＨＩ書の第３頁第１３行乃至第１４行の
「算定するに当って使用されるＡ−Ｄ変換方法および変
換装置」を「妹定する方法」と訂正し！Ｌｆ。 （４）　　同書第２６頁第１７行乃至第３頁第１３行の
記載を削除します。 （５）　　明細書を次の正誤表の通りに訂正します。 添付書類 特許請求の範囲 以上 特許請求の範囲 ｌ）　アナログ信号の所定時間長内における振幅および
平均直流レベルの一方または双方を算定する方法におい
て、上記の算定はアナログ信号が供給されるアナログ−
デジタル変換器の応答範囲の截レベル限界および高レベ
ル限界に関して行なわれるものであり、所定の時間長全
体にわたって上記アナログ−デジタル変換器によって生
成される一連のデジタル屠肉で上記アナログ−デジタル
変換器の上記レベル限界の一方を代表する値をもったデ
ジタル語の発生を上記所定時間長にわたって検出する段
階を含み、 上記検出段階では、（１）上記アナログ−デジタル変換
器の応答範囲の上限を代表する第１の値をもった第１の
所定数のデジタル語の発生、および（５）上記アナログ
−デジタル変換器の応答範囲の下限を代表する第２の値
をもった第２の所定数のデジタル語の発生の検出が行な
われ、それによって上予

Claims (2)

【特許請求の範囲】
1. （１）　　アナログ信号の所定時間長内における振幅お
   よび平均直流レベルの一方または双方を算定する方法に
   おいて、上記の算定はアナログ信号が供給されるアナロ
   グ−デジタル変換器の応答範囲の低レベル限界および高
   レベル限界に関して行なわれるものであり、所定の時間
   長全体にわたって上記アナログ−デジタル変換器によ゛
   つて生成される一連のデジタル語内で上記アナログ−デ
   ジタル変換器の一方を代表する値をもったデジタル語の
   発生を上記所定時間長にわたって検出する段階を含み。 上記検出段階では、上記一連のデジタル語内で（ｉ）上
   記アナログ−デジタル変換器の応答範囲の上限を代表す
   る第Ｊの値をもった第１の所定数のデジタル語の発生、
   および（ロ）上記アナログ−デジタル変換器の応答範囲
   の下限を代表する第２の値をもった第２の所定数のデジ
   タル語の発生を検出し、それによって上記所定時間長の
   終りにおいて検出され、た上記第１および第２の所定数
   のデジ２１１語の一生によってアナログ信号の算定を行
   なう、アナログ−デジタル変換方法。
2. （２）　　アナログ−デジタル変換器の入力範囲の上限
   および下限に関連する受信入力アナログ信号の振幅およ
   び直流レベルの一方あるいは双方を調整する装置におい
   て、 供給された入力アナログ信号を増幅し、上記アナログ−
   デジタル変換器に供給されるアナログ信号を制御するた
   めの制御端子手段を有する第１の手段と、上記アナログ
   −デジタル変換器の出力と上記増幅用の第１の手段の制
   御端子手段との間に結合された検出手段と、該検出手段
   と上記増幅用の第１の手段の制御端子手段との間に結合
   されていて、下記の第１および第２の発生表示信号に応
   答して上記制御端子手段に供給される制御信号を発生す
   るための制御手段を具備し、 上記アナログ−デジタル変換器は上記第１の手段からそ
   の入力に供給される増幅された信号に応答して、その信
   号のサンプルの関数となる値をもった一連のデジタル出
   力語をその出力に発生し、上記検出手段は第１および第
   ２のデジタル語について第１および第２の計数を行ない
   、これら第１および第２の計数がそれぞれ第１および第
   ２の所定数に到達することに応答して第１および第２の
   発生を表わす制御信号を発生するものである、デジタル
   −アナログ変換装置。