JPS5885552A - 封入ケ−スの基体に半導体ペレツトを設けるためのマウント及びその製造方法 - Google Patents
封入ケ−スの基体に半導体ペレツトを設けるためのマウント及びその製造方法Info
- Publication number
- JPS5885552A JPS5885552A JP57192625A JP19262582A JPS5885552A JP S5885552 A JPS5885552 A JP S5885552A JP 57192625 A JP57192625 A JP 57192625A JP 19262582 A JP19262582 A JP 19262582A JP S5885552 A JPS5885552 A JP S5885552A
- Authority
- JP
- Japan
- Prior art keywords
- mount
- metal
- hole
- metal coating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/533—Cross-sectional shape
- H10W72/534—Cross-sectional shape being rectangular
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
Landscapes
- Junction Field-Effect Transistors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
本発明は封入ケースの基体に半導体ペレットを設けろた
めのマウント及びその製造方法に関し、例えば前記マウ
ントを封入ケースの基体の一部として形成することを可
能にするものである。更に、本発明は非常に高い周波数
にて動作する半導体及)1 0・いわゆる逆接続(reverse connect
ion片法(電極が熱放出部と直接門に接続されろ接続
法)に適用さオtろ。
めのマウント及びその製造方法に関し、例えば前記マウ
ントを封入ケースの基体の一部として形成することを可
能にするものである。更に、本発明は非常に高い周波数
にて動作する半導体及)1 0・いわゆる逆接続(reverse connect
ion片法(電極が熱放出部と直接門に接続されろ接続
法)に適用さオtろ。
(3)
(背景技術)
本発明は超短波用トランジスタの実施例に基づいて説明
するが、誘導現象及び熱現象か重要であるその他のタイ
プの半導体部品にも適用することができる。
するが、誘導現象及び熱現象か重要であるその他のタイ
プの半導体部品にも適用することができる。
本発明によるマウントの主な目的は、半導体ベレフトと
外部アクセス電極間の金属製の接続テープまたは接続線
を除去し、これらの接続テープまたは接続線によって生
じろインダクションをな(すことである。例えば、極超
短波用電界効果型トランジスタの場合、ソースのチョー
ク現象あるいはインダクション現象は装置の出力と入力
の逆結合(counter −C0LIIII ing
)を導くため非常にわずられしいもので゛ある。
外部アクセス電極間の金属製の接続テープまたは接続線
を除去し、これらの接続テープまたは接続線によって生
じろインダクションをな(すことである。例えば、極超
短波用電界効果型トランジスタの場合、ソースのチョー
ク現象あるいはインダクション現象は装置の出力と入力
の逆結合(counter −C0LIIII ing
)を導くため非常にわずられしいもので゛ある。
このソースのチョーク現象を除去する方法のうちの1つ
は、半導体ペレットの金属被覆部と面する金属被覆部を
具備したセラ゛ミック・マウントの一面に半導体ペレッ
トを溶着している。しかし、この場合、中央の金属被覆
部、例えばソースの被覆部の電気的接続を行なうために
、金属化した孔(4) によって接続系がセラミック・マウントの他面を通過す
ることが必要になる。セラミック、アルミナ、酸化ベリ
リウム等の物質から成るプレートもしくはウェハに孔、
例えば約100μmの矩形の孔をあけることは困難であ
る。更に別の困難性は、半導体ペレットが1つのフラッ
トな面に取イ」けられるので同一モ面内に3つの電極(
ゲート、ソース、ドレイン)の金属コンタクトを設はな
くてはならな(・ことである。
は、半導体ペレットの金属被覆部と面する金属被覆部を
具備したセラ゛ミック・マウントの一面に半導体ペレッ
トを溶着している。しかし、この場合、中央の金属被覆
部、例えばソースの被覆部の電気的接続を行なうために
、金属化した孔(4) によって接続系がセラミック・マウントの他面を通過す
ることが必要になる。セラミック、アルミナ、酸化ベリ
リウム等の物質から成るプレートもしくはウェハに孔、
例えば約100μmの矩形の孔をあけることは困難であ
る。更に別の困難性は、半導体ペレットが1つのフラッ
トな面に取イ」けられるので同一モ面内に3つの電極(
ゲート、ソース、ドレイン)の金属コンタクトを設はな
くてはならな(・ことである。
(発明の課題〕
本発明による方法は上述の問題に対1−る解決法を提供
し、この解決法はセラミンク・マウントの代わりにシリ
コン、GaA s糸の化合物の如き単結晶物質から成ろ
マウン)・を用いている。前記単結晶物質は、非常に小
さな穴を形成するために、必要ならば異方的に化学エツ
チングされる。従って、本発明によれば、多結晶物質に
機械的に孔を形成する従来の困雛性を単結晶物質に化学
的に孔を形成することに置換えることができる。更に、
同一平面内にコンタクトを設けることの必要性も本光明
によって解決される。3 更に詳細には、本発明は、逆浴着法によって封入ケース
の基体に半導体ペレットを設しするためのマウントであ
って、前記マウント上に設けられた少なくとも1つの第
1の金属被覆部と対向する少な(とも1つの第2の金属
被覆部によって前記半導体ペレットが前記マウントに固
着され、前記マウントが接続手段としての役割をする導
電性物質を充填した少なくとも1つの孔を具備し、前記
マウントが1つの絶縁物質によって構成され、前記絶縁
物質が乾式もしくは湿式の化学エツチングにより異方的
に孔の形成が可能な絶縁物質群から選ばれ成り、深さに
比べて断面か小さい前記孔が前記マウント物質の前記異
方的な化学エツチングによって形成可能であり、前記第
1の金属被覆部を支持している前記マウントの表面にて
前記孔の断面が制限され、mf記第1の金属被覆部が前
記制限された断面より広がって形成されていることを特
徴とするマウントに係るものである。
し、この解決法はセラミンク・マウントの代わりにシリ
コン、GaA s糸の化合物の如き単結晶物質から成ろ
マウン)・を用いている。前記単結晶物質は、非常に小
さな穴を形成するために、必要ならば異方的に化学エツ
チングされる。従って、本発明によれば、多結晶物質に
機械的に孔を形成する従来の困雛性を単結晶物質に化学
的に孔を形成することに置換えることができる。更に、
同一平面内にコンタクトを設けることの必要性も本光明
によって解決される。3 更に詳細には、本発明は、逆浴着法によって封入ケース
の基体に半導体ペレットを設しするためのマウントであ
って、前記マウント上に設けられた少なくとも1つの第
1の金属被覆部と対向する少な(とも1つの第2の金属
被覆部によって前記半導体ペレットが前記マウントに固
着され、前記マウントが接続手段としての役割をする導
電性物質を充填した少なくとも1つの孔を具備し、前記
マウントが1つの絶縁物質によって構成され、前記絶縁
物質が乾式もしくは湿式の化学エツチングにより異方的
に孔の形成が可能な絶縁物質群から選ばれ成り、深さに
比べて断面か小さい前記孔が前記マウント物質の前記異
方的な化学エツチングによって形成可能であり、前記第
1の金属被覆部を支持している前記マウントの表面にて
前記孔の断面が制限され、mf記第1の金属被覆部が前
記制限された断面より広がって形成されていることを特
徴とするマウントに係るものである。
(発明の構成および作用)
第1図は従来技術に従って半導体を封入ケースに組込ん
だ様子を示す平面図である。
だ様子を示す平面図である。
金属基体1」二に半導体ペレット2が設けられていて、
この半導体ペレット2は金属基体IKik接に、あるい
は酸化ベリリウムのブロックを介してろう付けされてい
る。酸化ベリリウムのブロックは絶縁機能を有すると共
に膨張係数を適合させ、更に良好な熱放散性を有してい
る。半導体の柚々の領域に設けられているコンタクト用
金属被覆部が半導体ペレット20自白面上に現われてい
る。
この半導体ペレット2は金属基体IKik接に、あるい
は酸化ベリリウムのブロックを介してろう付けされてい
る。酸化ベリリウムのブロックは絶縁機能を有すると共
に膨張係数を適合させ、更に良好な熱放散性を有してい
る。半導体の柚々の領域に設けられているコンタクト用
金属被覆部が半導体ペレット20自白面上に現われてい
る。
本発明は本質的に換起短波用半導体に関し、その実施例
はトランジスタに適用したものであり、前記コンタク]
・用金属被覆都は電界効果トランジスタの場合には、ソ
ースの被葎部3、ドレインの被覆部4、ケートの被覆部
5として表わされる。極超短波用トランジスタの場合、
ソースの金属被覆部はしばしば数個の部分に細分割され
、一方ゲートの金属被覆部はソース及びドレインの金属
被覆部に対して指状に設けられる。このケースの場合ソ
ースの金属被覆部3は3つの部分に細分割されている。
はトランジスタに適用したものであり、前記コンタク]
・用金属被覆都は電界効果トランジスタの場合には、ソ
ースの被葎部3、ドレインの被覆部4、ケートの被覆部
5として表わされる。極超短波用トランジスタの場合、
ソースの金属被覆部はしばしば数個の部分に細分割され
、一方ゲートの金属被覆部はソース及びドレインの金属
被覆部に対して指状に設けられる。このケースの場合ソ
ースの金属被覆部3は3つの部分に細分割されている。
セラミック・フレーム6が半導体ペレット2のまわりに
設けられていて該ペレット2を保護すると共に刺入して
いる。第1図には本件において関心のある部分のみ示さ
れている。このセラミック・フレーム6は2つの金属被
覆部、更に詳細には、フレーム6に浴着されている2つ
の金属製クリップまたはクツグア及び8を支持している
。このクリップ7及び8は2つの外部アクセス電極、す
なわちケート及びドレインを構成し、第3査目の外部ア
クセス電極すなわちソースは金属基体1である。
設けられていて該ペレット2を保護すると共に刺入して
いる。第1図には本件において関心のある部分のみ示さ
れている。このセラミック・フレーム6は2つの金属被
覆部、更に詳細には、フレーム6に浴着されている2つ
の金属製クリップまたはクツグア及び8を支持している
。このクリップ7及び8は2つの外部アクセス電極、す
なわちケート及びドレインを構成し、第3査目の外部ア
クセス電極すなわちソースは金属基体1である。
従来技術によれば、ペレット2の表面に設けられている
金属被覆部は熱圧接した金またはアルミニウム線によっ
て外部アクセス電極に接続される。
金属被覆部は熱圧接した金またはアルミニウム線によっ
て外部アクセス電極に接続される。
そして、例えば第1図に示す如く、ソース電極は数個に
細分割されているので、細分割された各ソース電極は金
属線9によって互いに接続されると共に金属基体1にも
金属線9によって接続される。
細分割されているので、細分割された各ソース電極は金
属線9によって互いに接続されると共に金属基体1にも
金属線9によって接続される。
ドレイン及びゲートの金属被覆部4及び5は、1本以上
のドレイン用金属線10及O・ゲート用金属線11を介
して、2つの外部電極を成す金属性ストリップ7及び8
にそれぞれ接続される。ペレット2の表面に熱圧接され
た金属線が存在することは、低周波領域においては単に
機械的信頼性が不十分であり、浴着が5まく行われず、
あるいは金属線が剥離するといった不都合のみであった
が、高周波領域もしくは超短波領域においては電極間に
おいてもチョーク現象が連続して発生するという不都合
か生じてくる。熱圧接金属線がソース上に設けられた場
合、装置の入力及び出力間、すなわちこの例ではソース
及びゲート間の逆結合(ca[h]ter−coupl
ing )を導(ので非常に不都合となる。
のドレイン用金属線10及O・ゲート用金属線11を介
して、2つの外部電極を成す金属性ストリップ7及び8
にそれぞれ接続される。ペレット2の表面に熱圧接され
た金属線が存在することは、低周波領域においては単に
機械的信頼性が不十分であり、浴着が5まく行われず、
あるいは金属線が剥離するといった不都合のみであった
が、高周波領域もしくは超短波領域においては電極間に
おいてもチョーク現象が連続して発生するという不都合
か生じてくる。熱圧接金属線がソース上に設けられた場
合、装置の入力及び出力間、すなわちこの例ではソース
及びゲート間の逆結合(ca[h]ter−coupl
ing )を導(ので非常に不都合となる。
この干渉性チョーク現象を減少させろ方法が提案されて
いる。例えば第1の方法は、金属性のソース接点に複数
の孔を形成しそれらを金属化する方法である。この場合
、ソースと金属基体1との接続は金属化した孔を介して
行なわれるが、極超短波用l・ランジスタの大きさが極
端に小さく約:3t)〜50/zmの径の穴をあけろこ
とが要求されるためこの方法は実現が困難である。
いる。例えば第1の方法は、金属性のソース接点に複数
の孔を形成しそれらを金属化する方法である。この場合
、ソースと金属基体1との接続は金属化した孔を介して
行なわれるが、極超短波用l・ランジスタの大きさが極
端に小さく約:3t)〜50/zmの径の穴をあけろこ
とが要求されるためこの方法は実現が困難である。
別の公知の方法は第2図に示されており、この方法はペ
レット2を絶縁支持体12上に逆溶接法(revers
e welding procedive )によって
溶着することによって行われる。第2図は半導体ペレッ
トが基体に設けられている状態を示す断面図であり、同
図において第1図の参照符号と同じものが説明を簡単に
するために使用されている。金属基体1には半導体ペレ
ット2が設けられていて、ペレット2はいわゆる逆状態
に溶着されている。すなわち第1図において符号3,4
.5で表わされた金属被覆部はもはや装置の外側1には
出ておらす、その代わりにこれらの金属被覆部は絶縁マ
ウント]2によって支持されている別の金属被覆部に溶
着もしくは熱圧接されている。以下この溶着方法を「逆
溶着法」と称する。そして金属基体1、絶縁マウント1
2、金属被覆部及び金属被覆部3.4.5の間の溶着部
または熱圧接部、及び半導体ペレット2から積層構造が
形成されている。すなわち半導体の能動領域は絶縁マウ
ント12側にある。例えばゲート及びドレインへのコン
タクトは、金属被覆部4及び5の1則方の突出部分にて
行なわれ、中央のノース電極:3へのコンタクトは絶縁
マウント12に形成されかつ金、銀、銅の如き金属が充
填された孔13によって行われる。
レット2を絶縁支持体12上に逆溶接法(revers
e welding procedive )によって
溶着することによって行われる。第2図は半導体ペレッ
トが基体に設けられている状態を示す断面図であり、同
図において第1図の参照符号と同じものが説明を簡単に
するために使用されている。金属基体1には半導体ペレ
ット2が設けられていて、ペレット2はいわゆる逆状態
に溶着されている。すなわち第1図において符号3,4
.5で表わされた金属被覆部はもはや装置の外側1には
出ておらす、その代わりにこれらの金属被覆部は絶縁マ
ウント]2によって支持されている別の金属被覆部に溶
着もしくは熱圧接されている。以下この溶着方法を「逆
溶着法」と称する。そして金属基体1、絶縁マウント1
2、金属被覆部及び金属被覆部3.4.5の間の溶着部
または熱圧接部、及び半導体ペレット2から積層構造が
形成されている。すなわち半導体の能動領域は絶縁マウ
ント12側にある。例えばゲート及びドレインへのコン
タクトは、金属被覆部4及び5の1則方の突出部分にて
行なわれ、中央のノース電極:3へのコンタクトは絶縁
マウント12に形成されかつ金、銀、銅の如き金属が充
填された孔13によって行われる。
以下余白
(Jl)
この種の取付けは申し分のない利点を有している。すな
わち接続線9が除去されているためソースのチョーク現
象を減少させて実質的に零にでき、基体1との良好に表
向接触している金属被覆部3及び金属部13を介して優
れに熱放出が行なえる利点を有しており、更にマウント
12が酸化ベリリウムから構成されている場合には金属
被覆部4及び5を介して優れた熱放出が行なわれる。し
かしながら、上述の公知の方法は深刻な不都合、すなわ
ち絶縁マウント12が多結晶のセラミック物質、すなわ
ちアルミナまたは酸化べIJ IJウムから構成されて
いるという不都合を有している。ソース、ドレイン及び
ケートの金属被覆部に対する十分な溶着を保証するため
に、マウント12.の表面は完全に平らであることか必
要であり、更に中央電極の接点に対応させて少なくとも
1つの孔13をマウント12内に形成することが必要と
なる。そして金属被覆部3が金属被覆部4及び5と同一
平面になるように金属被覆部3及び金属部13を形成す
ることは困難である。極超短波用l・ランジスタの電極
上の(13) (12) 金属被覆部の寸法が非常に小さいことに注意して、約6
C)0μmの厚さの酸化べIJ IJウムもしくはアル
ミナ製のマウントに最小径約100μmの孔I3を形成
することが必要である。この困難な技術が、同一平面上
に存在しなければならない寸法が非常に小さい複数の金
属被覆部に半導体ペレットを逆溶着法で溶着しなければ
ならないという既存の困難性に加わる。
わち接続線9が除去されているためソースのチョーク現
象を減少させて実質的に零にでき、基体1との良好に表
向接触している金属被覆部3及び金属部13を介して優
れに熱放出が行なえる利点を有しており、更にマウント
12が酸化ベリリウムから構成されている場合には金属
被覆部4及び5を介して優れた熱放出が行なわれる。し
かしながら、上述の公知の方法は深刻な不都合、すなわ
ち絶縁マウント12が多結晶のセラミック物質、すなわ
ちアルミナまたは酸化べIJ IJウムから構成されて
いるという不都合を有している。ソース、ドレイン及び
ケートの金属被覆部に対する十分な溶着を保証するため
に、マウント12.の表面は完全に平らであることか必
要であり、更に中央電極の接点に対応させて少なくとも
1つの孔13をマウント12内に形成することが必要と
なる。そして金属被覆部3が金属被覆部4及び5と同一
平面になるように金属被覆部3及び金属部13を形成す
ることは困難である。極超短波用l・ランジスタの電極
上の(13) (12) 金属被覆部の寸法が非常に小さいことに注意して、約6
C)0μmの厚さの酸化べIJ IJウムもしくはアル
ミナ製のマウントに最小径約100μmの孔I3を形成
することが必要である。この困難な技術が、同一平面上
に存在しなければならない寸法が非常に小さい複数の金
属被覆部に半導体ペレットを逆溶着法で溶着しなければ
ならないという既存の困難性に加わる。
本発明の方法は第2図のような構成、すなわちペレット
を逆溶着法によって溶着した構成のものを使用している
が、この方法においては、酸化ベリリウムまたはアルミ
ナ製のマウント12が、シリコン、ガリウムヒ素、また
はガリウムヒ素系化合物、更に一般的に述べると、高抵
抗率を有する単結晶物質であって非常に小さい孔を形成
するムニめに裏面を異方的に化学エツチングすることの
できる物質から成るマウントと置換えられる。第3図は
本発明の方法に従って半導体ベレットが設けられるマウ
ントの断面図である。金属被覆部17 、16及び18
は予じめ形成されていて、化学的方法眞よ/LIS つて形成されろ孔が金属被覆部16に当接するようにな
っている。このことは、金属被覆部を同−半面に形成で
きること及び金属被覆部]6が電解充填都1つの電極と
して作用するという利点を有1−る。
を逆溶着法によって溶着した構成のものを使用している
が、この方法においては、酸化ベリリウムまたはアルミ
ナ製のマウント12が、シリコン、ガリウムヒ素、また
はガリウムヒ素系化合物、更に一般的に述べると、高抵
抗率を有する単結晶物質であって非常に小さい孔を形成
するムニめに裏面を異方的に化学エツチングすることの
できる物質から成るマウントと置換えられる。第3図は
本発明の方法に従って半導体ベレットが設けられるマウ
ントの断面図である。金属被覆部17 、16及び18
は予じめ形成されていて、化学的方法眞よ/LIS つて形成されろ孔が金属被覆部16に当接するようにな
っている。このことは、金属被覆部を同−半面に形成で
きること及び金属被覆部]6が電解充填都1つの電極と
して作用するという利点を有1−る。
マウント140寸法は半導体ペレノ)・の寸法ト同じか
もしくは若干大きく、このマウント1/1は単結晶物質
によって構成されていて、形状及び位置が金属被覆部3
,4及び5と対応する金属被覆i1i 16゜]7及び
18を支持している。更に、このマウント14は電気的
及び熱的に良導体てル)る金属10を充填した少なくと
も1つの孔15を有している。例えば、孔15は深さ約
600 pm 、 1150−1.50 μm 、長さ
数百7177+に形成される。単結晶物質は高抵抗性シ
リコンまたは半絶縁性ガリウムヒ素でル)って良い。シ
リコンは、比較的廉価なことは別としても、特に関心が
持たれる。何故ならば、シリコンは0.2 cal /
5ec−(Bの熱伝導率を持つ熱の良導体だからであ
る1、一方、アルミナは鋼の熱伝導率を1としたときに
0.063の熱伝導率を持つ。従って、シリコンはセラ
ミック物質と比べて、ケート及びドレイン接点におけ(
15) る熱放出を改善することができる。
もしくは若干大きく、このマウント1/1は単結晶物質
によって構成されていて、形状及び位置が金属被覆部3
,4及び5と対応する金属被覆i1i 16゜]7及び
18を支持している。更に、このマウント14は電気的
及び熱的に良導体てル)る金属10を充填した少なくと
も1つの孔15を有している。例えば、孔15は深さ約
600 pm 、 1150−1.50 μm 、長さ
数百7177+に形成される。単結晶物質は高抵抗性シ
リコンまたは半絶縁性ガリウムヒ素でル)って良い。シ
リコンは、比較的廉価なことは別としても、特に関心が
持たれる。何故ならば、シリコンは0.2 cal /
5ec−(Bの熱伝導率を持つ熱の良導体だからであ
る1、一方、アルミナは鋼の熱伝導率を1としたときに
0.063の熱伝導率を持つ。従って、シリコンはセラ
ミック物質と比べて、ケート及びドレイン接点におけ(
15) る熱放出を改善することができる。
フッ化炭素CF4を用いる反応性プラズマあるいは適当
な化学的方法による結晶面の選択によって、かなり異方
的に単結晶シリコンをエツチングすることが可能である
。これに関しては「RCA Review(1,970
年6月号)」中の文献” ’J’he etching
of deepvertical walled p
attern in s山con”、エイ・アイ・スト
ラー(k、丁、 STOLLER)著を参照することが
できる。これらの方法によると、横方向のエツチングの
約25倍の速さで垂直方向のエツチングが可能となる。
な化学的方法による結晶面の選択によって、かなり異方
的に単結晶シリコンをエツチングすることが可能である
。これに関しては「RCA Review(1,970
年6月号)」中の文献” ’J’he etching
of deepvertical walled p
attern in s山con”、エイ・アイ・スト
ラー(k、丁、 STOLLER)著を参照することが
できる。これらの方法によると、横方向のエツチングの
約25倍の速さで垂直方向のエツチングが可能となる。
そして、これらの方法はエツチング面を制限することに
よってシリコン板に深く孔を形成することを可能にする
。
よってシリコン板に深く孔を形成することを可能にする
。
例えばシリコンを用いる場合、シリコンは高い抵抗率、
例えば4000ρ/cm以上の抵抗率を有していなくて
はならない。ρをシリコンの抵抗率、εをシリコンの誘
電率、ωを脈動率、すなわち、7を例えば数011Z〜
20GFIz間の使用周波数とすると、ρεω〉1でル
)れば十分である。
例えば4000ρ/cm以上の抵抗率を有していなくて
はならない。ρをシリコンの抵抗率、εをシリコンの誘
電率、ωを脈動率、すなわち、7を例えば数011Z〜
20GFIz間の使用周波数とすると、ρεω〉1でル
)れば十分である。
シリコン製のマウントの表面に設けられた金属(16)
被覆部、すなわち半導体ペレットの溶着に使用される金
属被覆Vi1口6,17及び18は明らかに、例えばチ
ェイン5iPt −’lI”iPI −A−uによって
形成される局所的な金属被覆部である。これらの金属被
覆部はマウントを構成する物質の異方的エツチングの前
に付着される。
属被覆Vi1口6,17及び18は明らかに、例えばチ
ェイン5iPt −’lI”iPI −A−uによって
形成される局所的な金属被覆部である。これらの金属被
覆部はマウントを構成する物質の異方的エツチングの前
に付着される。
シリコン製のマウント14の裏面、1−なわち金属被覆
部1fi 、 +7及び18を支持している面と対向1
−る而は、孔15を形成するムニめにマスクされ写真食
刻される。このようにして、孔15が中央の金属被覆部
(本実施例では参照符号16)に対して垂直にエツチン
グ形成される。垂直方向のエツチングは横方向のエツチ
ングより約25倍速く行なわれることを既に述べTこが
、シリコン製マウントに孔を形成する方法、1−なわち
反応性プラズマま1こは化学エツチング方法によれば、
壁部が互いに平行である第3図において参照符号15で
示される孔、まy=は第4図如おいて参照符号20で示
される円錐台形の孔を形成することができる。シリコン
・マウノトト1のエツチングは金属被覆部16に対して
は停止し、(17) ^4゜
この金属被覆部16にはシリコンと同様に孔が形成され
ろことはない。
部1fi 、 +7及び18を支持している面と対向1
−る而は、孔15を形成するムニめにマスクされ写真食
刻される。このようにして、孔15が中央の金属被覆部
(本実施例では参照符号16)に対して垂直にエツチン
グ形成される。垂直方向のエツチングは横方向のエツチ
ングより約25倍速く行なわれることを既に述べTこが
、シリコン製マウントに孔を形成する方法、1−なわち
反応性プラズマま1こは化学エツチング方法によれば、
壁部が互いに平行である第3図において参照符号15で
示される孔、まy=は第4図如おいて参照符号20で示
される円錐台形の孔を形成することができる。シリコン
・マウノトト1のエツチングは金属被覆部16に対して
は停止し、(17) ^4゜
この金属被覆部16にはシリコンと同様に孔が形成され
ろことはない。
シリコン・マウントを横切るように接続路を形成するム
ニめに、銀まムニは銅の如き導電性金属19を孔15ま
1こは20に充填することが必要である。シリコン・’
?ウントが集合方法(collective meth
od )に従ってウェハ」−に形成される点からすると
、被覆部16の如き金属被覆部を形成することは容易で
あり、これらの被覆部は最初は全て互いに結合しており
、シリコン・ウェハの周面−Lに支持されろ金属リング
も結合される。このリングをポテンシャル源に接続する
ことにより、金属19による孔15または20への電着
、充填が促進される。
ニめに、銀まムニは銅の如き導電性金属19を孔15ま
1こは20に充填することが必要である。シリコン・’
?ウントが集合方法(collective meth
od )に従ってウェハ」−に形成される点からすると
、被覆部16の如き金属被覆部を形成することは容易で
あり、これらの被覆部は最初は全て互いに結合しており
、シリコン・ウェハの周面−Lに支持されろ金属リング
も結合される。このリングをポテンシャル源に接続する
ことにより、金属19による孔15または20への電着
、充填が促進される。
孔15に対応する金属被覆部がもともと他の金属被覆部
17及び18と同一平面となるように設けられている点
から′1−ると、孔15の充填の後もそれらは同一平面
上に存在し、研摩を必要としない。
17及び18と同一平面となるように設けられている点
から′1−ると、孔15の充填の後もそれらは同一平面
上に存在し、研摩を必要としない。
マウントの形成の際に生じるワッシャは切抜かれ、マウ
ントは、場合によっては、その裏面を金属化され、その
後金属基体1に溶着される。一方、(18) 半導体ペレットは単結晶マウントの反対側の而((溶着
もしくは熱圧接される。
ントは、場合によっては、その裏面を金属化され、その
後金属基体1に溶着される。一方、(18) 半導体ペレットは単結晶マウントの反対側の而((溶着
もしくは熱圧接される。
覗在考えているような厚さの半導体ペレット物質は可視
光に対しては不透明であり、赤外線に対しては透明であ
る。従って、必要ならば、赤外線照明によって半導体ペ
レット2の金属被振部3,4及び5をマウントの金属被
欅?alS 16 、17及び18に対して印付けし、
正しい位置に溶着することかできろ。その他の公知の正
確な印付は方法を使用しても良い。
光に対しては不透明であり、赤外線に対しては透明であ
る。従って、必要ならば、赤外線照明によって半導体ペ
レット2の金属被振部3,4及び5をマウントの金属被
欅?alS 16 、17及び18に対して印付けし、
正しい位置に溶着することかできろ。その他の公知の正
確な印付は方法を使用しても良い。
上述の如く、極超短波用l・ランジスタ及びシリコンに
関連させて本発明を説明してきた。更に、この種のトラ
ンジスタにおいてはソースが一般にゲートとドレイン間
に設けられる事実からして、ソース電極が金属基体に接
続されている。しかしながら、これらの例は本発明を限
定するものではなく、本発明は電界効果型トランジスタ
以外の部品、例えばバイポーラ・トランジスタ、ダイオ
ード等にも適用できる。更に、本発明はシリコン以外の
物質から構成される絶縁マウントにも適用することがで
き、この場合前記物質は異方的にエツチングでき、金属
被覆部に当接b1能なものである。
関連させて本発明を説明してきた。更に、この種のトラ
ンジスタにおいてはソースが一般にゲートとドレイン間
に設けられる事実からして、ソース電極が金属基体に接
続されている。しかしながら、これらの例は本発明を限
定するものではなく、本発明は電界効果型トランジスタ
以外の部品、例えばバイポーラ・トランジスタ、ダイオ
ード等にも適用できる。更に、本発明はシリコン以外の
物質から構成される絶縁マウントにも適用することがで
き、この場合前記物質は異方的にエツチングでき、金属
被覆部に当接b1能なものである。
前記電極を接地点に接続するためて、ソースと基体を接
続する代わりにドレインもしくはゲートを基体に接続す
ることも関心が持たれる。
続する代わりにドレインもしくはゲートを基体に接続す
ることも関心が持たれる。
第1図は従来技術に従って封入ケース内に半導体ペレッ
トが設けられている様子を示す部分平面図、第2図は従
来技術によって改良され1こ方法に従って基体に半導体
ペレットが設けられている様子を示す断面図、第3図及
び第4図は本発明に従って基体に半導体ペレットが設け
られている様子を示す断面図である。 1・・・・・基体 2・・・・・半導体ペレ
ット3.4.5・・・・金属被覆部 14・・・−・マ
ウント15・・・・・・孔 i6.17.1
8・・・・・金属被覆部+9・・・・・導電性物質
トが設けられている様子を示す部分平面図、第2図は従
来技術によって改良され1こ方法に従って基体に半導体
ペレットが設けられている様子を示す断面図、第3図及
び第4図は本発明に従って基体に半導体ペレットが設け
られている様子を示す断面図である。 1・・・・・基体 2・・・・・半導体ペレ
ット3.4.5・・・・金属被覆部 14・・・−・マ
ウント15・・・・・・孔 i6.17.1
8・・・・・金属被覆部+9・・・・・導電性物質
Claims (5)
- (1)逆浴着法によって封入ケースの基体に半導体ペレ
ットを設けるためのマウントであって、前記マウント上
に設けられた少なくとも1つの第1の金属被覆部と対向
する少なくとも1つの第2の金属被覆部によって前記半
導体ペレットか前記マウントに固着され、前記マウント
が接続手段としての役割をする導電性物質を充填した少
なくとも1つの孔を具備し、前記マウントが1つの絶縁
物質によって構成され、前記絶縁物情が乾式もしくは湿
式の化学エツチングにより異方的に孔の形成が可能な絶
縁物質群から選ばれ成り、深さに比べて断面が小さい前
記孔が前記マウント物質の前記異方的な化学エツチング
によって形成可能であり、前記第1の金属被覆部を支持
している前記マウントの表面にて前記孔の断F11が制
限され、Ai前記第1の金属被懐郷が前記制限された断
面より広かつて形成されて℃・ろことを特徴とするマウ
ント。 - (2) 前記マウント物質か1■族の物質及び]IT
−V族の化合物よりなる群から選ばれて成る単結晶半
導体物質であって、ρを前記マウント物質の抵抗率、ε
を前記マウント物質の誘電率、ωを脈動率としたときに
ρεoJ>]である符許潤求の範囲第1項に記載のマウ
ント。 - (3)前記孔が熱的及び電気門に良導体である金属によ
って充填され、これによって前記マウントによって支持
されている少なくとも1つの前記第lの金属被覆部と前
記基体との間の熱的及び電気的コンタクトが確立される
特許請求の範囲第1項に記載のマウント。 - (4)前記半導体ペレットを浴着するための見金に同一
平面上にある複数の前記第1の金属被覆部を具備し、前
記化学的エツチングによる孔の形成前に前記マウント上
に付着される前記第1の金属被覆部の5ちの少なくとも
1つか前記孔に幻して垂1■になるように設けられ、該
孔に対(〜て設けられる前記金属被覆層が前記化学的エ
ツチングに対する抵抗性を持つと共に熱的及び電気的に
良導体である金属による前記孔の電着充填のための電極
としての役割をする特許請求の範囲第1項に記載のマウ
ント。 - (5)逆溶着法によって封入ケースの基体に半導体ペレ
ットを設けろためのマウントを製造する方法であって、 異方的な化学的エツチングに対してセンシティブである
と共にρεω〉1(但しρは物質の抵抗率、εは物質の
誘電率、ωは脈動率)となる抵抗率を持つ物質から成り
かつ完全にフラットな面を有するウェハの第1の表面上
に、前記半導体ベレフトと面する第1の複数の金属被覆
部を付着、食刻する工程と、 前記ウェハの前記第1の表面によって支持されている前
記第1の複数の金属被覆部のうちの少なくとも1つと垂
直になるように化学的方法によって孔を形成するために
、Ail記ウェハの第2の表面上にマスクを付着、食刻
する工程と、 湿式または乾式の異方的な化学的エツチングによって前
記ウェハの全厚さに巨って少なくとも1つの孔を食刻し
、Aif記孔を前記ウェー・の前記第1の表面に予め付
着されている前記金属被覆部と当接させろ工程と、 前記金属被覆部に前記孔の電着充填のための電を 極としての役呵)せて、熱的及び電気的に良導体である
金属によって前記金属被覆部の下に形成される前記孔を
電着充填する工程、 とから成るマウントの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8120855 | 1981-11-06 | ||
| FR8120855A FR2516311B1 (fr) | 1981-11-06 | 1981-11-06 | Socle pour le montage d'une pastille semi-conductrice sur l'embase d'un boitier d'encapsulation, et procede de realisation de ce socle |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885552A true JPS5885552A (ja) | 1983-05-21 |
Family
ID=9263772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192625A Pending JPS5885552A (ja) | 1981-11-06 | 1982-11-04 | 封入ケ−スの基体に半導体ペレツトを設けるためのマウント及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0079265B1 (ja) |
| JP (1) | JPS5885552A (ja) |
| DE (1) | DE3268183D1 (ja) |
| FR (1) | FR2516311B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4905075A (en) * | 1986-05-05 | 1990-02-27 | General Electric Company | Hermetic semiconductor enclosure |
| EP0244767A3 (en) * | 1986-05-05 | 1988-08-03 | Silicon Power Corporation | Hermetic semiconductor enclosure and process of manufacture |
| US4695348A (en) * | 1986-09-15 | 1987-09-22 | Psi Star | Copper etching process and product |
| DE3718684A1 (de) * | 1987-06-04 | 1988-12-22 | Licentia Gmbh | Halbleiterkoerper |
| DE3843787A1 (de) * | 1988-12-24 | 1990-07-05 | Standard Elektrik Lorenz Ag | Verfahren und leiterplatte zum montieren eines halbleiter-bauelements |
| EP0408904A3 (en) * | 1989-07-21 | 1992-01-02 | Motorola Inc. | Surface mounting semiconductor device and method |
| US5220487A (en) * | 1992-01-27 | 1993-06-15 | International Business Machines Corporation | Electronic package with enhanced heat sinking |
| US6956250B2 (en) * | 2001-02-23 | 2005-10-18 | Nitronex Corporation | Gallium nitride materials including thermally conductive regions |
| US9960127B2 (en) | 2016-05-18 | 2018-05-01 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3346950A (en) * | 1965-06-16 | 1967-10-17 | Ibm | Method of making through-connections by controlled punctures |
| US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
| GB2047466B (en) * | 1979-02-24 | 1983-03-30 | Int Computers Ltd | Multi-level connection networks |
| IT8048031A0 (it) * | 1979-04-09 | 1980-02-28 | Raytheon Co | Perfezionamento nei dispositivi a semiconduttore ad effetto di campo |
-
1981
- 1981-11-06 FR FR8120855A patent/FR2516311B1/fr not_active Expired
-
1982
- 1982-10-26 EP EP19820401979 patent/EP0079265B1/fr not_active Expired
- 1982-10-26 DE DE8282401979T patent/DE3268183D1/de not_active Expired
- 1982-11-04 JP JP57192625A patent/JPS5885552A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2516311B1 (fr) | 1985-10-11 |
| EP0079265B1 (fr) | 1985-12-27 |
| DE3268183D1 (en) | 1986-02-06 |
| EP0079265A1 (fr) | 1983-05-18 |
| FR2516311A1 (fr) | 1983-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873615A (en) | Semiconductor chip carrier system | |
| US6830959B2 (en) | Semiconductor die package with semiconductor die having side electrical connection | |
| US5786633A (en) | Semiconductor module having high insulating power and high thermal conductivity | |
| JPS61502294A (ja) | 高密度icモジュ−ルアセンブリ | |
| JPS6338247A (ja) | Icチップ用高密度マイクロパッケ−ジ | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JP3987573B2 (ja) | 能動素子及び受動素子を有する集積化された半導体装置 | |
| JPS5885552A (ja) | 封入ケ−スの基体に半導体ペレツトを設けるためのマウント及びその製造方法 | |
| US3577631A (en) | Process for fabricating infrared detector arrays and resulting article of manufacture | |
| GB2136203A (en) | Through-wafer integrated circuit connections | |
| JPS61160946A (ja) | 半導体装置の接続構造体 | |
| US3471752A (en) | Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing | |
| JPH06333962A (ja) | 半導体チップ・モジュール | |
| JP2703908B2 (ja) | 化合物半導体装置 | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| US5230145A (en) | Assembly including patterned diamond film submount with self-aligned laser device | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JPH065880A (ja) | 半導体装置の製造方法 | |
| JPS6329561A (ja) | 冷却手段付き電子デバイス | |
| JP2002158322A (ja) | 半導体モジュール | |
| JP2513255B2 (ja) | 半導体装置 | |
| JPS6053088A (ja) | 半導体装置 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPH06334197A (ja) | 半導体装置およびその製造方法 | |
| JPH0129413B2 (ja) |