JPS5885679A - 電荷転送形イメ−ジセンサ - Google Patents
電荷転送形イメ−ジセンサInfo
- Publication number
- JPS5885679A JPS5885679A JP56184956A JP18495681A JPS5885679A JP S5885679 A JPS5885679 A JP S5885679A JP 56184956 A JP56184956 A JP 56184956A JP 18495681 A JP18495681 A JP 18495681A JP S5885679 A JPS5885679 A JP S5885679A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- electrode
- charge transfer
- signal
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/152—One-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電荷転送形イメージセンサの改良に関する。
従来、電荷転送形のイメージセンサとしては、第１図に
示すものが知られている。図中１は例えばシリコンから
なるｐ型半導体基板である。
示すものが知られている。図中１は例えばシリコンから
なるｐ型半導体基板である。
この基板１０表面には入射した光信号によシミ荷を発生
するｎ型のフォトダイオード２、とのフォトダイオード
２の周囲のｎ型の埋込み層３及び後記感光部で蓄積した
電荷を排出するｎ型のドレイン領域４が形成されている
。前記フォトダイオード２１１！を含む基板１上には、
絶縁膜例えば５ｔＯ２膜５が被覆されている。このＳｔ
Ｏ□膜５内膜上内前記フォトダイオード２を中心として
左右め位置に、信号電荷を蓄積する蓄積電極６１，６．
が設けられ、前記埋込み層３の真上に位置するように電
荷を転送する転送電極７が設けられている。また、５１
０２膜ｓ内には前記蓄積電極６１、転送電極７の夫々一
部を覆うように１蓄積電極６１．６．下に蓄積した信号
電荷の後記電荷転送読出しレジスタへの転送を制御する
シフト電極８が設けられている。更に１ＳｔＯ２膜６内
には一部が前記ドレイン領域４の真上に位置するように
、後記感光部で蓄積した電荷を前記ドレイン領域４へ排
出することを制御する積分クリア電極９が設けられてい
る。前記５１０２膜５上には、フォトダイオード２の真
上に対応する部分に開孔部１０を有した例えばＡノから
なる光シールド膜１１が形成されている。
するｎ型のフォトダイオード２、とのフォトダイオード
２の周囲のｎ型の埋込み層３及び後記感光部で蓄積した
電荷を排出するｎ型のドレイン領域４が形成されている
。前記フォトダイオード２１１！を含む基板１上には、
絶縁膜例えば５ｔＯ２膜５が被覆されている。このＳｔ
Ｏ□膜５内膜上内前記フォトダイオード２を中心として
左右め位置に、信号電荷を蓄積する蓄積電極６１，６．
が設けられ、前記埋込み層３の真上に位置するように電
荷を転送する転送電極７が設けられている。また、５１
０２膜ｓ内には前記蓄積電極６１、転送電極７の夫々一
部を覆うように１蓄積電極６１．６．下に蓄積した信号
電荷の後記電荷転送読出しレジスタへの転送を制御する
シフト電極８が設けられている。更に１ＳｔＯ２膜６内
には一部が前記ドレイン領域４の真上に位置するように
、後記感光部で蓄積した電荷を前記ドレイン領域４へ排
出することを制御する積分クリア電極９が設けられてい
る。前記５１０２膜５上には、フォトダイオード２の真
上に対応する部分に開孔部１０を有した例えばＡノから
なる光シールド膜１１が形成されている。
なお、かかる構造のイメージセンサにおいて、フォトダ
イオード２と蓄積電極６１，６．とから構成される部分
を感光部と呼び、埋込み層３と転送電極７とから構成さ
れる部分を電荷転送読出しレジスタと呼ぶ。
イオード２と蓄積電極６１，６．とから構成される部分
を感光部と呼び、埋込み層３と転送電極７とから構成さ
れる部分を電荷転送読出しレジスタと呼ぶ。
次に、上記電荷転送形イメージセンナの動作を、第２図
に基づいて説明する。図中（ａ）はシフト電極８へ印加
されるパルス（シフト／４ルス）のタイミング図、伽）
は、積分クリア電極９へ印加されるｔ４ルス（積分クリ
アーダルス）のタイミング図、（Ｃ）はドレイン領域４
へ印加されるノ々ルス（ｏｒｏｘルス）のタイミング図
である。なお、蓄積電極６１．６ＢＫは一定の電圧が印
加され、転送電極７にはクロックノルスミ圧が印加され
る。また、シフト電極８、積分クリア電極９におけるシ
フトΔルス（８Ｈ）、積分クリアパルス（ＩＣＧ）の高
レベル■、低レベル■時の電位井戸８ ８ ９
９ は、夫々ｖ ｐＪ）、ｖ、１〜、ｖよ（６）、■、ア■
とする。
に基づいて説明する。図中（ａ）はシフト電極８へ印加
されるパルス（シフト／４ルス）のタイミング図、伽）
は、積分クリア電極９へ印加されるｔ４ルス（積分クリ
アーダルス）のタイミング図、（Ｃ）はドレイン領域４
へ印加されるノ々ルス（ｏｒｏｘルス）のタイミング図
である。なお、蓄積電極６１．６ＢＫは一定の電圧が印
加され、転送電極７にはクロックノルスミ圧が印加され
る。また、シフト電極８、積分クリア電極９におけるシ
フトΔルス（８Ｈ）、積分クリアパルス（ＩＣＧ）の高
レベル■、低レベル■時の電位井戸８ ８ ９
９ は、夫々ｖ ｐＪ）、ｖ、１〜、ｖよ（６）、■、ア■
とする。
前述した電荷転送形イメージセンサにおいて、光信号を
光シールド膜１１の開゛孔部１０からフォトダイオード
２に入射すると、フォトダイオード２で信号電極が発生
し、これら信号電荷が蓄積電極６１＋６ｓＫ蓄積される
。こうした状ＩＩにおいて、シフト電極８への１つ目の
シフトノルス（８Ｈ）ｔ’高レベル（ロ）にする時間（
Ｔｌ）で、電位井戸がＶ 、Ｖ＠となシ、前記感光部に
蓄積された基準電位以上の電荷は、電荷転送読出しレジ
スタの埋込み層３に電荷転送されて出力部より信号とし
て出力される。次に、前記シフト／４ルスを低レベル■
にする時間（Ｔｌ）で、電位井戸がＶ ｐ８ｗ■となり
、読出しレジスタへの１回目の電荷転送が完了する。ま
た、シフトΔルスを低レベル（ロ）Ｋすると同時に１積
分クリヤ電極９への積分クリア・々ルス（ＩＣＧ）を高
レベル（ロ）にすると、電位井戸がｖｐ９Ｗ＠となり、
シフト・々ルスを低レベル■にした後感光部に蓄積した
電荷は、積分クリア電極９を介してドレイン領域４に排
出される。次に１前記績分クリア、ｐ４ルスを低レベル
（ト）にする時間（Ｔｓ）で、電耕戸ｔＥ Ｖ Ｐ’Ｗ
（１）となり、感光部に入射した光によシ生成する電荷
はドレイン領域４へ排出されずに感光部への蓄積が開始
され、所定時間（Ｔ４）経過後シフト電極８への２つ目
のシフト／４ルスを高レベルにすることにより、再び電
位井戸がＶ ｐ８Ｗ＠となシ、積分クリア／臂ルスが低
レベルになりた時間（Ｔｓ）かラシフトノ々ルスが低レ
ベルＫ ”ｌｋ ル時間（ＴＩ） ｔでの期間を電荷蓄
積期間と呼ぶ。この電荷蓄積期間に感光部に蓄積される
電荷が、読出しレジスタを介して次の信号成分として出
力される。
光シールド膜１１の開゛孔部１０からフォトダイオード
２に入射すると、フォトダイオード２で信号電極が発生
し、これら信号電荷が蓄積電極６１＋６ｓＫ蓄積される
。こうした状ＩＩにおいて、シフト電極８への１つ目の
シフトノルス（８Ｈ）ｔ’高レベル（ロ）にする時間（
Ｔｌ）で、電位井戸がＶ 、Ｖ＠となシ、前記感光部に
蓄積された基準電位以上の電荷は、電荷転送読出しレジ
スタの埋込み層３に電荷転送されて出力部より信号とし
て出力される。次に、前記シフト／４ルスを低レベル■
にする時間（Ｔｌ）で、電位井戸がＶ ｐ８ｗ■となり
、読出しレジスタへの１回目の電荷転送が完了する。ま
た、シフトΔルスを低レベル（ロ）Ｋすると同時に１積
分クリヤ電極９への積分クリア・々ルス（ＩＣＧ）を高
レベル（ロ）にすると、電位井戸がｖｐ９Ｗ＠となり、
シフト・々ルスを低レベル■にした後感光部に蓄積した
電荷は、積分クリア電極９を介してドレイン領域４に排
出される。次に１前記績分クリア、ｐ４ルスを低レベル
（ト）にする時間（Ｔｓ）で、電耕戸ｔＥ Ｖ Ｐ’Ｗ
（１）となり、感光部に入射した光によシ生成する電荷
はドレイン領域４へ排出されずに感光部への蓄積が開始
され、所定時間（Ｔ４）経過後シフト電極８への２つ目
のシフト／４ルスを高レベルにすることにより、再び電
位井戸がＶ ｐ８Ｗ＠となシ、積分クリア／臂ルスが低
レベルになりた時間（Ｔｓ）かラシフトノ々ルスが低レ
ベルＫ ”ｌｋ ル時間（ＴＩ） ｔでの期間を電荷蓄
積期間と呼ぶ。この電荷蓄積期間に感光部に蓄積される
電荷が、読出しレジスタを介して次の信号成分として出
力される。
なお、電位井戸Ｖｐｖ■はＶ ｐｖ■より深いので、電
荷蓄積期間に強力な光照射によυ発生した過剰電荷は積
分クリア電極９を通シトレイン領域４へ排出される。こ
うした電荷転送形イメージセンサの光電変換特性図は第
３図に示す通シである。図中（４）は第１図図示の電荷
転送形イメージセンサの特性を示し、光量が零のとき暗
時出力ＶＤ があられれることが確認できる。また、俤
）は、理想的な電荷転送形イメージセンサの特性であシ
、光量が零になるまで直線性が保持され、光量が零のと
き出力が零となる。■、 ＣＢ）ともに所定以上の光量
が与えられると出力電圧値は飽和出力電圧ＶＢ となる
。
荷蓄積期間に強力な光照射によυ発生した過剰電荷は積
分クリア電極９を通シトレイン領域４へ排出される。こ
うした電荷転送形イメージセンサの光電変換特性図は第
３図に示す通シである。図中（４）は第１図図示の電荷
転送形イメージセンサの特性を示し、光量が零のとき暗
時出力ＶＤ があられれることが確認できる。また、俤
）は、理想的な電荷転送形イメージセンサの特性であシ
、光量が零になるまで直線性が保持され、光量が零のと
き出力が零となる。■、 ＣＢ）ともに所定以上の光量
が与えられると出力電圧値は飽和出力電圧ＶＢ となる
。
しかしながら、従来の電荷転送形イメージセンサは、次
の欠点を有していた。
の欠点を有していた。
■基板の材質としてシリコンのように温度依存性の強い
ものを用いるため、イメージセンサの暗時出力は動作温
度依存性が強く、高温動作時に暗時出力成分によりダイ
ナミックレンジが低下したり、暗時出力の不均一性によ
り信号出力の不均一性が増大してノイズ成分が多くなり
、その結果大きな暗時出力を考慮に入れた周辺ＩＣの製
作が必要となる。
ものを用いるため、イメージセンサの暗時出力は動作温
度依存性が強く、高温動作時に暗時出力成分によりダイ
ナミックレンジが低下したり、暗時出力の不均一性によ
り信号出力の不均一性が増大してノイズ成分が多くなり
、その結果大きな暗時出力を考慮に入れた周辺ＩＣの製
作が必要となる。
■感光部の領域が水平方向に大きく、かつシフトノ９ル
スのＯＮ状態の時間が１００μ！１〜１０ ｎｍと短か
いとき、感光部に蓄積された電荷が完全に読出しレジス
タに電荷転送されず、いわゆる光電変換特性における足
切り現象が起こり、光電変換特性の直線性が劣化する。
スのＯＮ状態の時間が１００μ！１〜１０ ｎｍと短か
いとき、感光部に蓄積された電荷が完全に読出しレジス
タに電荷転送されず、いわゆる光電変換特性における足
切り現象が起こり、光電変換特性の直線性が劣化する。
本発明は上記事情に鑑みてなされたもので、感光部に発
生、蓄積された信号電荷を完全に読出しレジスタに電荷
転送できるとともに、かかる信号電荷の低出力レベルま
で光電変換特性の直線性を保持して出力できる電荷転送
形イメージセンサを提供することを目的とするものであ
る。
生、蓄積された信号電荷を完全に読出しレジスタに電荷
転送できるとともに、かかる信号電荷の低出力レベルま
で光電変換特性の直線性を保持して出力できる電荷転送
形イメージセンサを提供することを目的とするものであ
る。
以下、本発明の１実施例を第４図〜第６図を参照して説
明する。
明する。
図中２１はｐ型半導体基板である。この基板２１の表面
には、入射した光信号により電荷を発生するｎ＋型のフ
ォトダイオード２２、このフォトダイオード２２の周囲
のｎ型の埋込み層２３、後記感光部で蓄積した電荷を排
出するｎ型のドレイン領域２４、及び前記フォトダイオ
ード２２等を電気的に分離するチャネルストッＡｐ＋領
域２５が形成されている。前記フォトダイオード２２等
を含む基板２１上にはＳｔＯ□ 膜２６が被覆されてい
る。この５１０２膜２６内には、前記フォトダイオード
２２を基準として左右対称に、暗時出力を補償する暗時
出力補償電極２１１ ＋２１１及び信号電荷を蓄積する
蓄積電極２８１．２ｇ、が夫々設けられている。また、
Ｓ’ＩＯ，膜２６内の埋込み層２３の真上に位置する部
分には、電荷を転送する転送電極２９が設けられている
。更に１前記ＳＳＯ，膜２６内には、前記暗時出力補償
電極！７１ｙ２７を上に夫々左右（る一部オーパラツブ
するように、前記信号電荷の量を制御する第１０バリア
？’ ） ３１７１ ＋３０雪及び第２のバリアｌ
” −ト３１１ ．３１雪が設けられている。前記５Ｉ
Ｏ２膜２６内の蓄積電極２８１と転送電極２９間には、
前記蓄積電極２８１．２ｇ、下に蓄積した信号電荷を、
後記電荷転送読出しレジスタへ転送するととを制御する
シフト電極３２が設けられている。また５１０２膜２６
内の蓄積電極２８雪上に一部オーパラ、ｆするように、
後記感光部で蓄積した電荷をドレイン領域２４へ排出す
ることを制２御する積分クリア電極３３が設けられてい
る。前記８１０２膜゛２６上には、フォトダイオード２
２の真上に対応する部分にｊｌｌ’Ｐｒ９ｙ Ｑ ３４
を有するアルミニウム（Ａｌ） からなる光シールド
膜３５が形成されている。なお、前述した構造のイメー
ジセンサにおいて、フォトダイオード２２と暗時出力補
償電極２７１ ．２７．と蓄積電極２８１゜２８鵞と第
１．第２のバリアｌ’ ） Ｊ Ｏ＠ ＃Ｊ Ｏ鵞
、！ １１ ｔ ３１ｇとから構成される部分を感光
部と呼び、前記埋込み層２３と転送電極２９とから構成
される部分を電荷転送読出しレジスタ３６と呼ぶ。
には、入射した光信号により電荷を発生するｎ＋型のフ
ォトダイオード２２、このフォトダイオード２２の周囲
のｎ型の埋込み層２３、後記感光部で蓄積した電荷を排
出するｎ型のドレイン領域２４、及び前記フォトダイオ
ード２２等を電気的に分離するチャネルストッＡｐ＋領
域２５が形成されている。前記フォトダイオード２２等
を含む基板２１上にはＳｔＯ□ 膜２６が被覆されてい
る。この５１０２膜２６内には、前記フォトダイオード
２２を基準として左右対称に、暗時出力を補償する暗時
出力補償電極２１１ ＋２１１及び信号電荷を蓄積する
蓄積電極２８１．２ｇ、が夫々設けられている。また、
Ｓ’ＩＯ，膜２６内の埋込み層２３の真上に位置する部
分には、電荷を転送する転送電極２９が設けられている
。更に１前記ＳＳＯ，膜２６内には、前記暗時出力補償
電極！７１ｙ２７を上に夫々左右（る一部オーパラツブ
するように、前記信号電荷の量を制御する第１０バリア
？’ ） ３１７１ ＋３０雪及び第２のバリアｌ
” −ト３１１ ．３１雪が設けられている。前記５Ｉ
Ｏ２膜２６内の蓄積電極２８１と転送電極２９間には、
前記蓄積電極２８１．２ｇ、下に蓄積した信号電荷を、
後記電荷転送読出しレジスタへ転送するととを制御する
シフト電極３２が設けられている。また５１０２膜２６
内の蓄積電極２８雪上に一部オーパラ、ｆするように、
後記感光部で蓄積した電荷をドレイン領域２４へ排出す
ることを制２御する積分クリア電極３３が設けられてい
る。前記８１０２膜゛２６上には、フォトダイオード２
２の真上に対応する部分にｊｌｌ’Ｐｒ９ｙ Ｑ ３４
を有するアルミニウム（Ａｌ） からなる光シールド
膜３５が形成されている。なお、前述した構造のイメー
ジセンサにおいて、フォトダイオード２２と暗時出力補
償電極２７１ ．２７．と蓄積電極２８１゜２８鵞と第
１．第２のバリアｌ’ ） Ｊ Ｏ＠ ＃Ｊ Ｏ鵞
、！ １１ ｔ ３１ｇとから構成される部分を感光
部と呼び、前記埋込み層２３と転送電極２９とから構成
される部分を電荷転送読出しレジスタ３６と呼ぶ。
次に１、上記電荷転送形イメージセンサの動作を、第７
図に基づ臂て説明する。図中（、）はシフ）電極３ｚへ
印加サレルノ臂ルス（シフトノ９ルス）のタイミング図
、（ｂ）は積分クリア電極３３へ印加されるノタルス（
積分クリア／＃ルス）のタイミング図、（Ｃ）はドレイ
ン領域２４へ印加されるパルス（ＯＦＤ）々ルス）のタ
イミング図、（ａ）は第１のバリアｌ” ）Ｊｏｌ
、３０２へ印加されるバリア）ｆ −） ｔ４ルス（
ＢＧＩ）のタイミング図、（ｅ）は第２のパリアゲート
３１１＊３１！へ印加されるバリアｒ−トΔル、ス（Ｗ
ａＸ ）のタイミング図、（ｆ）は暗時出力補償電極２
７１１２７．へ印加されるノ゛ルス（ＤＲＫ）々ルス）
のタイミング図である。
図に基づ臂て説明する。図中（、）はシフ）電極３ｚへ
印加サレルノ臂ルス（シフトノ９ルス）のタイミング図
、（ｂ）は積分クリア電極３３へ印加されるノタルス（
積分クリア／＃ルス）のタイミング図、（Ｃ）はドレイ
ン領域２４へ印加されるパルス（ＯＦＤ）々ルス）のタ
イミング図、（ａ）は第１のバリアｌ” ）Ｊｏｌ
、３０２へ印加されるバリア）ｆ −） ｔ４ルス（
ＢＧＩ）のタイミング図、（ｅ）は第２のパリアゲート
３１１＊３１！へ印加されるバリアｒ−トΔル、ス（Ｗ
ａＸ ）のタイミング図、（ｆ）は暗時出力補償電極２
７１１２７．へ印加されるノ゛ルス（ＤＲＫ）々ルス）
のタイミング図である。
なお、蓄積電極２ Ｊｉｌ ｅ ２８２には一定の電
圧が印加され、転送電極２９にはクロックパルス電圧が
印加される。また、シフト電極３２、積分クリア電極３
３及び第２のバリアダート３１１゜３１ｔｌＩＣおける
シフトパルス（８ＦＩ）、積分クリアノルス（ＩＣＧ）
及びバリアダートパルス（ＢＯ２）の高レベル（財）、
低レベル■時の電位井戸は、夫々３２ ３２
３３ ３３ｖｐｖ 岨Ｖ ｐｗ■、Ｖ
ｐｖ＠、Ｖｐｖ（［−）、ｖｉ↓（ロ）、Ｖμ（ト）と
する。
圧が印加され、転送電極２９にはクロックパルス電圧が
印加される。また、シフト電極３２、積分クリア電極３
３及び第２のバリアダート３１１゜３１ｔｌＩＣおける
シフトパルス（８ＦＩ）、積分クリアノルス（ＩＣＧ）
及びバリアダートパルス（ＢＯ２）の高レベル（財）、
低レベル■時の電位井戸は、夫々３２ ３２
３３ ３３ｖｐｖ 岨Ｖ ｐｗ■、Ｖ
ｐｖ＠、Ｖｐｖ（［−）、ｖｉ↓（ロ）、Ｖμ（ト）と
する。
前述した電荷転送形イメージセンサにおいて、光信号を
光シールド膜３５（Ｄ欄＋）各１７岬３４からフォトダ
イオード２２に入射すると、フォトダイオード２２で信
号電荷が発生し、これら信号電荷は第１．第２０ノ々リ
ア？’ ） ３０１ ｍ ３０Ｂｅ！７１．３１．
により制御されて蓄積電極２８１゜２８１と暗時出力補
償電極２１１ ｐ ｊ １１下に蓄積される。こうし
た状態において、シフト電極３２への１つ目のシフトΔ
ルス（ＳＨ）を高レベル■にする時間（ＴＩ） で、
電位井戸がＶＢ４となシ、フォトダイオード２２で発生
した電荷、暗時出力補償電極２７１＋２１Ｍ及び蓄積電
極ｊＪｔｌ 、２Ｂ、下で蓄積された電荷は、読出し
レジスタ３６の埋込み層２３．ＶＣ電荷転送されて、出
力部よシ信号として出力される。次に、前記シフトｄル
スを低レベル（イ）にする時間（Ｔ、）と、電位井戸が
ｖｔ（ト）となり、読出しレジスタＪ＃への１回目の電
荷転送が完了する。また、シフト／臂ルスを低レベルに
すると同時に１積分クリア電極３３への積分クリアーや
ルス（！ｃｃ；）及ヒ第２のバリアｌ’−ト３１．．３
１．へのノぐリアｒ−トハルス（ＢＯ２）ヲ高レベル（
６）Ｋするト、各々の電位井戸がＶｐｖ（ロ）％ Ｖｐ
ｖＫ ｖｉ蕃■となシ、電荷転送後、フォトダイオード
２２゛で発生した電荷、暗時出力補償電極２７１ ＃
２７２及び蓄積電極２ ｌ１１ｒ ２８１下に蓄積さ
れた電荷は、＠１．第２のΔリアグー） ３０１ ＋
Ｊ Ｏｘ ＋３１１ ．３１雪、暗時出力補償電極
２７１ 。
光シールド膜３５（Ｄ欄＋）各１７岬３４からフォトダ
イオード２２に入射すると、フォトダイオード２２で信
号電荷が発生し、これら信号電荷は第１．第２０ノ々リ
ア？’ ） ３０１ ｍ ３０Ｂｅ！７１．３１．
により制御されて蓄積電極２８１゜２８１と暗時出力補
償電極２１１ ｐ ｊ １１下に蓄積される。こうし
た状態において、シフト電極３２への１つ目のシフトΔ
ルス（ＳＨ）を高レベル■にする時間（ＴＩ） で、
電位井戸がＶＢ４となシ、フォトダイオード２２で発生
した電荷、暗時出力補償電極２７１＋２１Ｍ及び蓄積電
極ｊＪｔｌ 、２Ｂ、下で蓄積された電荷は、読出し
レジスタ３６の埋込み層２３．ＶＣ電荷転送されて、出
力部よシ信号として出力される。次に、前記シフトｄル
スを低レベル（イ）にする時間（Ｔ、）と、電位井戸が
ｖｔ（ト）となり、読出しレジスタＪ＃への１回目の電
荷転送が完了する。また、シフト／臂ルスを低レベルに
すると同時に１積分クリア電極３３への積分クリアーや
ルス（！ｃｃ；）及ヒ第２のバリアｌ’−ト３１．．３
１．へのノぐリアｒ−トハルス（ＢＯ２）ヲ高レベル（
６）Ｋするト、各々の電位井戸がＶｐｖ（ロ）％ Ｖｐ
ｖＫ ｖｉ蕃■となシ、電荷転送後、フォトダイオード
２２゛で発生した電荷、暗時出力補償電極２７１ ＃
２７２及び蓄積電極２ ｌ１１ｒ ２８１下に蓄積さ
れた電荷は、＠１．第２のΔリアグー） ３０１ ＋
Ｊ Ｏｘ ＋３１１ ．３１雪、暗時出力補償電極
２７１ 。
２７３、蓄積電極２８１ ｅ ！’ ８ｇ及び積分クリ
ア電極３３を介してドレイン領域２４へ排出される。次
に、前記積分クリア・ぐルス及びパリアグートノダルス
（ＢＧｆｆｉ ）を低レベル■にする時間３ （Ｔｓ） ｆ、電位井’Ｆ” カ夫ｈ ｖ ｐｖ（ｔ
）％ Ｖ ｉ！ａ、２ Ｖｐｖ面となシ、感、先部に入射した光によル生成する
電荷は、ｒレイン領域２４へ排出されずに第１のバリア
？”−） ３０１ ｅ ｊ ｏ＠を介して暗時出力補
償電極” １ ｔ ｊ １２下に蓄積が開始され、更
に第２のバリアｒ−） ３１１ 、３’ｉ鵞を介して
蓄積電極” １ ｅ ２ ｇｇ下に蓄積が開始され、
所定時間（Ｔ４）経過後シフト電極３２への２つ目のシ
フトノタルスを高レベルにすることにより、再び電位井
戸がｖｔ（９）となり、積分クリアｔ４ルスが低レベル
に−６うた時間（〒３）からシフト／母ルスが低レベル
になる時間（Ｔｓ） １でに蓄積電極２８１ ｅ２
１１Ｂ下に蓄積された電荷が、電荷転送読出しレジスタ
３６を介して次の信号成分として出力される。
ア電極３３を介してドレイン領域２４へ排出される。次
に、前記積分クリア・ぐルス及びパリアグートノダルス
（ＢＧｆｆｉ ）を低レベル■にする時間３ （Ｔｓ） ｆ、電位井’Ｆ” カ夫ｈ ｖ ｐｖ（ｔ
）％ Ｖ ｉ！ａ、２ Ｖｐｖ面となシ、感、先部に入射した光によル生成する
電荷は、ｒレイン領域２４へ排出されずに第１のバリア
？”−） ３０１ ｅ ｊ ｏ＠を介して暗時出力補
償電極” １ ｔ ｊ １２下に蓄積が開始され、更
に第２のバリアｒ−） ３１１ 、３’ｉ鵞を介して
蓄積電極” １ ｅ ２ ｇｇ下に蓄積が開始され、
所定時間（Ｔ４）経過後シフト電極３２への２つ目のシ
フトノタルスを高レベルにすることにより、再び電位井
戸がｖｔ（９）となり、積分クリアｔ４ルスが低レベル
に−６うた時間（〒３）からシフト／母ルスが低レベル
になる時間（Ｔｓ） １でに蓄積電極２８１ ｅ２
１１Ｂ下に蓄積された電荷が、電荷転送読出しレジスタ
３６を介して次の信号成分として出力される。
しかして、上記電荷転送形イメージセンサによれば、感
光部の一部として暗時出力補償電極２１％、２７．を設
けているため、高温の使用条件下でも暗時出力成分に対
応した電荷を暗時出力補償電極２７１ ｔ ２７ｍ下
に蓄積させ、暗時出力成分を補償した信号出力を取）出
すこと 。
光部の一部として暗時出力補償電極２１％、２７．を設
けているため、高温の使用条件下でも暗時出力成分に対
応した電荷を暗時出力補償電極２７１ ｔ ２７ｍ下
に蓄積させ、暗時出力成分を補償した信号出力を取）出
すこと 。
ができ、その結果、ダイナミックレンジが大きく、信号
出力が均一性を有し、信号出力成分が小さい領域まで光
電変換特性の直線性を保持できる。
出力が均一性を有し、信号出力成分が小さい領域まで光
電変換特性の直線性を保持できる。
また、暗時出力補償電極２７１ｅ２７Ｎへの印加電圧を
制御するととＫより、暗時出力の補償量を制御でき、イ
メージセンサの使用温度に対応した暗時出力補償電極１
７１＊２７雪の印加電圧を設定することができる。
制御するととＫより、暗時出力の補償量を制御でき、イ
メージセンサの使用温度に対応した暗時出力補償電極１
７１＊２７雪の印加電圧を設定することができる。
がお、本発Ｅｌ！に係る電荷転送形イメージセンサにお
いては、ｐ型半導体基板を用いた場合について説明した
が、これに限らず、ｎ型半導体基板を用いたイメージセ
ンサに４適用できる。
いては、ｐ型半導体基板を用いた場合について説明した
が、これに限らず、ｎ型半導体基板を用いたイメージセ
ンサに４適用できる。
以上、詳述した如く本発明によれば、感光部に発生、蓄
積した信号電荷を完全に読出しレジスタに電荷転送でき
るとともに１該信号電荷を低出力レベルまで光電変換時
の直線性を保持でき、高温下で４十分機能し得る高信頼
性の電荷転送形イメージセンサを提供できるものである
。
積した信号電荷を完全に読出しレジスタに電荷転送でき
るとともに１該信号電荷を低出力レベルまで光電変換時
の直線性を保持でき、高温下で４十分機能し得る高信頼
性の電荷転送形イメージセンサを提供できるものである
。
第１図は従来の電荷転送形イメージセンサの断面図、第
２図は第１図図示の電荷転送形イメージセンナのシフト
電極、積分クリア電極及びドレイｙ部間の動作タイζフ
グを示す図、第３図は第１図図示の電荷転送形イメージ
センナの光電変換特性を示す図、第４図は本発明の１実
施例である電荷転送形イメージセンサの平面図、第５図
は第４図の要部拡大断面図、第６図は第５図のＡ −Ａ
’線に沿う断面図、第７図は第４図〜第６図図示の電荷
転送形イメージセンサのシフト電極、ドレイン領域、第
１・、第２のバリアｒ−）及び暗時出力補償電極間の動
作タイミングを示す図である。 ２１・・・ｐ型半導体基板、２２・・・ｎ型のフォトダ
イオード、２３・・・ｎ型の埋込み層、２４−ドレイン
領域、２５・・・チャネルスト、Ａｐ領領域２６・・・
８１０．膜、！ ７１ ＊ ｊ？ ７鵞・・・暗時出
力補償電極、２８１９２Ｂ、・・・蓄積電極、２９・−
転送電極、！ ０１ ＊ ３０ Ｈｅ ３１１ ｅ
３１冨−パリアゲート、３２・・・シフト電極、３３
・・・積分クリア電極、３４・・・１孔部、３５・・・
光シールド膜、３６・・・電荷転送読出しレジスタ。 ご ４４９− ；」
２図は第１図図示の電荷転送形イメージセンナのシフト
電極、積分クリア電極及びドレイｙ部間の動作タイζフ
グを示す図、第３図は第１図図示の電荷転送形イメージ
センナの光電変換特性を示す図、第４図は本発明の１実
施例である電荷転送形イメージセンサの平面図、第５図
は第４図の要部拡大断面図、第６図は第５図のＡ −Ａ
’線に沿う断面図、第７図は第４図〜第６図図示の電荷
転送形イメージセンサのシフト電極、ドレイン領域、第
１・、第２のバリアｒ−）及び暗時出力補償電極間の動
作タイミングを示す図である。 ２１・・・ｐ型半導体基板、２２・・・ｎ型のフォトダ
イオード、２３・・・ｎ型の埋込み層、２４−ドレイン
領域、２５・・・チャネルスト、Ａｐ領領域２６・・・
８１０．膜、！ ７１ ＊ ｊ？ ７鵞・・・暗時出
力補償電極、２８１９２Ｂ、・・・蓄積電極、２９・−
転送電極、！ ０１ ＊ ３０ Ｈｅ ３１１ ｅ
３１冨−パリアゲート、３２・・・シフト電極、３３
・・・積分クリア電極、３４・・・１孔部、３５・・・
光シールド膜、３６・・・電荷転送読出しレジスタ。 ご ４４９− ；」
Claims (1)
- 【特許請求の範囲】 １、−導電型の半導体基板上に形成され、光信号に対応
して信号電荷を発生、蓄積する感光部と、前記信号電荷
を読み出す電荷転送読出しレジスタと、前記信号電荷を
前記感光部から電荷転送読出しレジスタへ転送し制御す
るシフト電極と、前記感光部で蓄積した電荷を排出する
ドレイン部と、前記感光部で蓄積した電荷を前記ドレイ
ン部へ排出することを制御する積分クリア電極とからな
る電荷転送形イメージセンサにおいて、前記感光部を、
入射した光信号によシ信号電荷を発生するフォトダイオ
ードと、信号電荷を蓄積する蓄積電極と、信号電荷の量
を制御する複数のバリア？−）部と、暗時出力を補償す
る暗時出力補償電極とから構成したことを特徴とする電
荷転送形イメージセンナ。 ２、暗時出力補償電極の印加電圧を制御するととＫよシ
暗時出力の補償量を制御することを特徴とする特許請求
の範囲第１項記載の電荷転送形イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184956A JPS5885679A (ja) | 1981-11-18 | 1981-11-18 | 電荷転送形イメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184956A JPS5885679A (ja) | 1981-11-18 | 1981-11-18 | 電荷転送形イメ−ジセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885679A true JPS5885679A (ja) | 1983-05-23 |
Family
ID=16162283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184956A Pending JPS5885679A (ja) | 1981-11-18 | 1981-11-18 | 電荷転送形イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885679A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6217278U (ja) * | 1985-07-16 | 1987-02-02 | ||
| JPH0271532A (ja) * | 1988-04-19 | 1990-03-12 | Fairchild Weston Syst Inc | 高ダイナミックレンジ電荷結合装置 |
-
1981
- 1981-11-18 JP JP56184956A patent/JPS5885679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6217278U (ja) * | 1985-07-16 | 1987-02-02 | ||
| JPH0271532A (ja) * | 1988-04-19 | 1990-03-12 | Fairchild Weston Syst Inc | 高ダイナミックレンジ電荷結合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003517787A (ja) | イメージセンサ | |
| US4197469A (en) | Capacitively coupled array of photodetectors | |
| JPH0774346A (ja) | 能動トランジスタピクセルを有するｃｃｄイメージセンサ | |
| TW201503335A (zh) | 具有抗模糊閘門的影像感測器 | |
| JPS583630B2 (ja) | 固体光像検出装置 | |
| KR900003773B1 (ko) | 영상감지기 | |
| US4612454A (en) | Method for controlling signal integration time of a signal integration type image sensing device | |
| JP3097121B2 (ja) | 電荷／電圧変換効率の測定方法 | |
| JP2002369085A (ja) | 光検出器 | |
| JPS5885679A (ja) | 電荷転送形イメ−ジセンサ | |
| US4644572A (en) | Fill and spill for charge input to a CCD | |
| CN101990756B (zh) | 用于星象跟踪仪器件中的有源像素传感器设备 | |
| JPH0414510B2 (ja) | ||
| CN102856338A (zh) | 分裂栅型mosfet成像探测器及其操作方法 | |
| GB2109631A (en) | Charge transfer device and image sensing device | |
| JPH0377713B2 (ja) | ||
| US20210217799A1 (en) | Imaging Device | |
| JP5350659B2 (ja) | 固体撮像装置 | |
| US4300062A (en) | Offset compensation circuit for charge-coupled devices | |
| JPS6117151B2 (ja) | ||
| JPS6161589B2 (ja) | ||
| EP0038474B1 (en) | Solid state image sensor | |
| JPH06205304A (ja) | 画像読み取り装置 | |
| JP3246034B2 (ja) | フォトセンサ及びフォトセンサの駆動方法 | |
| JPH1028240A (ja) | 増幅型固体撮像素子、その固定パターンノイズ補正方法、並びに、補正値書き込み方法 |