JPS588625B2

JPS588625B2 - デンシソウサソウチ

Info

Publication number: JPS588625B2
Application number: JP49121721A
Authority: JP
Inventors: 田中穣; 友宗仁一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1974-10-21
Filing date: 1974-10-21
Publication date: 1983-02-16
Also published as: JPS5147316A

Description

【発明の詳細な説明】本発明は、固体走査記録装置に使用する補助電極用の電
子走査装置に関する。

第１図は本発明を適用する固体走査記録装置のマルチス
タイラスの一例を示す構成図であって、記録電極は図で
わかるように、ＧＢとＧＯにグループ化されている。

補助電極ＧＡ−１，・・・・・・ＧＡ−Ｍは記録電極の
近傍に並べて配することも、背面電極として記録媒体の
裏側に記録電極と対向させて配することもある。

第１図では、補助電極の位置と記録電極ＧＢ，ＧＯのグ
ループ化が従来のものとは異なり、記録電極ＧＢの集合
は補助電極ＧＡ−１とＧＡ−２，ＧＡ−３とＧＡ−４、
・・・・・・というように２つの補助電極にほぼ半々に
またがって存在している。

このため、実際の記録はたとえば記録電極ＧＲ−１に正
電圧を加えたとき、ＧＡ−１とＧＡ−２の２つの補助電
極に負電圧を加える。

このように、複数個の補助電極によって記録を行なわせ
る。

また、記録電極ＧＯでの記録は、補助電極ＧＡ−２とＧ
Ａ−３，ＧＡ−４とＧＡ−５、・・・・・・というよう
な組合せで電圧を印加する。

このような補助電極の使い方によって、従来、補助電極
のつなぎ目での記録が充分均一に出なかった点を完全に
改善することができたものである。

なお、上記では、記録電極に負電圧、補助電極に正電圧
を印加するとしたが、両者を逆極性にしてもよい。

しかし、現状では現像用トナーの安定性や記録紙の地よ
ごれの問題等により、記録電極には負電圧、補助電極に
は正電圧を印加する方が有利である。

以下は、補助電極に正電圧を印加する場合について説明
する。

第２図は従来の電子走査装置の回路構成図で、第３図は
その動作を説明するための波形図である。

第２図では、補助電極の分割数を６０個としたので、６
０段のシフトレジスタ１１、・・・・・・１６０を設け
てある。

このシフトレジスタに、第３図のリセットパルスが印加
されると、シフトレジスタ１、および１２のみが「１」
となり、その他はすべて「０」となる。

以後、第３図のシフトパルスがシフトレジスタ１２〜１
６０に印加される毎に順次シフトレジスタがシフトされ
、シフトレジスタのそれぞれの出力とパルス幅の細い第
３図のストロープパルスとがナンドゲート回路２１〜２
６０でゲートされ、その出力で最終段トランジスタ３１
〜３６０を制御し、補助電極ＧＡ−１〜ＧＡ−６４に第
３図に示すように順次＋３００Ｖの電圧を印加するもの
である。

ここで、第２図の回路構成図では、トランジスタ３１〜
３６０はほとんどの時間オンになっており、オフになる
のは第３図のＧＡ−１〜ＧＡ−６０の瞬時のみである。

そのため、トランジスタ３１〜３６０のコレクタ抵抗で
は常時電力消費が行なわれている。

これの少電力化、小型化をはかるには、コレクタ抵抗の
抵抗値を高くするか、またはＰＮＰトランジスタを使用
してトランジスタのオンの時間に出力が出るようにする
ことが考えられる。

しかし、固体走査の静電記録に必要な３００Ｖ以上のＰ
ＮＰトランジスタは高価であるため好ましくないので
、ＮＰＮトランジスタを使用しコレクタ抵抗を高くする
と、分布容量により立上り時間がかかり、６０μＳ以下
の細いパルス幅のパルスは出なくなる。

本固体走査記録方式の場合は、パルス幅が２０μＳ〜６
０μＳが適当であり、これより細いと記録濃度が低く、
太いと補助電極に電圧が印加されていない部分まで記録
が出てしまう。

また、第２図の回路構成図の欠点は、これらの他に、高
圧のトランジスタを６０個も使用しており、非常に高価
なものになるという点である。

本発明は、上述の高電力、大型、高価という欠点を除去
した補助電極用の電子走査装置を提供することを目的と
する。

以下本発明の一実施例を第４図〜第８図にもとづいて説
明する。

第４図は本発明の回路構成図、第５図はその動作を説明
するための波形図である第４図の入力端子Ｓ０には第５
図のリセットパルスＳ０が印加され、このリセットパル
スＳ０は１ライン走査の開始のときのみ発生して、回路
をすべてリセットする。

入力端子Ｓ２に印加されるストローブパルスＳ２は、出
力端に信号を出させるための命令の信号である。

また、入力端子Ｓ１に印加されるシフトパルスＳ１
は、ストローブパルスＳ２の後に必ず出るもので、本電
子走査装置を掃引していく基となる信号である。

また、このシフトパルスＳ１は、６０個の補助電極ＧＡ
−１〜ＧＡ−６０に信号を与えるため、１ライン走査の
時間内に６０個出る。

１０は４段のフリツプフロツプ回路で構成された１６進
のｕｐ−ｄｏｗｎカウンタ回路で、ｕｐ入力端子にパ
ルスが入いると計数を加算し、ｄｏｗｎ入力端子にパル
スが入いると減算していく。

なお、このカウンタ回路１０はパルスの立下がりで動作
する。

カウンタ回路１０の出力１０１〜１０４は、各々４入力
を合成して１６個の出力をつくるデコーダ１１の入力と
なる。

デコーダ１１は、カウンタ回路１０の４つの出力の組合
せにより１１０〜１１１５の１６個の出力のうちどれか
１つに「１」出力が出る。

また、デコーダ１１の出力１１０〜１１１５はそれぞれ
ノア回路１２０〜１２１４に入いっているので、このノ
ア回路１２０〜１２１４の出力部でみた真理表は第６図
のようになる。

すなわち、ノア回路１２０〜１２１４の「０」出力はと
なりあったノア回路に出ており、これはシフトパルスＳ
１により順次シフトされる。

すなわち、シフトパルスＳ１がカウンタ回路１０のｕｐ
入力端子に印加される場合には、ノア回路１２０〜１２
１４においては１２０から１２１４の方向（第４図の下
向きの方向）にシフトされ、ｄｏｗｎ入力端子に印加さ
れる場合には、１２１４から１２０の方向（第４図の上
向きの方向）にシフトされる。

また、１３はフリツプフロツプ回路（以下ＦＦ回路と称
する）で、カウンタ回路１０のｕｐ入力端子にシフトパ
ルスＳ４を入れるか、ｄｏｗｎ入力端子に入れるかを切
換えるのがこのＦＦ回路１３であり、アンド回路１４１
および１４２を用いて切換えている。

上記リセットパルスＳ０はＦＦ回路１３およびカウンタ
回路１０のクリア端子に接続されており、このリセット
パルスＳ０が入いるとＦＦ回路１３のＱ出力は「１」と
なり、カウンタ回路１０は「１計数」の状態にセットさ
れるものとする。

いま、リセットパルスＳ０が印加されると、ＦＦ回路１
３はＱ出力「１」、Ｑ出力「０」になるため、アンド回
路１４１が動作し、アンド回路１４２は閉じているので
、シフトパルスＳ１はアンド回路１４１をへてカウンタ
回路１０のｕｐ入力端子に入力される。

このカウンタ回路１０は「１計数」の状態にセットされ
ているので、デコーダ１１は１１１のみ出力「１」が出
、ノア回路１２０および１２１のみ「０」出力となる。

この状態でシフトパルスＳ１が印加されていくと、カウ
ンタ回路１０はｕｐされていくので、ノア回路１２０〜
１２１４でみると［０］出力の出るところは、１２１
と１２２，１２２と１２３，１２３と１２４・・・・・
・のように第４図でいくと下向きにシフトされていく。

つぎに、デコーダ１１の出力１１１５に「１」が出る状
態になると、その出力はノア回路１２１４に印加される
とともに、ＦＦ回路１３のＲ端子にも印加されるので、
ＦＦ回路１３はＱ出力「０」、Ｑ出力「１」に反転する
。

これにより、カウンタ回路１０はこれまでｕｐカウント
をしていたが、これからはｄｏｗｎカウントすることに
なる。

このとき、ノア回路１２１４のみ「０」出力であるが、
シフトパルスＳ１が入ってくるたびにノア回路１２０〜
１２１４で「０」出力の出るところは１２１４と１２１
３，１２１３と１２１２，１２１２と１２１１、・・・
・・・のように第４図でみると上向きにシフトされてい
く。

さらにデコーダ１１の出力１１０に［１］出力が出る状
態になると、その出力はノア回路１２０に印加されると
ともに、ＦＦ回路１３のＳ端子にも印加されるので、Ｆ
Ｆ回路１３はＱ出力「１」、Ｑ出力「１」、に反転する
。

このため、以後は上記ｕｐカウントの状態になり、第４
図でいくと下向きにシフトされる。

以後、同様にｕｐ−ｄｏｗｎをくりかえす。すなわち、
カウンタ回路１０、デコーダ１１、ノア回路１２０〜１
２１４、ＦＦ回路１３およびアンド回路１４１，１４２
の動作は走査回路ではあるが、一方向のみに進行するの
ではなく、シフトされて終点までいくと今度は逆の方向
にシフトされる形の動作をするのである。

これらの波形説明は、第５図の１２０〜１２１４に示し
てある通りである。

また、ノア回路１２０〜１２１４はトランジスタ（以下
Ｔｒと称する）１００〜１１４のペースにそれぞれ接続
されており、その出力が「０」のときのみＴｒ１００〜
１１４をカットオフさせる。

このとき、Ｔｒ１００１〜１００４のどれかが高電圧を
出力していると、その交点に出力が出るがノア回路１２
０〜１２１４の出力が「１」のところはＴｒ１００〜１
１４をオンにさせるので、Ｔｒ１００１〜１００４が高
電圧を出力してもそれに対応したところには出力は出な
い。

以上のべたカウンタ回路１０、デコーダ１１、ノア回路
１２０〜１２１４、ＦＦ回路１３およびアンド回路１４
１，１４２が第１の走査回路であり、本発明はもう一つ
の第２の走査回路を設けている。

そして、本発明は、両走査回路の出力を合成して、多種
の出力を出そうとするものである。

つぎに、この第２の走査回路について説明する。

第２の走査回路を構成するものは、カウンタ回路１５、
デコーダ１６、オア回路１７０〜１７３、アンド回路１
８１，１８２、オア回路１９およびアンド回路２０であ
る。

カウンタ回路１５はＦＦ回路３段で構成された８進のカ
ウンタ回路であり、デコーダ１６はカウンタ回路１５の
出力１５１〜１５３の３出力を合成してその出力１６０
〜１６７のうちどこか１ケ所に「１」を出すようになっ
ている。

この出力１６０〜１６７はそれぞれオア回路１７０〜１
７３に入っているので、オア回路１７０〜１７３の出力
でみたデコーダ１６の真理表は第７図の通りである。

このオア回路１７０〜１７３の出力はそれぞれナンド回
路２１０〜２１３をへて高圧Ｔｒ１００１〜１００４を
ドライブする。

また、ナンド回路２１０〜２１３の入力には、ストロー
ブパルスＳ２も入っているので、オア回路１７０〜１７
３の出力が「１」でストローブパルスＳ２がきたときの
み，ナンド回路２１０〜２１３の出力が「０」となる。

また、ナンド回路２１０〜２１３の出力が「０」になっ
たときのみ、Ｔｒ１００１〜１００４は各々高電圧出力
を出すものである。

いま、Ｔｒ１００１が高電圧出力を出したとすると、そ
の電圧は抵抗Ｒ−０〜Ｒ−１４に供給され、上記Ｔｒ１
００〜１１４がカットオフになっているところがあると
その交点のみ出力が出る。

また、カウンタ回路１５のクロツク入力は、アンド回路
２０からきている。

アンド回路２０はシフトパルスＳ１とオア回路１９
の出力が入力となっており、オア回路１９が「１」のと
きのみシフトパルスＳ１がカウンタ回路１５のクロツク
として入いる。

このクロツクの入いるときは、第４図から明らかなよう
に、下記の４条件のときである条件１・・・・・・デコ
ーダ１１の出力１１０が「１」のとき。

条件２・・・・・・デコーダ１１の出力１１１５が「１
」のとき。

条件３・・・・・・ＦＦ回路１３がｕｐカウントを命令
しており、かつデコーダ１１の出力１１１４が「１」のとき。

条件４・・・・・・ＦＦ回路１３がｄｏｗｎカウントを
命令しており、かつデコーダ１１の出力１１１が「１」のとき。

以上のようにクロツクを制御するのは、Ｔｒ１００１〜
１００４に出力を出す状態を変化させるためである。

すなわち、まず、リセットパルスＳ０のすぐ後のストロ
ーブパルスＳ２では、補助電極ＧＡ−０とＧＡ−１に
出力を出さなくてはならないので、このときにはＴｒ１
００１が高電圧を出力するように制御する必要がある。

つぎに、補助電極ＧＡ−１とＧＡ−２，ＧＡ−２とＧＡ
−３，ＧＡ−３とＧＡ−４、・・・・・・ＧＡ−１３と
ＧＡ−１４のときも同様である。

また、このとき、Ｔｒ１００２〜１００４は必ずこう
しておかねばならない。

そうしないと、必要のないところまで出力が出てしまう
からである。

しかしながら、補助電極ＧＡ−１４とＧＡ−１５の場合
には異なる。

このときには、Ｔｒ１００１と１００２に出力を出して
やらねばならない。

さらに、つぎの状態すなわち補助電極ＧＡ−１５とＧＡ
−１６のときは、Ｔｒ１００２のみ高電圧を出力してや
ればよい。

このように、Ｔｒ１００１〜１００４のどれにのみ出力
を出すか、またどれとどれに出力を出すかその状態を切
換えるのが上記クロツクパルスである。

以上のように上記クロツクパルスが入いることにより、
Ｔｒ１００１〜１００４の出力を出す状態が変ってくる
が、その変化を表にしたのが第８図である。

また、第５図の１００１〜１００３の波形図はこれを表
わしている。

また、第５図のＧＡ−０〜ＧＡ−１６は以上を合成して
つくられた出力波形である。

以上詳述したように、本発明は２つの走査回路を設け、
その２つの走査回路の合成で多数の出力をつくり出して
いる。

しかも、同時に２ケ所の出力端に出力を出すことができ
る。

また、マトリクスを組んだ複数個の電圧供給回路（第２
のスイッチング素子群と、電圧源と、第２の走査回路）
と複数個の短絡回路（第１のスイッチング素子群と第１
の走査回路と、制脚回路）とにより信号を必要とする時
間のみ個々の短絡回路で電力消費を行なっているので、
装置の小型化と安価をはかることができる。

また、複数個の電圧供給回路は同時に動作するのではな
く、出力を出そうとする電圧供給回路のみに電圧を供給
し、その他の電圧供給回路は電力消費が行なわれないの
で、平均消費電力は少なくなる。

また、第１の走査回路の走査方向を該走査動作の一周期
毎に切換えるように構成しているので、ダイオードマト
リクスを単純かつ簡易に構成することができ、したがっ
て部品点数を少なく、小型かつ安価にできるものである
。

【図面の簡単な説明】

第１図は本発明を適用する固体走査記録装置のマルチス
タイラスの一例を示す構成図、第２図は従来の電子走査
装置の回路構成図、第３図は第２図の動作を説明するた
めの波形図、第４図は本発明の一実施例の回路構成図、
第５図は第４図の動作を説明するための波形図、第６図
は第４図の力ウンタ回路１０、デコーダ１１およびノア
回路１２０〜１２１４の動作を説明するための真理表、
第７図は第４図のカウンタ回路１５、デコーダ１６およ
びオア回路１７ｏ〜１７３の動作を説明するための真理
表、第８図は第４図の補助電極ＧＡ−０〜ＧＡ−３３
、カウンタ回路１５およびＴｒ１００１〜１００３の動
作を説明するための表である。１０・・・・・・カウンタ回路、１１・・・・・・デコ
ーダ、１２０〜１２、４・・・・・・ノア回路、１３・
・・・・・フリツプフロツプ回路、１４１，１４２・・
・・・・アンド回路、１５・・・・・・カウンタ回路、
１６・・・・・・デコーダ、１７０〜１７３・・・・・
・オア回路、１８１，１８２・・・・・・アンド回路、
１９・・・・・・オア回路、２０・・・・・・アンド回
路、２１０〜２１３・・・・・・ナンド回路、１００〜
１１４，１００１〜１００４・・・・・・トランジスタ
、ＧＡ−０〜ＧＡ−５９・・・・・・補助電極。

Claims

【特許請求の範囲】

１ダイオードマトリクスの一方の端子群の各々の端子
に接続した第１のスイッチング素子群と、該第１のスイ
ッチング素子群の互いに隣接する２個のスイッチング素
子を順次走査する第１の走査回路と、該第１の走査回路
の走査方向を該走査動作の一周期毎に切換える制御回路
と、上記ダイオードマトリクスの他方の端子群の各々の
端子に接続した第２のスイッチング素子群と、該第２の
スイッチング素子群に接続された電圧源と、上記第２の
スイッチング素子群を制脚する第２の走査回路とからな
ることを特徴とする電子走査装置。