JPS5886722A - アモルフアス半導体膜の形成方法 - Google Patents
アモルフアス半導体膜の形成方法Info
- Publication number
- JPS5886722A JPS5886722A JP57146609A JP14660982A JPS5886722A JP S5886722 A JPS5886722 A JP S5886722A JP 57146609 A JP57146609 A JP 57146609A JP 14660982 A JP14660982 A JP 14660982A JP S5886722 A JPS5886722 A JP S5886722A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- activated
- tank
- substrate
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Light Receiving Elements (AREA)
- Photoreceptors In Electrophotography (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアモルファス半導体膜の形成方法に関するもの
である。
である。
例えば、電子写真の分野においては、近年、アモルファ
スシリコン（以下、ａ−８ｔと称するＯ）を感光体とし
て用いることが提案されているＯａ −Ｓｉは、５ｊ−
８ｔの結合の切れたいわゆるダングリングボンドを有し
、この欠陥に起因してエネルギーギャップ内に多くの局
在準位を有している。
スシリコン（以下、ａ−８ｔと称するＯ）を感光体とし
て用いることが提案されているＯａ −Ｓｉは、５ｊ−
８ｔの結合の切れたいわゆるダングリングボンドを有し
、この欠陥に起因してエネルギーギャップ内に多くの局
在準位を有している。
このために暗抵抗が小さく、光導電性が悪いとされてい
る。 そこで、上記ダングリングボンドの箇所を水素で
埋めることによって欠陥を減少させること、即ち水素ド
ーピングにより形成された５ｉ−Ｈ結合でダングリング
ボンドを埋めた水素含有ａ−８ｉ（以下、ａ −Ｓｔ
：Ｈと称する０）を形成する・ことが行なわれる。
る。 そこで、上記ダングリングボンドの箇所を水素で
埋めることによって欠陥を減少させること、即ち水素ド
ーピングにより形成された５ｉ−Ｈ結合でダングリング
ボンドを埋めた水素含有ａ−８ｉ（以下、ａ −Ｓｔ
：Ｈと称する０）を形成する・ことが行なわれる。
この場合、特性のすぐれたａ −Ｓｔ薄膜を得るために
は、ａ−８ｉ中に水素原子を好ましい形態でしかも好ま
しい量導入することが重要である。 即ち、ａ−Ｓｉ薄
層の半導体特性、例えば暗抵抗、光応答性、耐熱性等の
膜特性のすぐれたものを得るためには、ａ−８ｉ層中に
適量の水素原子（例えば３．５〜１０原子チ）を導入す
る必要があるとか、２価の水素化シリコン（″：５ｉＨ
ｔ ）に比べて３価の水素化シリコン（−８ｉｎ）をで
きるだけ多く含むようにするとかが必要とされる。 又
、ａ−ｓｉ層中に水素原子が望ましい状態及び量で導入
されてはじめて、ａ−８ｉ層の望ましい価電子制御が達
成され、例えば太陽電池、電子写真感光体等に用いたと
き、所望の性能が発揮される。
は、ａ−８ｉ中に水素原子を好ましい形態でしかも好ま
しい量導入することが重要である。 即ち、ａ−Ｓｉ薄
層の半導体特性、例えば暗抵抗、光応答性、耐熱性等の
膜特性のすぐれたものを得るためには、ａ−８ｉ層中に
適量の水素原子（例えば３．５〜１０原子チ）を導入す
る必要があるとか、２価の水素化シリコン（″：５ｉＨ
ｔ ）に比べて３価の水素化シリコン（−８ｉｎ）をで
きるだけ多く含むようにするとかが必要とされる。 又
、ａ−ｓｉ層中に水素原子が望ましい状態及び量で導入
されてはじめて、ａ−８ｉ層の望ましい価電子制御が達
成され、例えば太陽電池、電子写真感光体等に用いたと
き、所望の性能が発揮される。
従来、グロー放電法、スパッタ法においては、価電子制
御のためのドーピング剤としてホスフィン、ジボラン、
アルシン等のガスを水素ガスで希釈したものを用いるこ
とが行なわれているが、効果的な価電子制御が達成され
ていないのが現状である。 しかも、グロー放電法では
、放電分解の不均一性による堆積膜の膜質の不均一性、
製膜速度が遅いことが問題でおり、またスパッタ法では
、大面積化が困難である。
御のためのドーピング剤としてホスフィン、ジボラン、
アルシン等のガスを水素ガスで希釈したものを用いるこ
とが行なわれているが、効果的な価電子制御が達成され
ていないのが現状である。 しかも、グロー放電法では
、放電分解の不均一性による堆積膜の膜質の不均一性、
製膜速度が遅いことが問題でおり、またスパッタ法では
、大面積化が困難である。
本発明者は、上記の如き状況に鑑みて鋭意検討を重ねた
結果、本発明に到達したのである０本発明の目的は、特
にａ −Ｓｉ中のダングリングボンドが水素原子及び／
又はフッ素原子により効果的に封鎖されたａ −Ｓｔ薄
膜の形成方法を提供することにある。 さらに他の目的
は、ドープ剤として周期表第ｎｌ族又は第Ｖ族元素を含
む修飾ガスを用いて、効果的に価電子制御された薄膜を
均一にして高速で大面積に形成する方法を提供すること
にある。
結果、本発明に到達したのである０本発明の目的は、特
にａ −Ｓｉ中のダングリングボンドが水素原子及び／
又はフッ素原子により効果的に封鎖されたａ −Ｓｔ薄
膜の形成方法を提供することにある。 さらに他の目的
は、ドープ剤として周期表第ｎｌ族又は第Ｖ族元素を含
む修飾ガスを用いて、効果的に価電子制御された薄膜を
均一にして高速で大面積に形成する方法を提供すること
にある。
これらの目的は、本発明に従い、蒸発源とこれに対向し
た被蒸着基体とを収容した蒸着槽内で、前記蒸発源の半
導体材料（特にシリコン）を蒸発せしめて前記基体上に
アモルファス半導体（特にａ −Ｓｔ ）を蒸着するに
除し、イオン化又は活性化されたガス状の水素及び／又
はフッ素と、周期表第■族又は第Ｖ族元素を含む修飾ガ
スとを前記蒸着槽内に存在せしめた状態で、前記半導体
材料の蒸着を行表うことを特徴とするアモルファス半導
体膜の形成方法によって達成される。
た被蒸着基体とを収容した蒸着槽内で、前記蒸発源の半
導体材料（特にシリコン）を蒸発せしめて前記基体上に
アモルファス半導体（特にａ −Ｓｔ ）を蒸着するに
除し、イオン化又は活性化されたガス状の水素及び／又
はフッ素と、周期表第■族又は第Ｖ族元素を含む修飾ガ
スとを前記蒸着槽内に存在せしめた状態で、前記半導体
材料の蒸着を行表うことを特徴とするアモルファス半導
体膜の形成方法によって達成される。
本発明の方法によれば、水素及び／又はフッ素がイオン
化又は活性化された状態で存在する中で蒸着が行なわれ
、特に蒸着槽外でイオン化又は活性化する場合には流量
が充分に制御されて槽内に導入されるため、極めて効果
的に水素原子及び／又はフッ素原子を蒸着膜中に導入で
きる。 即ち、槽の内圧力を制御（例えば一定に保持）
するのではなく、供給する活性水素等の導入量を制御す
れば、堆積されるａ −Ｓｔ等の薄膜の特性を左右する
成分量を所要の値に確実に設定できるのである。
化又は活性化された状態で存在する中で蒸着が行なわれ
、特に蒸着槽外でイオン化又は活性化する場合には流量
が充分に制御されて槽内に導入されるため、極めて効果
的に水素原子及び／又はフッ素原子を蒸着膜中に導入で
きる。 即ち、槽の内圧力を制御（例えば一定に保持）
するのではなく、供給する活性水素等の導入量を制御す
れば、堆積されるａ −Ｓｔ等の薄膜の特性を左右する
成分量を所要の値に確実に設定できるのである。
これは、容器内のガス圧が例えば９ ｘ １０−’ Ｔ
ｏｒｒ以下、特にｌＸｌ０ ’〜５Ｘ１０ ’Ｔｏｒｒ
と比較的小さい場合に顕著であシ、熱によシ槽内の付着
物から放出されるガスでガス圧が変動したとしても常に
一定量の活性水素等をドーピングすることができる。
従って、例えばａ−８ｉ：Ｈ＃を作成する場合、ダング
リングボンドを充分かつ再現性良く水素で埋めることが
でき、しかも３価の水素化シリコン（うＳｉＨ）が高い
濃度で含まれたものとなるため、高品位の膜特性が確実
に得られることになる。
ｏｒｒ以下、特にｌＸｌ０ ’〜５Ｘ１０ ’Ｔｏｒｒ
と比較的小さい場合に顕著であシ、熱によシ槽内の付着
物から放出されるガスでガス圧が変動したとしても常に
一定量の活性水素等をドーピングすることができる。
従って、例えばａ−８ｉ：Ｈ＃を作成する場合、ダング
リングボンドを充分かつ再現性良く水素で埋めることが
でき、しかも３価の水素化シリコン（うＳｉＨ）が高い
濃度で含まれたものとなるため、高品位の膜特性が確実
に得られることになる。
水素原子及び／又はフッ素原子が充分満足しうる条件で
堆積膜中に導入される結果、ホスフィン、アルシン、ジ
ボラン等のドープ剤を導入したとき、効果的な価電子制
御が達成される。 特に、槽外の活性化（放電）装置に
よシ流量が制御された状態で活性化又はイオン化された
ドープ剤が導入された場合の効宋はより顕著なものとな
る。
堆積膜中に導入される結果、ホスフィン、アルシン、ジ
ボラン等のドープ剤を導入したとき、効果的な価電子制
御が達成される。 特に、槽外の活性化（放電）装置に
よシ流量が制御された状態で活性化又はイオン化された
ドープ剤が導入された場合の効宋はより顕著なものとな
る。
しかも、本発明の方法は蒸着法に基くために、堆積膜の
膜質が均一となり、高速で大面積に製膜可能である。
膜質が均一となり、高速で大面積に製膜可能である。
本発明においては、周期表第■族元素を含む修飾ガスと
してジボランガスを使用し、周期表第Ｖ族元素を含む修
飾ガスとしてアルシンガス又はホスフィンガスを使用す
るのがよい。 これらの修飾ガスはイオン化又は活性化
されるのが望ましいが、このためには、蒸着槽外に設け
た放電装置によってイオン化又は活性化された修飾ガス
を蒸着槽内に導入するのが望ましい。 また、上記のガ
ス状水素及び／又はフッ素と共に修飾ガスの流量を蒸着
槽の内圧に依存することなしに制御するのが望ましい。
してジボランガスを使用し、周期表第Ｖ族元素を含む修
飾ガスとしてアルシンガス又はホスフィンガスを使用す
るのがよい。 これらの修飾ガスはイオン化又は活性化
されるのが望ましいが、このためには、蒸着槽外に設け
た放電装置によってイオン化又は活性化された修飾ガス
を蒸着槽内に導入するのが望ましい。 また、上記のガ
ス状水素及び／又はフッ素と共に修飾ガスの流量を蒸着
槽の内圧に依存することなしに制御するのが望ましい。
以下、本発明を実施例について更に詳細に説明 ′する
。
。
第１図は、例えばａ−８ｔ：Ｈ膜を形成する蒸着装置の
概略断面図である。
概略断面図である。
この装置においては、蒸着槽としてのペルジャー１に対
し排気管２を介して真空ポンプ（図示せず）が接続され
、このポンプによ）ペルジャ−１外が例えば９ Ｘ １
０ ’ Ｔｏｒｒ以下（特に１×１０−１１〜５ｘ １
ｏ−’ Ｔｏｒｒ ）の圧力に設定される。 ペルジャ
ー１内には、基板としての金属板３が配され、ヒーター
４で例えば３５０〜４７００Ｃに加熱されるように。
し排気管２を介して真空ポンプ（図示せず）が接続され
、このポンプによ）ペルジャ−１外が例えば９ Ｘ １
０ ’ Ｔｏｒｒ以下（特に１×１０−１１〜５ｘ １
ｏ−’ Ｔｏｒｒ ）の圧力に設定される。 ペルジャ
ー１内には、基板としての金属板３が配され、ヒーター
４で例えば３５０〜４７００Ｃに加熱されるように。
なっている。 基板３は図示の例では平板状とし、例え
ば太陽電池用として用いられるものとしだが、既述した
電子写真用とする場合には回転可能に軸支されたドラム
形状とすればよい。 この基板３には０〜−１０ＫＳへ
望ましくは−２〜−６１（Ｖの直流バイアス電圧５、又
はθ〜５ＫＶの交流バイアス電圧が印加される。 また
、基板３の下方には、ボート６中にシリコン蒸発源７が
配置されている。
ば太陽電池用として用いられるものとしだが、既述した
電子写真用とする場合には回転可能に軸支されたドラム
形状とすればよい。 この基板３には０〜−１０ＫＳへ
望ましくは−２〜−６１（Ｖの直流バイアス電圧５、又
はθ〜５ＫＶの交流バイアス電圧が印加される。 また
、基板３の下方には、ボート６中にシリコン蒸発源７が
配置されている。
そして、シリコンの蒸発量又は堆積速度の制御のために
、シリコン蒸発源７に対向して膜厚検出装置８が設けら
れている。 この検出装置８自体は公知の構造からなっ
ておシ、蒸発するシリコンの付着量に応じて振動数が変
化する水晶板９を筒体１０内に設け、その振動数を検知
部１１で轡出し、更にと１の検出値に基いてシリコンの
蒸発量を制御（例え、ばヒータ一温度を制御）できるよ
うにしたものである。
、シリコン蒸発源７に対向して膜厚検出装置８が設けら
れている。 この検出装置８自体は公知の構造からなっ
ておシ、蒸発するシリコンの付着量に応じて振動数が変
化する水晶板９を筒体１０内に設け、その振動数を検知
部１１で轡出し、更にと１の検出値に基いてシリコンの
蒸発量を制御（例え、ばヒータ一温度を制御）できるよ
うにしたものである。
この装置で特徴的なことは、ペルジャー１に接続されか
つ水素ガスの外に、ホスフィン、ジボラン、アルシン等
からなる修飾ガスを導入するだめの導入管１２中に、水
素又は修飾ガスを活性化又はイオン化するための放電管
１３が設けられる一方、各ガスの供給量をコントロール
するだめの流量制御装置１４が組込まれていることであ
る。 ゛図面には上記の修飾ガスの導入管のみを示した
が、水素ガス導入管も同様にしてペルジャーに配設され
ていてよい（但、後者は簡略化のために図示省略）。
つ水素ガスの外に、ホスフィン、ジボラン、アルシン等
からなる修飾ガスを導入するだめの導入管１２中に、水
素又は修飾ガスを活性化又はイオン化するための放電管
１３が設けられる一方、各ガスの供給量をコントロール
するだめの流量制御装置１４が組込まれていることであ
る。 ゛図面には上記の修飾ガスの導入管のみを示した
が、水素ガス導入管も同様にしてペルジャーに配設され
ていてよい（但、後者は簡略化のために図示省略）。
流量制御装置１４は基本的には、流量弁（図示せず）付
きの流量コントローラー１５とこれを作動させる流量設
定器１６とからなっており、水素又祉修飾ガス供給量を
常に所要量、例えば水素は０〜５００ ｃｃ／ｍｉｎ
、修飾ガスはＯ〜１００ｃｃ／ｍｌｎの範囲に設定して
いる。 これによって、上述した如く、ペルジャー１内
に導入される活性水素又は水素イオン量、イオン化又は
活性化修飾ガス量を常に一定量に保持できるから、基板
３上に堆積するａ−８ｉ：Ｈ中の水素量及び燐、硼素又
は砒素等のドーピング元素量を安定なものとすることが
できる。 な、お、上記流量弁は、グ知の如くソレノイ
ド（図示せず）で駆動される開閉弁からなっていてよい
。
きの流量コントローラー１５とこれを作動させる流量設
定器１６とからなっており、水素又祉修飾ガス供給量を
常に所要量、例えば水素は０〜５００ ｃｃ／ｍｉｎ
、修飾ガスはＯ〜１００ｃｃ／ｍｌｎの範囲に設定して
いる。 これによって、上述した如く、ペルジャー１内
に導入される活性水素又は水素イオン量、イオン化又は
活性化修飾ガス量を常に一定量に保持できるから、基板
３上に堆積するａ−８ｉ：Ｈ中の水素量及び燐、硼素又
は砒素等のドーピング元素量を安定なものとすることが
できる。 な、お、上記流量弁は、グ知の如くソレノイ
ド（図示せず）で駆動される開閉弁からなっていてよい
。
また、放電管１３はペルジャー１外に配されていること
も重要である。 即ち、仮に放電管１３をペルジャー１
の内部に設けた場合、放電管１３自体が蒸発したシリコ
ン等により汚染され易く、また熱に耐える耐熱材料で構
成しなければならない。
も重要である。 即ち、仮に放電管１３をペルジャー１
の内部に設けた場合、放電管１３自体が蒸発したシリコ
ン等により汚染され易く、また熱に耐える耐熱材料で構
成しなければならない。
これに関連して、その構造も特殊なものとなる一方、新
しい放電管と交換する作業も面倒である。
しい放電管と交換する作業も面倒である。
しかもペルジャー内にあるととから、放電管にシリコン
蒸気や活性水素及び他の修飾ガスが衝突してこれらの平
均自由行程に乱れが生じ、ａ−８ｔ：Ｈの堆積状態が不
均一となる恐れがある。 しかしながら、図示したよう
に、放電管１３を外部に配せば、上記した汚染の問題や
熱損傷が生じることなく、その構成部の材質及び構造の
選択、配置、交換作業が自由若しくは容易となシ、ガス
流を妨げることがなく、均一な堆積膜を形成することが
できる。
蒸気や活性水素及び他の修飾ガスが衝突してこれらの平
均自由行程に乱れが生じ、ａ−８ｔ：Ｈの堆積状態が不
均一となる恐れがある。 しかしながら、図示したよう
に、放電管１３を外部に配せば、上記した汚染の問題や
熱損傷が生じることなく、その構成部の材質及び構造の
選択、配置、交換作業が自由若しくは容易となシ、ガス
流を妨げることがなく、均一な堆積膜を形成することが
できる。
第２図は、第１図の装置で作成された素子、例えば太陽
電池の断面を示す。 基板として金属電極３上にａ −
Ｓｔ ：Ｈ膜１７が堆積せしめられ、更にこの上に他方
の電極である透明なＩ Ｔ Ｏ（ｉｎｄｉｕｍ ｔｉｎ
ｏｘｉｄｅ ）又はＳｎＯ雪膜１８が設けられる。
電池の断面を示す。 基板として金属電極３上にａ −
Ｓｔ ：Ｈ膜１７が堆積せしめられ、更にこの上に他方
の電極である透明なＩ Ｔ Ｏ（ｉｎｄｉｕｍ ｔｉｎ
ｏｘｉｄｅ ）又はＳｎＯ雪膜１８が設けられる。
第１図の装置において、上記の例では水素及び修飾ガス
流量を一定にしたが、その流量を時間と共に例えば連続
的に変化させてもよい。 この場合には例えば第２図に
おいてａ−３ｌ：Ｈ膜１７中の水素含有量を透明電極１
８側から金属電極３側へ連続的に増加させることができ
る。 水素濃度の高くなった金属電極３側ではａ−８ｌ
：ＨがＮ型化しているので、それらの間のオーミックコ
ンタクトがとり易く々る。
流量を一定にしたが、その流量を時間と共に例えば連続
的に変化させてもよい。 この場合には例えば第２図に
おいてａ−３ｌ：Ｈ膜１７中の水素含有量を透明電極１
８側から金属電極３側へ連続的に増加させることができ
る。 水素濃度の高くなった金属電極３側ではａ−８ｌ
：ＨがＮ型化しているので、それらの間のオーミックコ
ンタクトがとり易く々る。
なお、本実施例による方法は、ガス圧のよシ高い（例え
ば１ｏ ’ 〜ｔｏ ”Ｔｏｒｒ）条件下でも、一定若
しくは所要量のイオン化又は活性化水素又は修飾ガスを
供給する方法として有効である。 要は、ペルジャー内
の圧力が高いか低いかは主として装置の排気症労の問題
であシ、上記方法の実施の上では単に条件的なものであ
って本質的なことではない。
ば１ｏ ’ 〜ｔｏ ”Ｔｏｒｒ）条件下でも、一定若
しくは所要量のイオン化又は活性化水素又は修飾ガスを
供給する方法として有効である。 要は、ペルジャー内
の圧力が高いか低いかは主として装置の排気症労の問題
であシ、上記方法の実施の上では単に条件的なものであ
って本質的なことではない。
また、上記の放電管１３は、所要量の活性水素又は修飾
ガスを供給するという特徴を充たしている限シ、ペルジ
ャー１内に配置してよい仁とは勿論である。
ガスを供給するという特徴を充たしている限シ、ペルジ
ャー１内に配置してよい仁とは勿論である。
本発明において、アモルファスシリコンのダングリング
ボンドを埋める原子の供給源として、上記した水素ガス
に代えて、或いは併用してフッ素を供給してよい。 な
お、上述した修飾ガスは上記した水素ガスとは機能を異
にするが、薄膜中への燐、硼素、砒素等の含有量が変動
すると薄膜の抵抗値や導電率を所望の値に設定できない
。 従って、水素ガスと同様に、本発明の好ましい態様
に基き、導入時のガス流量をコントロールすることが有
効であることが理解されよう。
ボンドを埋める原子の供給源として、上記した水素ガス
に代えて、或いは併用してフッ素を供給してよい。 な
お、上述した修飾ガスは上記した水素ガスとは機能を異
にするが、薄膜中への燐、硼素、砒素等の含有量が変動
すると薄膜の抵抗値や導電率を所望の値に設定できない
。 従って、水素ガスと同様に、本発明の好ましい態様
に基き、導入時のガス流量をコントロールすることが有
効であることが理解されよう。
また、本発明による方法において、基板上に堆積される
薄膜は、上記の方法で所要量の水素及び燐、砒＊又は硼
素等を含有せしめることによりＮ型又はＰ型に価電子制
御され九ａ−８ｉ：Ｈ膜から成っている・０
薄膜は、上記の方法で所要量の水素及び燐、砒＊又は硼
素等を含有せしめることによりＮ型又はＰ型に価電子制
御され九ａ−８ｉ：Ｈ膜から成っている・０
図面は本発明による方法を例示するものであって、第１
図は真空蒸着装置の梃略断面図、第２図は作成されたａ
−８ｉ：■Ｉ膜を有する素子の断面図であるＯ なお、図面に用いられている符号において、３・・・−
・・・・・・基板 ７・・・・・・・・・・−・シリコン蒸発源８・・・・
・・・・・・−膜厚検出装着１３・・・・・・・・・・
・放電管 １４・・・・・・・・・・・・流量制御装置１５・・・
・・・・−・流量コントローラー１６・・・・−・・・
・・・流量設定器１７−・−・−−−−水素含有アモル
ファスシリコン（ａ−８ｔ：Ｈ）膜 １８−・・−・−・−ＩＴＯ膜 である。 代理人 弁理士 逢 坂 宏 （１発）手続補正書 昭和５８年２月７日 特許庁 若杉和夫殿 １ 用件の表示 昭和５７７１ 特許 願第 １４６６０９号２ 発明
の名称 アモルファス半導体膜の形成方法３ 補正をす
る者 ４１ｅ１との関係特許出願人 イ１−・：１ 東京都新宿区西新宿１丁目２６番２号
１’１． ”′″ｉ’＋ （Ｖ１１１＋、）（１２７）
小西六写真工業株式会社４ 代 理 人 住 １す、 東京都立川市柴崎町３−９−１７鈴木
ビル２階６、 補正により増加ｒる発明の数 （１）、明細書第８貞７行目の１１０−’ Ｔｏｒｒ
Ｊを 「１０−’ Ｔｏｒｒ 、 更にはｌＯ−・Ｔｏ
ｒｒのオーダー］ と訂正します。 （２）、同第８頁９行目の１３５０〜４７０℃」を「２
００〜５５０℃」と訂正します。 （３）、同第８貞ｌＯ行目の「７゛【っている。」す［
なっている。 基板としては、ステンレス、アルミニウ
ム、タンタル、ターム等の金属をはじめ、石英ガラス、
ポリエチレンテンフタンート又はポリイミド等の合成樹
脂からなるものを用いてよい。１と訂正します。 （４）、同第９頁６行目の「である。」を「である。 この場合、蒸発源７の加熱は、抵抗加熱、誘導加熱、電
子銃加熱（４〜６ｋＶ、 ２００〜３００ ｍＡ ）
で行なってよく、またその蒸発速度は１〜ｘｏｏＸ／式
としてよい。」と訂正します。 （５）、同第９頁１１行目の「放′１管」を「直流又は
−周波放電管（０，５〜１ｋｖ）」と訂正します。 （６）、同第１Ｏ頁７行目の「できる。」を［できる。 上記の水素ガスと修財ガスとの混合比は、１０：１〜１
：２とし、その流量は合＝１で１００〜３００ｃｃＺ順
としてよい。」と訂正します。 （７）、同第１１貞６行目と７行目との間に下記の記載
を加入します。 記 「なお、上記の各ガス流量、放ｉ４電力、ＳＩ蒸発速度
を制御すわば１価電子制御された膜を高速でかつ大面積
に形成できる。」 −以上一
図は真空蒸着装置の梃略断面図、第２図は作成されたａ
−８ｉ：■Ｉ膜を有する素子の断面図であるＯ なお、図面に用いられている符号において、３・・・−
・・・・・・基板 ７・・・・・・・・・・−・シリコン蒸発源８・・・・
・・・・・・−膜厚検出装着１３・・・・・・・・・・
・放電管 １４・・・・・・・・・・・・流量制御装置１５・・・
・・・・−・流量コントローラー１６・・・・−・・・
・・・流量設定器１７−・−・−−−−水素含有アモル
ファスシリコン（ａ−８ｔ：Ｈ）膜 １８−・・−・−・−ＩＴＯ膜 である。 代理人 弁理士 逢 坂 宏 （１発）手続補正書 昭和５８年２月７日 特許庁 若杉和夫殿 １ 用件の表示 昭和５７７１ 特許 願第 １４６６０９号２ 発明
の名称 アモルファス半導体膜の形成方法３ 補正をす
る者 ４１ｅ１との関係特許出願人 イ１−・：１ 東京都新宿区西新宿１丁目２６番２号
１’１． ”′″ｉ’＋ （Ｖ１１１＋、）（１２７）
小西六写真工業株式会社４ 代 理 人 住 １す、 東京都立川市柴崎町３−９−１７鈴木
ビル２階６、 補正により増加ｒる発明の数 （１）、明細書第８貞７行目の１１０−’ Ｔｏｒｒ
Ｊを 「１０−’ Ｔｏｒｒ 、 更にはｌＯ−・Ｔｏ
ｒｒのオーダー］ と訂正します。 （２）、同第８頁９行目の１３５０〜４７０℃」を「２
００〜５５０℃」と訂正します。 （３）、同第８貞ｌＯ行目の「７゛【っている。」す［
なっている。 基板としては、ステンレス、アルミニウ
ム、タンタル、ターム等の金属をはじめ、石英ガラス、
ポリエチレンテンフタンート又はポリイミド等の合成樹
脂からなるものを用いてよい。１と訂正します。 （４）、同第９頁６行目の「である。」を「である。 この場合、蒸発源７の加熱は、抵抗加熱、誘導加熱、電
子銃加熱（４〜６ｋＶ、 ２００〜３００ ｍＡ ）
で行なってよく、またその蒸発速度は１〜ｘｏｏＸ／式
としてよい。」と訂正します。 （５）、同第９頁１１行目の「放′１管」を「直流又は
−周波放電管（０，５〜１ｋｖ）」と訂正します。 （６）、同第１Ｏ頁７行目の「できる。」を［できる。 上記の水素ガスと修財ガスとの混合比は、１０：１〜１
：２とし、その流量は合＝１で１００〜３００ｃｃＺ順
としてよい。」と訂正します。 （７）、同第１１貞６行目と７行目との間に下記の記載
を加入します。 記 「なお、上記の各ガス流量、放ｉ４電力、ＳＩ蒸発速度
を制御すわば１価電子制御された膜を高速でかつ大面積
に形成できる。」 −以上一
Claims (1)
- 【特許請求の範囲】 １、蒸発源とこれに対向した被蒸着基体とを収容した蒸
着槽内で、前記蒸発源の半導体材料を蒸発せしめて前記
基体上にアモルファス牛導体を蒸着するに際し、イオン
化又は活性化されたガス状の水素及び／又はフッ素と、
周期表第■族又は第■族元素を含む修飾ガスとを前記蒸
着槽内に存在せしめた状態で、前記半導体材料の蒸着を
行なうことを特徴とするアモルファス半導体膜の形成方
法０２、周期表第■族元素を含む修飾ガスとしてジボラ
ンガスを使用し、周期表第■族元素を含む修飾ガスとし
てアルシンガス又はホスフィ／ガスヲ使用する、特許請
求の範囲の第１項に記載した方法。 ３、修飾ガスがイオン化又は活性化されている、特許請
求の範囲の第１項又は第２項に記載した方法０ ４、蒸着槽外に設けた放電装置によってイオン化又は活
性化された修飾ガスを蒸着槽内に導入する、特許請求の
範囲の第３項に記載した方法。 ５、蒸着槽外に設けた放電装置によってイオン化又は活
性化されたガス状の水素及び／又はフッ素を蒸着槽内に
導入する、特許請求の範囲の第１項〜第４項のいずれか
１項に記載した方法。 ６、 ガス状の尿素及び／又はフッ素、及び修飾ガスの
流量を蒸着槽の内圧に依存することなしに制御する、特
許請求の範囲の第１項〜第５項のいずれか１項に記載し
た方法。 ７、基体に０〜−１０ＫＶのバイアス電圧を印加した状
態で蒸着を行なう、特許請求の範囲の第１項〜第６項の
いずれか１項に記載した方法。 ８ 蒸発源としてシリコンを使用し、アモルファスシリ
コン膜を基体上に堆積させる、特許請求の範囲の第１項
〜第７項のいずれか１項に記載した方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146609A JPS5886722A (ja) | 1982-08-24 | 1982-08-24 | アモルフアス半導体膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146609A JPS5886722A (ja) | 1982-08-24 | 1982-08-24 | アモルフアス半導体膜の形成方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18466381A Division JPS5888029A (ja) | 1981-11-18 | 1981-11-18 | 薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886722A true JPS5886722A (ja) | 1983-05-24 |
Family
ID=15411596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146609A Pending JPS5886722A (ja) | 1982-08-24 | 1982-08-24 | アモルフアス半導体膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886722A (ja) |
-
1982
- 1982-08-24 JP JP57146609A patent/JPS5886722A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5346853A (en) | Microwave energized deposition process with substrate temperature control for the fabrication of P-I-N photovoltaic devices | |
| US4678679A (en) | Continuous deposition of activated process gases | |
| US4328258A (en) | Method of forming semiconducting materials and barriers | |
| EP0002383A1 (en) | Method and apparatus for depositing semiconductor and other films | |
| JPH0651909B2 (ja) | 薄膜多層構造の形成方法 | |
| US4446168A (en) | Method of forming amorphous silicon | |
| JPS5886722A (ja) | アモルフアス半導体膜の形成方法 | |
| CA1315616C (en) | Method for forming deposited film | |
| JPH0465120A (ja) | 堆積膜の形成方法 | |
| JPS5886721A (ja) | アモルフアス半導体膜の形成方法 | |
| US5543634A (en) | Method of forming semiconductor materials and barriers | |
| JPS5888029A (ja) | 薄膜の形成方法 | |
| US5073804A (en) | Method of forming semiconductor materials and barriers | |
| EP0264505A1 (en) | Method for forming a deposited film | |
| US4931308A (en) | Process for the preparation of functional tin oxide thin films | |
| JPS6360830B2 (ja) | ||
| JP2637396B2 (ja) | 堆積膜形成法 | |
| JPS59145043A (ja) | 蒸着方法 | |
| JPH0645882B2 (ja) | 堆積膜形成法 | |
| JPS5832411A (ja) | アモルフアスシリコンの製造方法 | |
| Lau | Transparent Conductive Wide-bandgap Semiconductor Thin Films Deposited by Activated Reactive Evaporation | |
| JPS5850732A (ja) | アモルフアスシリコン半導体装置の製造方法 | |
| JPH0645884B2 (ja) | 堆積膜形成法 | |
| JPS5833260A (ja) | 電子写真感光体の製造方法 | |
| JPS62229827A (ja) | 堆積膜形成法 |