JPS5887635A - Malfunction preventing circuit - Google Patents
Malfunction preventing circuitInfo
- Publication number
- JPS5887635A JPS5887635A JP56186239A JP18623981A JPS5887635A JP S5887635 A JPS5887635 A JP S5887635A JP 56186239 A JP56186239 A JP 56186239A JP 18623981 A JP18623981 A JP 18623981A JP S5887635 A JPS5887635 A JP S5887635A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- output
- terminal
- port
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は誤動作防止回路に係シ、特に、マイクロプロ
セッサの誤動作防止回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a malfunction prevention circuit, and more particularly to a malfunction prevention circuit for a microprocessor.
近年、種々の装置の制御にマイクログロセ。In recent years, microgrocery has been used to control various devices.
すが用いられている。ここで、CPUと制御対象装置は
Ilo / −)を介して接続されている。is used. Here, the CPU and the controlled device are connected via Ilo/-).
I10ポートは電源が投入されてからCPUによって初
期設定されるが、初期設定されるまでのわずかな間は不
定状態になっている。Ilo # −)が入力の場合は
不定状態でも構わないが、出力信号が不定状態であると
、制御対象装置がどのように動作するかわからず、問題
がある。従来、これを解決するために、CPUの特定の
出力を監視してCPUの暴走を防止する回路等が開発さ
れているが、誤動作防止の専用回路が必要であシ、装置
が複雑化している。The I10 port is initialized by the CPU after the power is turned on, but it remains in an undefined state for a short time until the initial settings are made. If Ilo #-) is an input, it may be in an undefined state, but if the output signal is in an undefined state, it is unclear how the controlled device will operate, which poses a problem. Conventionally, in order to solve this problem, circuits that monitor specific outputs of the CPU to prevent the CPU from running out of control have been developed, but this requires a dedicated circuit to prevent malfunctions, making the device complex. .
この発明は上述の事情に対処すべくなされたもので、そ
の目的は外付は回路を必要とせず簡単な構成のマイクロ
プロセッサの誤動作防止回路を提供することである。The present invention has been made to address the above-mentioned circumstances, and its purpose is to provide a malfunction prevention circuit for a microprocessor that does not require an external circuit and has a simple configuration.
以下、図面を参照してこの発明による誤動作防止回路の
一実施例を説明する。図面はそのグロ、り図である。こ
こで、制御対象装置の数が多くて、マイクロデロセ、す
のIlo yje −)の端子の数が足シない場合は、
l10f!−)の出力信号をデコーダを介して制御対象
装置へ供給することが、近年、よく行なわれている。こ
の実施例の場合も、デコーダを介して信号が出力される
とする。図示しないROM −? RAMに接続され九
CPU 1 o カI10ポート12に接続されル@
l10F/−トzzの端子PI、PI、P3がデコーダ
l4の入力@A 、 B 、 Cに接続されるとともに
、それぞれ抵抗16.18.20を介して電源端VCC
にも接続される。デコーダ14は8出力端00〜07を
有し、出力端00〜06がそれぞれバッファBO−B6
を介して制御対象装置に接続される。出力端00〜02
がパ、77B17〜B2を介して、制御対象としてのソ
レノイド24、!6,211にそれぞれ接続される。出
力端OJ、04がバッファB3.B4を介して、制御対
象としてのモータ30.32にそれぞれ接続される。出
力端05,06がバッファB5゜B6を介して制御対象
としての発光ダイオード34.36に接続される。出力
端07が未使用端NCに接続され、制御対象装置には接
続されない。Hereinafter, one embodiment of the malfunction prevention circuit according to the present invention will be described with reference to the drawings. The drawing is a rough sketch of it. Here, if there are a large number of devices to be controlled and there are not enough terminals for the microcontrollers,
l10f! In recent years, it has become common practice to supply the output signals of (-) to a controlled device via a decoder. In this embodiment as well, it is assumed that the signal is outputted via the decoder. ROM not shown -? Connected to RAM 9 CPU 1 o Connected to I 10 port 12 @
The terminals PI, PI, P3 of l10F/-tozz are connected to the inputs @A, B, C of decoder l4, and are also connected to the power supply terminal VCC through resistors 16, 18, and 20, respectively.
is also connected to. The decoder 14 has eight output terminals 00-07, and the output terminals 00-06 are buffers BO-B6, respectively.
connected to the controlled device via. Output end 00~02
The solenoid 24 as a controlled object via 77B17-B2. 6 and 211, respectively. Output terminal OJ, 04 is buffer B3. They are respectively connected to motors 30 and 32 to be controlled via B4. Output terminals 05 and 06 are connected to light emitting diodes 34 and 36 as controlled objects via buffers B5 and B6. The output terminal 07 is connected to the unused terminal NC and is not connected to the controlled device.
この実施例の動作を説明するに、デコーダ140入出力
の論理レベルの関係は次表のようになっているとする。To explain the operation of this embodiment, it is assumed that the relationship between the logic levels of the input and output of the decoder 140 is as shown in the following table.
ここで、デコーダ14の出力端が論理ルベルの場合、そ
の出力端に接続された素子が付勢され、出力端が論理θ
レベルの場合、その出方端に接続された素子は付勢され
ないとする。Here, when the output terminal of the decoder 14 is a logic level, the element connected to the output terminal is energized, and the output terminal becomes a logic level θ.
In the case of a level, it is assumed that the element connected to its output end is not energized.
電源が投入されると、I10ポート12の端子の論理レ
ベル#′ioでも1で4ない不定状態になる。ところが
、I10/−)17の端子は電源端vcCによジグルア
、プされているので、不定状態ではなく、全て、論理ル
ベルとなる。これにより、デコーダ14の出力端00〜
06が論理θレベルに、出力端07が論理ルベルになる
。そのため、出力端00〜06に接続された制御対象は
付勢されない。初期設定が終了し、110il!−)f
JIからデコーダ14に所定の論理レベルの信号が供給
されると、デコーダ14Fi前述の表にし九がって所定
の制御対象を付勢する。ここで、CPU 10はI10
ポート12の端子PZ、Pff、PJが全て論理ルベル
になる状態は設定しない。ところが、初期設定後、CP
U1Oが何かの理由により暴走し、I10ポート12の
端子PI、I”’、PJが電源投入時と同様に不定状態
になる場合がある。この場合も、Ilo 、t?−ト1
2の端子PJ、PJ、PJはグルアップされ、全て、論
理ルベルになる。そのため、CPU J Oの暴走時に
は、制御対象C付勢されない。When the power is turned on, the logic level #'io of the terminal of the I10 port 12 also becomes an undefined state where it is not 1 or 4. However, since the terminal of I10/-)17 is connected to the power supply terminal vcC, it is not in an undefined state, but is in a logical level. As a result, the output terminals 00 to 00 of the decoder 14
06 becomes the logic θ level, and the output terminal 07 becomes the logic level. Therefore, the controlled objects connected to the output terminals 00 to 06 are not energized. Initial settings completed, 110il! -) f
When a signal of a predetermined logic level is supplied from JI to the decoder 14, the decoder 14Fi energizes a predetermined controlled object according to the table described above. Here, CPU 10 is I10
A state in which terminals PZ, Pff, and PJ of port 12 are all logical levels is not set. However, after the initial settings, the CP
U1O may go out of control for some reason, and the terminals PI, I"', and PJ of I10 port 12 may be in an undefined state, similar to when the power is turned on. In this case, Ilo, t?-T1
2 terminals PJ, PJ, PJ are pulled up and all become logic levels. Therefore, when the CPU JO goes out of control, the controlled object C is not energized.
このようにこの実施例によれば、デコーダを介して制御
対象とマイクロプロセッサが接続される場合、デコーダ
の一出力端を未使用とし、マイクロプロセッサの状態が
不定の場合には、デコーダの入力をこの未使用出力端が
選択されるような特定の状態に設定することにより、誤
制御が防止される。この特定な状態は、I10/−トの
出力を電源にグルア、グすることにより設定されるので
、簡単な構成の誤動作防止回路が提供される。As described above, according to this embodiment, when the controlled object and the microprocessor are connected via the decoder, one output terminal of the decoder is left unused, and when the state of the microprocessor is uncertain, the input of the decoder is Erroneous control can be prevented by setting a specific state in which this unused output terminal is selected. This specific state is set by connecting the output of I10/- to the power supply, thus providing a malfunction prevention circuit with a simple configuration.
この発明は上述した実施例に限定されず、この発明の要
旨を変えない範囲で種々変更可能である。たとえば、I
10ポートの出力を全てグルア、グすることは必要なく
、!ルアラグとグルダウンの組合せ、あるいは全てゾル
ダウンしてもよい、1!するに、I10ポートの出力が
不定の場合、l1041−)の出力が特定の一状態に設
定され、この特定状態により選択されるデコーダの出力
端が未使用であればよい。This invention is not limited to the embodiments described above, and can be modified in various ways without departing from the gist of the invention. For example, I
There is no need to glue all 10 port outputs! You can use a combination of Luaragu and Gurudown, or you can use Zoldown altogether, 1! In other words, when the output of the I10 port is undefined, the output of the I1041-) is set to a specific state, and the output end of the decoder selected by this specific state is unused.
以上説明したように、この発明によれば簡単な構成でマ
イクロプロセッサの誤動作防止回路が実現される。As described above, according to the present invention, a malfunction prevention circuit for a microprocessor can be realized with a simple configuration.
図はこの発明による誤動作防止回路の一実施例のグロ、
り図である。
10・・・CPUX J2・・・I10ポート、14・
・・デコーダ、16.18.20・・・抵抗、NC・・
・未使用端。
出願人代理人 弁理士 鈴 江 武 彦特開昭58−
87635 (3)The figure shows an embodiment of the malfunction prevention circuit according to the present invention.
This is a diagram. 10... CPUX J2... I10 port, 14.
...Decoder, 16.18.20...Resistor, NC...
・Unused end. Applicant's agent Patent attorney Suzue Takehiko Japanese Patent Application Publication No. 1983-
87635 (3)
Claims (1)
ロセ、すの誤動作防止回路において、信号発生手段を有
し、前記信号発生手段の出力信号が供給されたとき選択
される前記デコーダ手段の出力端を未使用端とする誤動
作防止回路。A malfunction prevention circuit for a microgrocer connected to an external device via a decoder means, the circuit having a signal generation means, and an output terminal of the decoder means selected when an output signal of the signal generation means is supplied. Malfunction prevention circuit used at the end of use.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186239A JPS5887635A (en) | 1981-11-20 | 1981-11-20 | Malfunction preventing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186239A JPS5887635A (en) | 1981-11-20 | 1981-11-20 | Malfunction preventing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887635A true JPS5887635A (en) | 1983-05-25 |
Family
ID=16184782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186239A Pending JPS5887635A (en) | 1981-11-20 | 1981-11-20 | Malfunction preventing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887635A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0187445U (en) * | 1987-11-28 | 1989-06-09 |
-
1981
- 1981-11-20 JP JP56186239A patent/JPS5887635A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0187445U (en) * | 1987-11-28 | 1989-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900700965A (en) | Multiprocessor communication system | |
| JPS586973B2 (en) | Memory load bunch access Seigiyohoshiki | |
| JPS5887635A (en) | Malfunction preventing circuit | |
| US7007181B2 (en) | Microcontroller | |
| JPH07135461A (en) | Logic circuit | |
| KR960030399A (en) | Semiconductor device and method of controlling clock signal of the semiconductor device | |
| US5861833A (en) | Runaway prevention in a remote controller | |
| JPH05250269A (en) | Memory access system and information processor | |
| KR950014012B1 (en) | Positioning operation method using shared memory | |
| JP2580673B2 (en) | Power control device | |
| KR100189248B1 (en) | Interrupt signal supply circuit of central processing unit | |
| JP2501666Y2 (en) | Unit duplication device | |
| JP2679093B2 (en) | IC memory card | |
| KR920002107Y1 (en) | Reset prevention circuit of computer system | |
| KR920004987Y1 (en) | Board Enable Signal Generation Circuit | |
| KR940008853B1 (en) | Watchdog Timing Circuit | |
| KR930005745Y1 (en) | Resetting circuit monitoring micro-computer | |
| SU403049A1 (en) | COVER VOLTAGE CONVERTER | |
| JPH05110398A (en) | Clock signal supply device | |
| WO1984004826A1 (en) | Rom module for sequence program | |
| JPS5924333A (en) | Address generating circuit | |
| JPS60258627A (en) | Microcomputer device | |
| JPS5622146A (en) | Data processor | |
| JPS6111859A (en) | Abnormality detection device | |
| KR19980056075A (en) | LED lighting device for computer |