JPS5888896A - 記憶部デ−タの誤り訂正方式 - Google Patents
記憶部デ−タの誤り訂正方式Info
- Publication number
- JPS5888896A JPS5888896A JP56185970A JP18597081A JPS5888896A JP S5888896 A JPS5888896 A JP S5888896A JP 56185970 A JP56185970 A JP 56185970A JP 18597081 A JP18597081 A JP 18597081A JP S5888896 A JPS5888896 A JP S5888896A
- Authority
- JP
- Japan
- Prior art keywords
- access
- data
- error
- storage
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１１＋発明の技術分野
方今Ｉ４＃は大′６紮の記憶すなど比軟的長時間にわた
りアクヤスがされすデータに誤り１発生したとぎも、そ
ｔｌをＶ憶都制御装−において検出し、且つ訂正Ｔるこ
とのできる記憶部データの誤り剖正号式に関Ｔる。
りアクヤスがされすデータに誤り１発生したとぎも、そ
ｔｌをＶ憶都制御装−において検出し、且つ訂正Ｔるこ
とのできる記憶部データの誤り剖正号式に関Ｔる。
１２１技術の背景
大容量のバッ７アメモリケ生記憶装験と別會に有Ｔる惰
特如増システムにおいてにデータがバッファメモ９Ｆ！
に存在Ｔる事が多い為。
特如増システムにおいてにデータがバッファメモ９Ｆ！
に存在Ｔる事が多い為。
主虻惜′１に−に対するアクセス数は少なくなる。
そのようなバッツァメモリを有するシステムにおいては
記憶表−に対しα細等の４曽によりデータに誤りが庄じ
ると長期間エラー１正さｊす、放−されるＪ＃になり、
訂正不能エラーとなる事が多くなる。
記憶表−に対しα細等の４曽によりデータに誤りが庄じ
ると長期間エラー１正さｊす、放−されるＪ＃になり、
訂正不能エラーとなる事が多くなる。
ｊ３＋ｗＥ米（Ｉｆ術と問題点
一蚊に記憶表−のデータにはＢＥ（！−ＤＩＤ方式のチ
ェックピット！付し１いる咎のため、データをアクセス
したとぎデータについてそのｔ綾チェックン行ない娯り
がトｊは公知の１ビツトエラー訂止（ロ）路により引止
をしている。しかしｍ述の主配惜装−のように了りｔス
さ創るｍ会が少ないときｔＸ、 −ｆｔ発生したエラー
がそのま１保留され、更ｆその後向−データブロックに
杏び勝りの虻住Ｔることか起る。その場合は１ピツトの
エラー訂正回路により工酊止Ｔることかできなくなる。
ェックピット！付し１いる咎のため、データをアクセス
したとぎデータについてそのｔ綾チェックン行ない娯り
がトｊは公知の１ビツトエラー訂止（ロ）路により引止
をしている。しかしｍ述の主配惜装−のように了りｔス
さ創るｍ会が少ないときｔＸ、 −ｆｔ発生したエラー
がそのま１保留され、更ｆその後向−データブロックに
杏び勝りの虻住Ｔることか起る。その場合は１ピツトの
エラー訂正回路により工酊止Ｔることかできなくなる。
また１ａダラム等でこｔ１ヶ竹なつと、甲夫釦趣ｓ＆！
−はＸ米の勢１作以外にデータチェックのため―別の命
令解読と制御の動作を村なう必すがある。
−はＸ米の勢１作以外にデータチェックのため―別の命
令解読と制御の動作を村なう必すがある。
４；発明の目的
Ｘ弛−の目的は割込の欠点を数置し記憶部制御ｌ＆ｌ簑
１ｈＫ記憶惟に対Ｔるアクセス発年回路・データ誤り一
′」止回路等をＷ＆け、配憎柾餉伽験−円においてデー
タのレリ憾ｊ止のできる方式１！を炎供Ｔることにトる
。
１ｈＫ記憶惟に対Ｔるアクセス発年回路・データ誤り一
′」止回路等をＷ＆け、配憎柾餉伽験−円においてデー
タのレリ憾ｊ止のできる方式１！を炎供Ｔることにトる
。
Ｌ５１発明の楢飲
そのためＡ発明のｌｐｔＭ、＃ゴアクセスｆ＠住装−（
甲矢Ｉｌ！、均装−とチャネルンと、配慣憔とそｔｔＶ
制微Ｔる記憶部側−藪一と、１慣部内データに１ビツト
の誤りを検出したとぎ誤りを訂正Ｔる釘止回路と’ｔ’
′４ｊｉＴる情報処理システムの紀ｔｍ例データの鎖り
」止万弐において。
甲矢Ｉｌ！、均装−とチャネルンと、配慣憔とそｔｔＶ
制微Ｔる記憶部側−藪一と、１慣部内データに１ビツト
の誤りを検出したとぎ誤りを訂正Ｔる釘止回路と’ｔ’
′４ｊｉＴる情報処理システムの紀ｔｍ例データの鎖り
」止万弐において。
記ｔ＃沸制−駁に円に記憶部に対Ｔるアクセス＠缶回路
と、記１１部からのデータのチェック回路と９Ｍｋ”ア
クセス＠ｇＥ装−からのアクセスにアクセス発生回路か
らのアクセス発生え優先順位を決定Ｔる回＊をＸ９ＡＬ
、＊ｔｌＰ憶腎に対しアクセス発生翁画とは別にアクセ
スな打ない、データの誤りＶ Ｍｌｌ肥Ｗ１止回路によ
り箇■止Ｔることである。
と、記１１部からのデータのチェック回路と９Ｍｋ”ア
クセス＠ｇＥ装−からのアクセスにアクセス発生回路か
らのアクセス発生え優先順位を決定Ｔる回＊をＸ９ＡＬ
、＊ｔｌＰ憶腎に対しアクセス発生翁画とは別にアクセ
スな打ない、データの誤りＶ Ｍｌｌ肥Ｗ１止回路によ
り箇■止Ｔることである。
弧６１晩明の夾１＃ｉ例
以下凶面に示Ｔ本発明の実施例について欧明Ｔる。′Ｉ
ＪＩＩＩｌ凶に不ＴＶステム全俸凶にお−１て伊ＩＩ制
−，＠＄ １ｌＯＵ円には記憶部Ｍ８υに対Ｔる了りｔ
ス発生回鮎ムＯＧ、虻惜郁からのデータのチェック匝（
路Ｄｏｎ、アク竜スの優先職位ン決足する回路ＰＩｔＴ
とデータの誤り訂正−路ＯＲ〒を具備している。後先ｗ
４ｇ決定回路アＢ！でね甲失処理装−〇ＰＵ及びチャネ
ルＯＢＦからのアクセスに前記アクセス発生−路ムＯＧ
からのアクセスを加え優先順位を決定しくいる。アクセ
ス発生（ロ）路ムＯＧ。
ＪＩＩＩｌ凶に不ＴＶステム全俸凶にお−１て伊ＩＩ制
−，＠＄ １ｌＯＵ円には記憶部Ｍ８υに対Ｔる了りｔ
ス発生回鮎ムＯＧ、虻惜郁からのデータのチェック匝（
路Ｄｏｎ、アク竜スの優先職位ン決足する回路ＰＩｔＴ
とデータの誤り訂正−路ＯＲ〒を具備している。後先ｗ
４ｇ決定回路アＢ！でね甲失処理装−〇ＰＵ及びチャネ
ルＯＢＦからのアクセスに前記アクセス発生−路ムＯＧ
からのアクセスを加え優先順位を決定しくいる。アクセ
ス発生（ロ）路ムＯＧ。
データチェック１路Ｄｏｎ ＃！の柳ＩＦｉ詳細内１１
１ＩＳ２Ｉ８Ｉに、その部分の状ＭＰ凶！第３図に示Ｔ
・第Ｒ＠ＪＫ’Ｍいて２丁りにパトロール動制御ｉｏ＋
路を示し、饋述Ｔるように主としてアクセス発４１：
［ｇｌ ｗｔＡ Ｏ（） ”ｔ” Ｉ’ｋ ａ サｔｌ
ルカ１ 当初ｔ２ ”ｊ ＊ ｙトされていてアイドル
状態ＸＤＬＫ１．す、アクセスは発生さ幻ＩＩい。次に
サービスプロセラｔ ａｖｐのｍ＝により起１かかけら
ｊると、アイドル状態からデータチェック状Ｍ／ＡＤテ
０に移す、ボート Ｐムチ内Ｋｔ”ｆｆｉするノ蒐トロ
ール用アドレスに“０”が１＆ださガる・稜先順位決定
回ＩＩ ＰＩ？ではパトロール制−からＯ）アクセスな
ｉＭ択し、ボー） ＦＡＴが砲ばゎたとき、データ＃１
パイプラインテ１〜〒＠に投入さｊる。アドレスに対Ｔ
るデータのバッファメモＳＪＭＯＴ：ＩＢＭ上での存否
に殉１すこのアクｔスは記憶部Ｍ８Ｕへのアクセス制−
用ボート細ｐｏ Ｋ Ｔ３から人力さｔｌ、１ｉｌ（憎
蜘蝋ＭＢＵにアクｔスさ４る。筐た記憶部加８■からデ
ータが送ちわてくるタイずングに合ゼ、ボートＬＢ Ｖ
（ｒ して丹びパイ１ラインに１９人さ創、その後の
−ｔ・作Ｖ ）Ｓｌ＋偵・Ｔる。
１ＩＳ２Ｉ８Ｉに、その部分の状ＭＰ凶！第３図に示Ｔ
・第Ｒ＠ＪＫ’Ｍいて２丁りにパトロール動制御ｉｏ＋
路を示し、饋述Ｔるように主としてアクセス発４１：
［ｇｌ ｗｔＡ Ｏ（） ”ｔ” Ｉ’ｋ ａ サｔｌ
ルカ１ 当初ｔ２ ”ｊ ＊ ｙトされていてアイドル
状態ＸＤＬＫ１．す、アクセスは発生さ幻ＩＩい。次に
サービスプロセラｔ ａｖｐのｍ＝により起１かかけら
ｊると、アイドル状態からデータチェック状Ｍ／ＡＤテ
０に移す、ボート Ｐムチ内Ｋｔ”ｆｆｉするノ蒐トロ
ール用アドレスに“０”が１＆ださガる・稜先順位決定
回ＩＩ ＰＩ？ではパトロール制−からＯ）アクセスな
ｉＭ択し、ボー） ＦＡＴが砲ばゎたとき、データ＃１
パイプラインテ１〜〒＠に投入さｊる。アドレスに対Ｔ
るデータのバッファメモＳＪＭＯＴ：ＩＢＭ上での存否
に殉１すこのアクｔスは記憶部Ｍ８Ｕへのアクセス制−
用ボート細ｐｏ Ｋ Ｔ３から人力さｔｌ、１ｉｌ（憎
蜘蝋ＭＢＵにアクｔスさ４る。筐た記憶部加８■からデ
ータが送ちわてくるタイずングに合ゼ、ボートＬＢ Ｖ
（ｒ して丹びパイ１ラインに１９人さ創、その後の
−ｔ・作Ｖ ）Ｓｌ＋偵・Ｔる。
ここで紀ｔＳ沸紛貢幹−のバッファメモリにＯＵＢＭ［
ｌアドレスのデータがなかっｒｃ騨合り、紀ｕｉｌ州）
輩ＢＵからのデータをポートＤＲＫ入力しデータチェッ
クｔ！！１ｐｎｃｎ、データ訂止ｌ！！ＪＩＩＩｉ！Ｉ
ＣＲ丁′４１−軽てバッファメモリＭＯＵＢＭＫ脣込む
。
ｌアドレスのデータがなかっｒｃ騨合り、紀ｕｉｌ州）
輩ＢＵからのデータをポートＤＲＫ入力しデータチェッ
クｔ！！１ｐｎｃｎ、データ訂止ｌ！！ＪＩＩＩｉ！Ｉ
ＣＲ丁′４１−軽てバッファメモリＭＯＵＢＭＫ脣込む
。
バッファメモリＭＯＵＢＭか該アドレスのデータを有し
ていた一％、曾ｔ ｆＭＪ述の動作に加え。
ていた一％、曾ｔ ｆＭＪ述の動作に加え。
バッファメモリ内ＱノデータをポートＤＲＫ人力し次に
デーｆｉ ｆ ！ ｗ り［ｇ回路Ｄｏｎ 、チー １
ｉｌｊ止−１ｈＱＲＴを討てぬりのないデータとして
記憶部Ｍ８Ｕ Ｋ％Ｙ込む。
デーｆｉ ｆ ！ ｗ り［ｇ回路Ｄｏｎ 、チー １
ｉｌｊ止−１ｈＱＲＴを討てぬりのないデータとして
記憶部Ｍ８Ｕ Ｋ％Ｙ込む。
記憶８１ＨＩｔＪかｈのデータ［１％１４りが検出さｔ
ｌｒｚい場合は第３図の状郵図においてｌｓ ｚ 川と
なるにめ何びデータチェックＤＴＯ状態１人力さｔ′Ｉ
る。この場合１情姉麺ＢＵ円のアドレス設足例を第番因
に承り、アドレスケチェダクして行く順Ｐｇ−を！＃Ｓ
５図に九Ｔと譲りが検出さｔ′Ｉないときに第す図（４
）の１序となる。
ｌｒｚい場合は第３図の状郵図においてｌｓ ｚ 川と
なるにめ何びデータチェックＤＴＯ状態１人力さｔ′Ｉ
る。この場合１情姉麺ＢＵ円のアドレス設足例を第番因
に承り、アドレスケチェダクして行く順Ｐｇ−を！＃Ｓ
５図に九Ｔと譲りが検出さｔ′Ｉないときに第す図（４
）の１序となる。
若し配憶習、Ｍ２Ｏかｈのデータについて願りが１１Ｆ
出されるとその笹−情報が第２−Ｑ〕レジスタＩｃＢＬ
に設定さね、またデータチェック（ロ）路ＤＱＢから出
ている針路８νＲＫよりパトロール１ｕｌｌ伽−路Ｐ１
に対し駒りの検出さｔ′Ｉたことを轡告Ｔる。これ以幹
パトロール制−−路アテＬｖ状−は第Ｓ１におい１パー
ストチエツク状塾Ｂ８？に移る。
出されるとその笹−情報が第２−Ｑ〕レジスタＩｃＢＬ
に設定さね、またデータチェック（ロ）路ＤＱＢから出
ている針路８νＲＫよりパトロール１ｕｌｌ伽−路Ｐ１
に対し駒りの検出さｔ′Ｉたことを轡告Ｔる。これ以幹
パトロール制−−路アテＬｖ状−は第Ｓ１におい１パー
ストチエツク状塾Ｂ８？に移る。
バーストチェック状１１ＢＢ？でにデータチェック状１
１１１テ０と同様の１作でｌ１ｉｅ惺柚−８ＵＫアク宝
スＴる。記憶部からのデータに駒すかに出されると、ぬ
りの位−情報かＩＢＬの門芥と比戟さ１一致【９１路Ｏ
ＸＮにおいて一致Ｖ判断ｔ、にときパト０−ル制御油路
Ｐ丁り円ＩＬりいてバースト検出ビットＢ８丁・ＤＩ？
＝“ｌ”と１憶しておく。
１１１テ０と同様の１作でｌ１ｉｅ惺柚−８ＵＫアク宝
スＴる。記憶部からのデータに駒すかに出されると、ぬ
りの位−情報かＩＢＬの門芥と比戟さ１一致【９１路Ｏ
ＸＮにおいて一致Ｖ判断ｔ、にときパト０−ル制御油路
Ｐ丁り円ＩＬりいてバースト検出ビットＢ８丁・ＤＩ？
＝“ｌ”と１憶しておく。
以上の１アドレスのチェックが完了Ｔると、アドレスは
第４図の６４Ｂ万（ロ）に加算され。
第４図の６４Ｂ万（ロ）に加算され。
１つ第３凶のバーストチェック状態ＢＢＴに人力さ４る
。バーストチェック状態では４ＭＢのアドレス＊ｓｙｔ
全てチェックＴるがバトクール制＃ＩＰ！ＪＴｏ Ｐ
Ｔ Ｌ内ではアクセス回数！計数しており、その値ＩＩ
Ｃよってバーストチェック状１ｐ４ＢＢＴＫ再投入Ｔる
か、バーストチェック状態ｖ終了し、他の状ｈＫ終るか
を制御Ｔる。Ｐ了φ件ＭＨＤが発生Ｔるときのアドレス
汀データチェック状塾ＤＯＨ″ｔ″静りを検出したとき
のアドレスと同じである・このアドレスで６＠りを再び
検出しても無視Ｔる。
。バーストチェック状態では４ＭＢのアドレス＊ｓｙｔ
全てチェックＴるがバトクール制＃ＩＰ！ＪＴｏ Ｐ
Ｔ Ｌ内ではアクセス回数！計数しており、その値ＩＩ
Ｃよってバーストチェック状１ｐ４ＢＢＴＫ再投入Ｔる
か、バーストチェック状態ｖ終了し、他の状ｈＫ終るか
を制御Ｔる。Ｐ了φ件ＭＨＤが発生Ｔるときのアドレス
汀データチェック状塾ＤＯＨ″ｔ″静りを検出したとき
のアドレスと同じである・このアドレスで６＠りを再び
検出しても無視Ｔる。
終了優性ＩＭＤが発生し、薩状聰での厳恢のアクセスか
＊ｒｒにときＢ８丁−ＤＸテ＝“０”ならばアドレスを
４ＭＢ万同に加算してデータチェック状１ＩＩＫ移る。
＊ｒｒにときＢ８丁−ＤＸテ＝“０”ならばアドレスを
４ＭＢ万同に加算してデータチェック状１ＩＩＫ移る。
このとぎのアドレス順序を＠ｂ凶俤）Ｋ不し１いる。若
しＢ８テ、ＤＩ？冨“ｌ”ならはアドレスを６４Ｂ万四
Ｋ ＩＸＩ集し待合状ｌ！ｋＷ？ ｊｃ移る− 待合状態ではパトロールＩＩ！ ＠（ロ）ｗＩＰテＬか
らサービスプＨ−ｔｙすＢＶＰ Ｋ＊Ｌ 、４１ｇＢの
アドレス軸域内で櫓数回の誤り検出！したことＶ報ｔｒ
Ｔる。サービス１ａセツサクこの（−号ケ受織るとレジ
スタＩＢＬ等の情報ケ分析することにより、との配憶＠
ＭｇＨのどの位−で誤り検出ケしたかｌ知り、七のＦ
惜和・ＭＩＴＩ ＫＴＩシ誤り検出位−を予伽佃埴に切
替えることを指示Ｔる・ｆた配憶拗１ｉ１＋ ＠・躊−
１０υに対して記憶＄ ＭＩＴＩに鼻畳込みし誤り訂正
Ｔることを指軍Ｔる・パトロール鮎御回％ＰテＬはこの
指軍ｌ受取るとリリースゴー伽号ＲＬ８ＧＯ１７＋伯号
を発信し待合状路ｗ’ｒからダリースｌ状紐ＲＸｉＢ１
に移るの リダースエ状１１１ＲＩ、８１ではデータチェック状ｌ
１１１ ＤＴＯと向悼の動作で配惜棉シ８１３にアク１
スし・同好にデータ組上を竹ない、ノ（ラフアメモリＭ
ＯｔＦＢＭとＷＬ′、ｔ！ｉ姉讐８Ｕ［壷込む。
しＢ８テ、ＤＩ？冨“ｌ”ならはアドレスを６４Ｂ万四
Ｋ ＩＸＩ集し待合状ｌ！ｋＷ？ ｊｃ移る− 待合状態ではパトロールＩＩ！ ＠（ロ）ｗＩＰテＬか
らサービスプＨ−ｔｙすＢＶＰ Ｋ＊Ｌ 、４１ｇＢの
アドレス軸域内で櫓数回の誤り検出！したことＶ報ｔｒ
Ｔる。サービス１ａセツサクこの（−号ケ受織るとレジ
スタＩＢＬ等の情報ケ分析することにより、との配憶＠
ＭｇＨのどの位−で誤り検出ケしたかｌ知り、七のＦ
惜和・ＭＩＴＩ ＫＴＩシ誤り検出位−を予伽佃埴に切
替えることを指示Ｔる・ｆた配憶拗１ｉ１＋ ＠・躊−
１０υに対して記憶＄ ＭＩＴＩに鼻畳込みし誤り訂正
Ｔることを指軍Ｔる・パトロール鮎御回％ＰテＬはこの
指軍ｌ受取るとリリースゴー伽号ＲＬ８ＧＯ１７＋伯号
を発信し待合状路ｗ’ｒからダリースｌ状紐ＲＸｉＢ１
に移るの リダースエ状１１１ＲＩ、８１ではデータチェック状ｌ
１１１ ＤＴＯと向悼の動作で配惜棉シ８１３にアク１
スし・同好にデータ組上を竹ない、ノ（ラフアメモリＭ
ＯｔＦＢＭとＷＬ′、ｔ！ｉ姉讐８Ｕ［壷込む。
この轡合アドレスは第６凶における６４Ｂ万１日］Ｋ常
に加算される。リリースｌ 状１ｇＲＬ８１においても
バーストチェック状態ＢＢ〒と同様にアクセス数によっ
て終了条件が作Ｈ，さ４゜終了条件によつ”（Ｉｊ １
７一スｌ状％ＱＲＩ、８１からリリース２状］ＩＲＬ８
２に＃る。このとぎもアドレスは６４Ｂ万（ロ）に加算
される。リリース２状泊では生に配憚部１１８Ｈのデー
タを訂正してバッファメモリＭＯＴＪＢＭＫ書込む抄作
が？Ｔなわわる・ リリース２状ｇ ＲＩ、８２で＃ズリリースｌ状塾ＲＩ
、ａｔとｋｉ）様の動作ｔＴることにより王にバッファ
メモリＭａ１７ＢＭＯＪ内柊を記憶都細８ＵＫ書込む。
に加算される。リリースｌ 状１ｇＲＬ８１においても
バーストチェック状態ＢＢ〒と同様にアクセス数によっ
て終了条件が作Ｈ，さ４゜終了条件によつ”（Ｉｊ １
７一スｌ状％ＱＲＩ、８１からリリース２状］ＩＲＬ８
２に＃る。このとぎもアドレスは６４Ｂ万（ロ）に加算
される。リリース２状泊では生に配憚部１１８Ｈのデー
タを訂正してバッファメモリＭＯＴＪＢＭＫ書込む抄作
が？Ｔなわわる・ リリース２状ｇ ＲＩ、８２で＃ズリリースｌ状塾ＲＩ
、ａｔとｋｉ）様の動作ｔＴることにより王にバッファ
メモリＭａ１７ＢＭＯＪ内柊を記憶都細８ＵＫ書込む。
＋７１７−ス２状［１１ＲＬ８２でもバーストチェック
状態Ｂ８？と同様にアクセス数により終了ｓｆＦケ作敢
し状態な貧える。終了伽汗が発生Ｔるとアドレスは４加
Ｂ万同に加算８１、データチェック状ｂＫ梅り、以恢再
び配＋ＪＩ鄭Ｍ８Ｕデータのチェックを有なう。以上の
アドレス順序′Ｉｋ第５凶０にボし１いるＯｖＪ％６凶
は第２図のパトロール制弧・回路ＰテＬのＰ４悔−欣を
水し、アクセス範生回鮎ムＣＧとＳ個のタイイング［！
！回路郷かｈ敗っている。
状態Ｂ８？と同様にアクセス数により終了ｓｆＦケ作敢
し状態な貧える。終了伽汗が発生Ｔるとアドレスは４加
Ｂ万同に加算８１、データチェック状ｂＫ梅り、以恢再
び配＋ＪＩ鄭Ｍ８Ｕデータのチェックを有なう。以上の
アドレス順序′Ｉｋ第５凶０にボし１いるＯｖＪ％６凶
は第２図のパトロール制弧・回路ＰテＬのＰ４悔−欣を
水し、アクセス範生回鮎ムＣＧとＳ個のタイイング［！
！回路郷かｈ敗っている。
タイイング肋路は２債のηウンタＵ−６Ｔ’Ｅ４゜Ｉ、
−０テＲで形１１Ｌさ１１．０−ＵＰ・、ＣＩ’ｌＹＯ
ｔ’Ｊ七わぞｌｒ＋方ウンつ１］−０’ｒＨのカウント
アツプイー号とキャリイイｂ号、Ｃ−ＵＰＩ、０ＲＹＩ
はηウンタＬ−０テＲのカウントアツプ信号どキャリイ
信号を示Ｔ、またＦＡＴ−ＲＱ打アクセス発生（ロ）路
ムＯＧ Ｋ対して第２図のボートＰムＴＫアクセスを出
力Ｔることを指示Ｔる信号。
−０テＲで形１１Ｌさ１１．０−ＵＰ・、ＣＩ’ｌＹＯ
ｔ’Ｊ七わぞｌｒ＋方ウンつ１］−０’ｒＨのカウント
アツプイー号とキャリイイｂ号、Ｃ−ＵＰＩ、０ＲＹＩ
はηウンタＬ−０テＲのカウントアツプ信号どキャリイ
信号を示Ｔ、またＦＡＴ−ＲＱ打アクセス発生（ロ）路
ムＯＧ Ｋ対して第２図のボートＰムＴＫアクセスを出
力Ｔることを指示Ｔる信号。
Ｐムチｏ−ｘｗｏはバーストチェアクＢ８テ、す１Ｊ−
ｘｌｌｌＬＪ！１．リリースｊｌ ＩＩＬ８２状１１１
において〃ウンタＵ−０テＲｃ／Ｊカウントアツプ′Ｉ
ｋｎ１示Ｔ６個４９である。データチェック状賭りテＣ
ではこのアクセスを少なくして甲央処均験−ｃｒｙ、及
びチャネルＣＥＦからのアクｆ 、Ｘ Ｋ与える影響を
少なくしＬいか、アクセスｌｉｉｉｌｔ１Ｍケ非富に大
きくＴることもできす、適正な像を◆Ｗ１１ Ｋ決足し
てお（ことに−難である。そこでηウンタＵ−０↑Ｒ［
ｉし任意のｉｋ Ｙ ？／ｊ Ｔｈ−として設定Ｔるこ
とにより、任意のアクセス間隔とＴる挙ができる。カウ
ントアツプイ８ＱＣ−ｔＦＰ１は“ｌ″を設定しておく
ため９カウンタＬ−ＣＴＲはクロック毎にカウントアツ
プさ創、キャリ０ＩＩＹＩが一足間隔で“ユ”となる。
ｘｌｌｌＬＪ！１．リリースｊｌ ＩＩＬ８２状１１１
において〃ウンタＵ−０テＲｃ／Ｊカウントアツプ′Ｉ
ｋｎ１示Ｔ６個４９である。データチェック状賭りテＣ
ではこのアクセスを少なくして甲央処均験−ｃｒｙ、及
びチャネルＣＥＦからのアクｆ 、Ｘ Ｋ与える影響を
少なくしＬいか、アクセスｌｉｉｉｌｔ１Ｍケ非富に大
きくＴることもできす、適正な像を◆Ｗ１１ Ｋ決足し
てお（ことに−難である。そこでηウンタＵ−０↑Ｒ［
ｉし任意のｉｋ Ｙ ？／ｊ Ｔｈ−として設定Ｔるこ
とにより、任意のアクセス間隔とＴる挙ができる。カウ
ントアツプイ８ＱＣ−ｔＦＰ１は“ｌ″を設定しておく
ため９カウンタＬ−ＣＴＲはクロック毎にカウントアツ
プさ創、キャリ０ＩＩＹＩが一足間隔で“ユ”となる。
データチェック状１１ＤＯテで＃ゴηウンタｔＦ−Ｃテ
ＲＯ）カウントアツプ信号０−ＵＰ＠はキャリ０Ｒ１１
が適訳されており１クンタＵ−ＯＴＢはキャリＣＲＩ
Ｋよりカウントアツプされる。
ＲＯ）カウントアツプ信号０−ＵＰ＠はキャリ０Ｒ１１
が適訳されており１クンタＵ−ＯＴＢはキャリＣＲＩ
Ｋよりカウントアツプされる。
アク童ス指７Ｆ信号ＦＡＴ−ＩＱＫはキャリｃｐｙＯが
遺ば１ており、キャリＯが“１′のとぎＰム〒−ＲＱ鎮
′ｌｌ″となる。そのときアクセス発生回路ムＯＧはア
クセスを…力すると共にηウンタυ−ＣテＰ罠初勘箇を
設足さゼる・したがってＦＡＴ−ＲＱに初期値で足する
一足間隔でｌ”と７ｊ ４ＪアクセスすることＫなり初
期憔ｙｘｓえ４は任意のアクセス間隔Ｖ倚ることかテキ
る０次にバーストチェック状励、リリースｌ・リリース
２状塾で一１検Ｗさｔｉた誤りに対Ｔる処１１１＆早く
竹なう必豐があるため、アクセス指示信号Ｐム丁−ＲＱ
はキャリ０ＲＹＩ Ｋより発ｇＥＴる五うに選択器！切
替える。その１Ｍｊ来アクセス間隔が短（なり、誤り訂
正は短時間で口なわわるＯこのときカウンタ■−０テＲ
は使用しないので、このカウンタによりアクセス数を計
数Ｔる曇バーストチェック状伸ＩＳＩテ に入ったとき
カウンタＵ−ＣＴＲＫ“０”ン設定し、パイプラインＴ
５からの信号によリアクセスのｔＩＬわたことが判ると
、７７ウントアツプ指示信号ＰムチーＸＭＣＪ ’ｔ−
“ｌ″トシ１ウントアツプを始める。そしてキャリＯＲ
Ｙ＠が発生したときが終了条件罵）ＩＤであるから各状
腫の移動条件信号に使用する。
遺ば１ており、キャリＯが“１′のとぎＰム〒−ＲＱ鎮
′ｌｌ″となる。そのときアクセス発生回路ムＯＧはア
クセスを…力すると共にηウンタυ−ＣテＰ罠初勘箇を
設足さゼる・したがってＦＡＴ−ＲＱに初期値で足する
一足間隔でｌ”と７ｊ ４ＪアクセスすることＫなり初
期憔ｙｘｓえ４は任意のアクセス間隔Ｖ倚ることかテキ
る０次にバーストチェック状励、リリースｌ・リリース
２状塾で一１検Ｗさｔｉた誤りに対Ｔる処１１１＆早く
竹なう必豐があるため、アクセス指示信号Ｐム丁−ＲＱ
はキャリ０ＲＹＩ Ｋより発ｇＥＴる五うに選択器！切
替える。その１Ｍｊ来アクセス間隔が短（なり、誤り訂
正は短時間で口なわわるＯこのときカウンタ■−０テＲ
は使用しないので、このカウンタによりアクセス数を計
数Ｔる曇バーストチェック状伸ＩＳＩテ に入ったとき
カウンタＵ−ＣＴＲＫ“０”ン設定し、パイプラインＴ
５からの信号によリアクセスのｔＩＬわたことが判ると
、７７ウントアツプ指示信号ＰムチーＸＭＣＪ ’ｔ−
“ｌ″トシ１ウントアツプを始める。そしてキャリＯＲ
Ｙ＠が発生したときが終了条件罵）ＩＤであるから各状
腫の移動条件信号に使用する。
Ｉ？Ｉ発明Ｑ）効果
以上絆細に説明したように９本発明によると記憶５ｉｌ
ｌＩ伽竣−遍ＯＵ円にアクセス発失回路ムＯＧン設４け
、１ｊ番すの全アドレスにアクセスＴるから、甲大処均
絞−轡が長時間にわたりアクセスすることのない＋に、
憶愉憤域に対してもアクセスが７ｊさ４．そのためデー
タの一１！４的副止と、誤りの１止でＦ ７ｊい′ＭＪ
については予伽寧城へ切替え◇ことを潰ａに行なうため
、−′憶批データに対しｌビット娯り訂正回路によって
１ビット誤りかｈ「って起る事によるＩＩ止不訃となる
ような誤りの発生Ｔることｔ−防止している。その之め
情＠ＩＩ８理簑−の信頼性ケ同土さすることができる。
ｌＩ伽竣−遍ＯＵ円にアクセス発失回路ムＯＧン設４け
、１ｊ番すの全アドレスにアクセスＴるから、甲大処均
絞−轡が長時間にわたりアクセスすることのない＋に、
憶愉憤域に対してもアクセスが７ｊさ４．そのためデー
タの一１！４的副止と、誤りの１止でＦ ７ｊい′ＭＪ
については予伽寧城へ切替え◇ことを潰ａに行なうため
、−′憶批データに対しｌビット娯り訂正回路によって
１ビット誤りかｈ「って起る事によるＩＩ止不訃となる
ような誤りの発生Ｔることｔ−防止している。その之め
情＠ＩＩ８理簑−の信頼性ケ同土さすることができる。
番凶面の簡単な鎖中
第１図は本発明の夷−例をボＴシステム全体凶、
弗２１８１は第ｌ凶甲の轍分評細図、
弗３区・＃１第２凶の動作状急回、
ｇＩ／％４凶す記憶部のアドレス設定−、ＩＦ５６図＃
１アクセス説明凶、 ！！ＩＳ６図は第２凶甲のパトロール側惧回路の帥＋ｌ
ｔｎ ？ｌｌ ｋ示■凶である・ ０Ｐ旧ｓ、ｏｐｏｔ・・・甲犬処堆酋這Ｍ ８ Ｕ Ｏ
，−Ｍ Ｂ Ｕ ３−”ｒ憶酌８ｖＰ・・・サービスプ
ロセッサ ＭＯυ・・・配ｔ１［惟側僑裏− ムＯＧ−・・アクセス＠年１！！１Ｍ ＤＯＨ・・・データチェック回路 ＰＲｌ・・・優先回路 ＯＢ丁・−エラー訂正石１路 ＭＯυＢＭ−・・バッファメモリ Ｐムチ、ＯＢ・・・ボート 特許出願人 冨士通株式会社 代 理 人 弁理土鈴木栄祐 第３図 ４ＭＢ方向アドレス 第４図
１アクセス説明凶、 ！！ＩＳ６図は第２凶甲のパトロール側惧回路の帥＋ｌ
ｔｎ ？ｌｌ ｋ示■凶である・ ０Ｐ旧ｓ、ｏｐｏｔ・・・甲犬処堆酋這Ｍ ８ Ｕ Ｏ
，−Ｍ Ｂ Ｕ ３−”ｒ憶酌８ｖＰ・・・サービスプ
ロセッサ ＭＯυ・・・配ｔ１［惟側僑裏− ムＯＧ−・・アクセス＠年１！！１Ｍ ＤＯＨ・・・データチェック回路 ＰＲｌ・・・優先回路 ＯＢ丁・−エラー訂正石１路 ＭＯυＢＭ−・・バッファメモリ Ｐムチ、ＯＢ・・・ボート 特許出願人 冨士通株式会社 代 理 人 弁理土鈴木栄祐 第３図 ４ＭＢ方向アドレス 第４図
Claims (1)
- 【特許請求の範囲】 １ アクセス発注９ｊｋｋと記憶部と、そわｔ割部ＩＴ
る記憶部制御簑−と、配憶和〜内データに１ビツトの誤
りを松山したとき誤りを引止ＴるＩｒＪ正回路とを有す
る情報処理システムの記憶部データの障り訂正方式に？
いて、配４ａ部制−装劇円に記憶部に対Ｔるアクセス発
生−路と、記ｔｉｉｓかｈのデータのチェ、り１路と、
前記アクセス発生製−からのアクセスにアクセス発生（
ロ）路からのアクセス発生え優先順位ｌ決定Ｔ；ｂ回ｗ
Ｉｔ其便し、記憶部に対しアクセス発住装−゛゛とは別
にアクセスｌ打１ｒい、データの―りン前記［ｊＩＥ−
路により１止Ｔることｌ特徴とＴる記憶部データの誤り
訂正方式。 ２１ｃｊ憶惟制価装−円に設けたバッファメモリに対し
てもアクセス発生回路からのアクセスを竹なうことなｑ
＃−命とＴる特許請求の鞍囲第１１１ｉｉｃ’畝の記憶
部データの誤り訂正方式。 Ｓ 記憶部データＬ誤りのあることを検出したとぎ、訂
正−ｗ！により副圧すると共にそのアドレスの一部、及
び誤り位ｉ−ケ記憶し１おき。 該アドレスによって疋する一定のアドレス領域でのアク
セスでアドレスの−１及び誤り位−が同一の誤りｌ複数
１検出Ｔると該アドレスの匈域を紀惜裾の予備５Ｉ１１
城と駿習することｌ特徴とＴる特許請求の範囲第１項記
権の記憶部データの誤り訂正方式。 ４ データに誤りのあることＶｎ数回検出し。 予４＃領域と１換Ｔることのｗｉ！？受付と、記憶部・
に対ＴるＩｒ換動作、及び配惜批如］１１に対する誤す
データ訂正１作の指本ンサービスプロセッサが？Ｔなう
こと″Ｉｋ特徴とＴる特許紳氷のｌｌＩ２ｌＩ２項第１
項記載部データの誤り岨止万式・ ５ 誤り検出用アクセスを笑施Ｔる゛喀闇間隔ケ定める
タイオンクＩ！！ｊ路！有し、誤り検出の前後で間隔を
霊化さセることｗ％像とＴる弊計醜肯Ｘの軛四第ＩＪ自
記社のδ１↑４凶−データの誤り４正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185970A JPS5888896A (ja) | 1981-11-19 | 1981-11-19 | 記憶部デ−タの誤り訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185970A JPS5888896A (ja) | 1981-11-19 | 1981-11-19 | 記憶部デ−タの誤り訂正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5888896A true JPS5888896A (ja) | 1983-05-27 |
| JPH0363097B2 JPH0363097B2 (ja) | 1991-09-30 |
Family
ID=16180057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185970A Granted JPS5888896A (ja) | 1981-11-19 | 1981-11-19 | 記憶部デ−タの誤り訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5888896A (ja) |
-
1981
- 1981-11-19 JP JP56185970A patent/JPS5888896A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363097B2 (ja) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3436734A (en) | Error correcting and repairable data processing storage system | |
| US4531213A (en) | Memory through checking system with comparison of data word parity before and after ECC processing | |
| US5488702A (en) | Data block check sequence generation and validation in a file cache system | |
| US6018817A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| TWI466126B (zh) | 多通道儲存裝置及在其中儲存資料之方法 | |
| US20030140300A1 (en) | (146,130) error correction code utilizing address information | |
| US5142540A (en) | Multipart memory apparatus with error detection | |
| JP2020077362A (ja) | 誤り訂正符号デコーダ、半導体メモリ装置、及びメモリシステム | |
| US9563548B2 (en) | Error injection and error counting during memory scrubbing operations | |
| KR20220037518A (ko) | 영구 메모리 시스템 등을 위한 데이터 무결성 | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| TWI812576B (zh) | 快閃記憶體裝置、快閃記憶體控制器及快閃記憶體儲存管理方法 | |
| US4388684A (en) | Apparatus for deferring error detection of multibyte parity encoded data received from a plurality of input/output data sources | |
| US5535227A (en) | Digital information error correcting apparatus for single error correcting (SEC), double error detecting (DED), single byte error detecting (SBED), and odd numbered single byte error correcting (OSBEC) | |
| US3218612A (en) | Data transfer system | |
| US3891969A (en) | Syndrome logic checker for an error correcting code decoder | |
| JPS5888896A (ja) | 記憶部デ−タの誤り訂正方式 | |
| US3794819A (en) | Error correction method and apparatus | |
| CN120407290A (zh) | 校验盘数据修复方法、装置、电子设备及可读存储介质 | |
| US20210004288A1 (en) | Error detecting memory device | |
| CN103176747A (zh) | 用于处理存储设备内不按顺序报告的系统和方法 | |
| CN119576819A (zh) | 快闪存储器控制器、快闪存储器控制器的操作方法及储存装置 | |
| US5914970A (en) | Computer memory system providing parity with standard non-parity memory devices | |
| US11256569B2 (en) | Error correcting bits | |
| JPS59743A (ja) | Ｅｃｃ回路診断方式 |