JPS5889871A - 電気的消去可能なプログラマブルリ−ドオンリメモリセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、一般（二電気的消去可能なプログラマブルリ
ードオンリメモリ（ＥＩＣＦＲＯＭ）セルーー関し、。

特にセレク））ランジスタ機能什きのＩＩＰＲＯＭ（二
関するものである。

従来技術と問題点 通常の消去可能なプログラマブルリードオンリメモリ（
ＩＰＲＯＭ）セルは、コントロールゲート。

フローティｙグゲート、ソース・ドレイン間のチャネル
を有するフローティングゲートトランジスタである。Ｅ
ＦＲＯＭセルは、チャネルに電流を誘導シ、コシトロー
ルゲート（二正電圧を印加すること１二よってフローテ
ィングゲート（ニホットエレクトロンを引張り込むこと
でプロゲラ、ムされ、紫外線を照射−することで消去暮
れる。ファウラー・ノードヘイ今のトンネリング（Ｆｏ
ｗｌＡｒ　−Ｎｏｒｄｈｅ　１ｍｔｕｎｎ＠ｔｉ　ｎｇ
　）を使った数々の技術が、電気的消去可能なプログラ
マブルリードオンリメモリ（ＥＥＰＲｏＭ）−セルを得
るため１；そのようなセルを消去するために実施されて
きた。そのようなＥＥＰＲＯＭセルは、一般６ニフロー
テイングゲートトランジスタと一直列（＝接続されたセ
レクトトランジスタを有している。セレクトトランジス
タは、ＥΣＰＲＯＭのアドレッシング４：必要である。

プログラミングは、フローテイングゲートトランジスタ
ー二電流を誘導し、ＥＦＲＯＭセルと同様の技術にてフ
ローティングゲート１二ホットエレクトロンを引っ張り
込むことで実現される。フローティングゲートからエレ
クトロンを引き出す必要のある消去は、二つの異なった
方法で実施されている。その一つの方法は、エレクトロ
ンをフローティングゲートかろコントロールゲートへ引
き出す為１二充分な大きさの正電圧たる消去信号を、フ
ローティングゲートトランジスタのコントロールゲート
４：印加することであトとチャネル間の酸化層が比較的
薄くなければならず、またコントロールゲート（二印加
するＭ圧は比較的大きくなければならないという欠点が
ある。

もう一つの方法は、フローティングゲートを、〕〕Ｃ７
−ｆインクケートトランジスのコントロールゲートとは
別個の特別な導体１；近接する領域まで延長し、その特
別な導体６＝消去信号を印加すること（二上って、特別
な導体とフローティングゲートとの間に形成された消去
窓（イレイズウィンド）を通してフローティングゲート
がら工、レクトロンを引き出すものである。この方法は
、鍛初の方法に比べ、チャネルとフローティングゲート
間の酸化層を躊くする必要はなく、消去信号も高い電圧
である必要はないという利点がある。ま−た、消去窓は
、Ｆンネリング（ｔｕｎｎ＠ｊｌｎｇ）を誘導する（二
必要な電圧や、誘電率、サイズ４＝従って変化され得る
。こめ第２の方法で開発されたセルは、消去信号用の特
別の４体を必要とするので、このようなセルをアレイ状
に並べたメモリ回路は、各列毎ε二特別の一体を必要と
する゛。複雑度が増すことは、勿鹸、欠点となる。第２
の方法を使った従来のセルは、［８ＩＭＯ８ストレージ
セルを使った８Ｋ［ＦＲＯＭＪ　（ＩＥＥＥソリッドス
テート回路雑鯵。

８Ｃ−１５巻第３号第３１１頁〜第３１４頁）（二おい
て、パークハード・ゲイペル（Ｂｕｒｋｈａｒｄ　Ｇｅ
１ｂ＠ｊ　）　ｌ二より記述されている。

発明の目的 本発明の目的は、改良されたＥＩＦＲＯＭセルを提供す
ること４二ある。

本発明の他の目的は、コントロール線の数を減少させた
２トランジスタ形式のＥＩＦＲＯＭを提供することＣ；
ある。、 本発明の史（二別の目的は、フローティングゲートトラ
ンジスタのフローティングゲートと、セレクトトランジ
スタのコントロールゲートとの間（二、通常のプロセス
を使用してフローティングゲートトランジスタ用゛の消
去窓を、設けることＣ二ある。

発明の構成 本発明の好ましい実施例Ｃ＝依れば、２トランジスタ［
ＦＲＯＭ−セルは、直列ζ；接続された一つのセレクト
トランジスタと一つのフローティングトランジスタとを
有している。セレクトトランジスタは、ブローティング
ゲートトランジスタのフローティングゲートの上（＝こ
れから絶縁されて横たわ消去窓は、セレクトトランジス
タのコントロールゲートとフローティングゲート間の絶
縁された領域内（二それらによって形成される。セレク
））ランジスタのゲート（二消去信号を印加すると、フ
ローティングゲートトランジスタを消去状態１；するこ
とができる。

発明の実施例 第１図１二、本発明の好ましい実施例Ｃ二よるＮＥＰＲ
ＯＭセル１０を示す。同じセル１０、を、同一部分は同
」符号をもって第２−の回路図６＝示す。一般（二、セ
ル１０は、１個のフローティングゲートトランジスタ１
２と、１個のセレクトトランジスタ１４とから成る。フ
ローティングゲートトランジスタ１２は、メタルコンタ
クト２０でメ、タルビット線１８（二接続された゛ドレ
イン１６と、ソース領域２２と、チャネル領域２４と、
メモリコントロール線として機能する第２レベルポリシ
リコン繍２８の一部であるコントロールゲート２６とを
有している。セレクトトランジスタ１４は、第２↓ 図においてグラウンドとして示す負電源Ｃ：接続された
ソース領域３０と、共通領域３４を介してブローティン
グゲートトランジスタ１２のソース領域２２４二つなか
れたドレイン領域３２と、チャネル領域６６と、アドレ
スワード線として機能する第２レベルポリシリコン線４
０の一部であるコントロールゲート５８を有している。

フローティングゲートトランジスタ１２は、また、１１
ルベ−ルボリシリコンセグメント４４の一部であるフロ
ーティングゲート４２を有する。第２図で、コントロー
ルゲート３８の伸ばした部分として示されている第２レ
ベルポリシリコン線４０は、消去窓赫（；おいて第ルベ
ルポリＶリコンセグメント４４の他の部分の上Ｃ：横た
わっている。

第６図（４）〜（２）は、第１図示セル１０のより詳細
な物゛理的構造を示す。セル１９は、顕著なＰ形シリコ
ン半導体基板の一面に、伝統的な通常のプロセスで形成
される。酸化物領域５０は１．トランジスタ１２　、１
４１’：、隣接し、Ｐ　チャネルストップ領域５２上に
置か′れている。　− フローティングゲート４２は、チャネル２４上６二置か
れ、それとは例えば厚さ４００〜ｓｏｏ　Ｘの酸化物層
５４（二よって絶縁されている。コントロールゲート２
６は、フローティングゲート４２と同様（：チャネル２
４上（＝置かれている。コントロールゲー　ト２６は、
例えば厚さ５００〜１０００　Ｘの酸化物層５６４二よ
ってフローティングゲート４２から絶縁されている。金
属線１８は、第２レベルポリシリコン線２８．４０の一
部分上（：置かれ、それらとは適当な厚さの酸化物層５
８（二よって絶縁されている。フントロールゲート３８
は、チャネル３６上（＝置かれ、それとは例えば厚さ７
００〜１４００Ｘの酸化層５４　、５６　（二よって絶
縁されている。コントロールゲート３８の延長部分、つ
まり第２レベル、ポリシリコン線４０は、フローティン
グゲート４２の延長部分、つまり第１゛レベルポリＶリ
コン線４４上媚二置かれ、それらとは消去窓４６を形成
するための酸化物層５６幅＝よって絶縁されている。消
去窓４６は、第６図（ｃ）　、　（Ｄ）　ｌ二おいては
、コントロールゲート５８の延長部分と、２０−ティン
グゲート４２の延長部分（こ五は第２レベルポリシリコ
ン線４０の延長部分でもある）との間に形成されている
のが示されている。

ソース領域３０とドレイン領域５２は、通常の手段）二
でＮ形懺：形成され、その間（；チャネル３６が形成さ
れる。ソース領域２２とドレイン領域１６も通常の手段
ζ；てＮ形−二形成され、その間４ニチャネル２４が形
成される。゛チャネル２４４：近いソース領域２２とド
レイン領域１６部分は、通常の方法でＮ形（二形成され
る。ドレイン領域３２とソース領域２２は、各々が共通
領域５４を共通４二有するようにして形成されることに
よって互い（二結合されている。

セル１０は、好ましい形式（二おいては、単一の半導体
基板上（二装置されたセルアレイの行と列の交点（＝１
個ずつ置かれる。金属ビットライン１８は、他の列のセ
ルに行ラインとして延長され、行デコーダを介してセン
スアンプ（一つながれる。メモリコントロールラインと
アドレスワードラインは、他の行のセルＣ：列ラインと
して延長され、列デコーダに反応する。動作−二おいて
は、セル１０は、プログラム状態で論理゛１”を供給し
、消去状態で論理＠０″を供給する。プログラム状態で
は、フローティングゲートトランジスタ１２は、フロー
ティングゲート４２に過剰のエレクトロンがあるため比
較的高く、およそ８ボルト程度の閾値電圧を有する。消
去状態（＝おいては、フローティングゲートトランジス
タ１２は、フローティングゲート４２からエレクト−ロ
ンが移動しているため、零ポル）４二近い比較的低い閾
値電圧な有する。セル１０の論理状態を読み出す為（二
は、例えば５ボルトのへイレベル論理をワードアトレー
ス線４０（二印加することζ：よってセレクトトランジ
スタ１４をイネーブル状態にする。メモリコントロール
線は、フローティングゲートトランジスタ１２の比較的
高い閾値電圧と比較゛的低い閾値電圧との間の電圧、例
えば５ボルト（二保持されており、従って、フローティ
ングゲー））ランジスタは、消去状態であれば導通し、
プログラム状態であれば非導通となる。結局、セル１０
が消去状態であればメタールビット線１８からグラウン
ドへ電流通路ができ、セル１０がプログラム状態であれ
ばグラウンドへの電流通路はできない。従って、もしグ
ラウンドへの電流通路がなければ論理＠１ｍで〜あり、
もしグラウンドへの電流通路があれば論理１０ｍである
と検知し得ること１：なる。好ましい形態としては、第
１図に示すよう６二、チャネル３６は、フローティング
ゲートの延長部分がチャネル３６に影響を与えないこと
を確実ならしめるため（二、ｉ方へ移動される。

セル１０は、フローティングゲート２４の中４：エレ・
クトロンを引き入れることでプログラムされる。セレク
トトランジスタ１４は、例えば２５ポルトの高電圧によ
−ってイネーブル状態とされ、ビット線１８は、例えば
１５ポルトの中間電圧Ｃ；され、またコントロールゲー
ト２６は高電圧が印加される。こうすると、チャネル電
流がフローティング、ゲートトランジスタ１２を通して
誘導され、そこからコントロールゲート２６の正電位の
為にホットエレクトロンがフローティングゲート４２に
引き寄せられる。これは、フローティングゲートトラン
ジ不夕の通常のプログラミング方法である。

セル１０は、消去窓４６嘔二よって実行される方法で消
去される。ビット線１８とコントロールゲート２６は、
高電圧が消去信号としてコントロールゲート５８に印加
されている間、グラウンドに保持される。この結果、フ
ローティングゲートに貯えられたエレクトロンは、消去
信号によって消去窓４６を通してコントロールゲート３
８４：引き寄せられる。これらの、動作モードＣ二おけ
る状態を要約して第４図に示す。

コントロールゲート３°８ｃ：印加さｎ′た消去信号の
大部分の電圧は、消去窓４６間に現われる。一部がフロ
ーティングゲート４２、或は消去窓４６を形成するフロ
ーティングゲート４２の延長部分（ニなっている第ルベ
ルポリシリコンセグメント４４は、それらに基づく成る
量の静電容量を有する。主な静電容量は、第２レベルポ
リＶリコン線２８との容量０２８、チャネル２４との容
量Ｃ２４及び消去窓４６（二おける第２レベルポリシリ
コン線４０との容量Ｃ４０から成る。容量Ｃ４０を除い
て第ルベルポリＶリコンセグメント４４からの全ての容
量はグラウンド１二つながっている為、消去窓４６間の
電圧Ｖ４６はコントロールゲート３８の電圧Ｖ３８４：
比例し、次のよう（＝表わせる。

容量Ｃ４０は、グラウンドとの容量０２８＋Ｃ２４４ｍ
比べ小さいので、実質的（二、コントロールゲート′５
８響二印加される電圧１８の全てが消去窓４６６間ベニ
われること６二なるであろう。この結果、消去信号の電
圧レベルＶ３８は、ファウラー・ノードヘイ−ムのトン
ネリングを誘導し、フローティングゲート４２からエレ
クトロンを引き出す成二要する消去窓４６間電圧より僅
か（二数ポルト高い電圧で済むこと４二なる。５００〜
１０００Ｘの酸化物より成る消去窓では、トンネリング
を誘導する仁必要な消去窓４６間電圧はわずかＣ：２２
ボルトなので、コントロールゲート３８に２＝５ボルト
を印加すれば、セル１０を確実に消去できる。また消去
窓４６は、より低い電圧でトンネリングを可能とするた
めｍ：プロセスで変更可能であり、そうすれば、より低
い電圧で消去することができる。第１図の第２レベルポ
リシリコン線２８と第２レベルポリシリコン線２８とが
重なる面積は、１５Ｘ＆５μｍであり、フローティング
ゲート４２がチャネル２４と重なる面積は、５×五５μ
ｍであリミ第２レベルポリシリコン線４０が消去窓４６
を形成するため上第ルベルポリシリコン線４４と真なる
面積は、３×３μ隅である。勿論、これらの面積は必要
に応じて変更することが可能である。

第ルベルポリＶリコンセグメント４４の比較的大きな領
域が第２レベルポリシリコンライン２８媚二重なってい
るので、最も大きな容量は、容置Ｃ２８である。これは
、フローティングゲートトランジスタのコントロールゲ
ートから離れた位置（二消去用の領域を持つことになる
ので都合が良い。

もし、フローティングゲートトランジスタのコントロー
ルケートなフローティングゲートからエレクトロンを引
き出すため（二使うなら、フローティングゲートは、グ
ラウンドζ：対し実際上チャネルの容量を持つだけであ
る。この場合には、チャネルとフローティングゲートと
の間の酸化物は、その間の静電容量が大きくなるよう一
二薄くしなければならず、また消去信号として印加する
電圧レベルもより人きくしなければならない。セル１０
をアドレスするのと同様（＝セル１０ｔ−消去するため
６二セレクトトランジスタ１４のコントロールケート４
０を使えば、消去信号を辱くため（＝各列に特別の尋体
を設ける必要はなくなる。

以上、本発明の好ましい実施例６二ついて説明したが、
開示した発明は各種の付加、灰更が可能であり、また上
述した実施例以外の多くの実施例が考えられることは、
当業者であれば明白であろう。

従って、一本発明の真の精神と範囲内Ｃ：おける全ての
変形を特許請求の範囲はカバーしていると理解されたい
。

発明の効果 以上の説明から判るよう（−、本発明に依れば、少ない
数のコントロール線で２トランジ一スタ形式のｔＥＦＲ
ＯＭの消去が可能となり、その構成も通常のブローセス
で達成できる利点がある。

実施の態様 （１）　　フローティングゲートトランジスタとセレノ
トドう゛ンジスタとを有し、フロ−ティングゲート）う
：／ｌ’スタは第１の信号線（二つながるコントロール
ゲートを有すやと共６二消去状態では第１の閾値電圧を
有し、セレクトトランジスタはフローティングゲートト
ランジスタ（二直列につなかれていると共（：第２の信
号線につながるコントロールゲートな有（ている電気的
消去可能なプログラマブルリードオンリーメモリセルの
消去方法（二おいて、フローティングゲートトランジス
タのコントロー・　、ルゲーＨ：纂１の所定電圧を印加
し、セレノ））ランジスタのコントロー゛ルゲート６二
第１の電圧より十分に大きな第２の所、定電圧の消去信
号を印加することを特徴とするＥｇｐｉｏｍの消去方法
。

＋２）第１の信号線に接続されたコントロールケートな
有すると共に消去状態（：おいて第１の閾値電圧を有す
るフローティングゲートトランジスタと、第２の信号線
１二つながれたコントロールゲートな有すると共にブロ
ーティングゲートトランジスタＣ；直列１；接続された
セレクトトランジスタと、第２のコントロール線−二印
加された消去信号（＝応じて〕ｑ−ティングゲート上ラ
ンジスタを消去する消去手段とを具備したことを特徴と
ｊる電気的消去可能なプログラマブルリードオンリメモ
リ７セル。

【図面の簡単な説明】

第１図は本発明実施例の電気的消去可能なプログラマブ
ル９−ドオンリメモリ（ＥＥＦＲＯＭ）セルの上面図、
第２図は第１１！ｌ＊ＥＩＦＲＯＭ−にルノ電気回路図
、ｓ３図（４）〜（２）は第１図示ｌｌＰＲＯＭセルノ
ソレぞれＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ，Ｄ−Ｄ線ニ沿つ断面
図、第４図は各種動作モードＣ二おける第１図示ＥＥＰ
ＲＯＭセルの電極電圧を示すテーブルである。 １２はフローティングゲートトランジスタ、１４はセレ
クトトランジスタ、１６．３２はドレイン領域、１８は
メタルビット線、２ｏはメタルコンタクト、２２．５０
はソース領域、２４．５６はチャネル領域、２６．３８
はコントロールゲート、２８゜４０はＩｆ！２レベルポ
リシリコン−線、′５４は共通領域、４２はフローティ
ングゲート、４４は第ルベルポリシリコン線、４６は消
去窓である。 特許畠軸人　　　モトローラ・インコーボレーテッド代
理人　弁理士玉蟲久五廊

Claims (1)

【特許請求の範囲】
1. 半導体物質基体の一面に間に第１のチャネル領域を有す
   るようにして形成されたーソース領域及びドレイン領域
   と、前記第１のチャネル領域上−６＝絶縁されて置かれ
   た第１の部分を有し前記面上（＝形成されたフローティ
   ングゲートと、該ブローティングゲートの前記第１の部
   分上艦＝絶縁されて置かれたコシトロールゲートとを有
   するフローティングゲートトランジスタ、関曜＝第２の
   チャネル領域を有するようにして前記面（：形成された
   ソース領域及びドレイン領域と、前記第２のチャ邊ル領
   域上に絶縁されて置かれたコントロールゲートとを有す
   るコントロールトランジスタを備え、前記コントロール
   トランジスタのドレイン領域が前記フローティングゲー
   トトランジスタのソース領域（：接続され、前記コント
   ロールトランジスタのコントロールゲートが前記フロー
   ティングゲートの少なくとも第２の部分まで延長され且
   つ消去窓を形成するため該フローティングゲートと絶縁
   されたものであることを特徴とする電気的−去可能なプ
   ログラマブルリードオンリメモリセル。