JPS5890177A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPS5890177A JPS5890177A JP56188843A JP18884381A JPS5890177A JP S5890177 A JPS5890177 A JP S5890177A JP 56188843 A JP56188843 A JP 56188843A JP 18884381 A JP18884381 A JP 18884381A JP S5890177 A JPS5890177 A JP S5890177A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- effect transistor
- field effect
- load
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
この発明4−、l:基準電圧を発生する基準γに正目路
に関する。
に関する。
発明の技術的背景
従来、集積回路内部の基準電用回路として、第1図に示
すようt「抵抗分割による基準電正目路が用いられてい
た。
すようt「抵抗分割による基準電正目路が用いられてい
た。
背景技術の問題点
しかしながら、従来の回路は、電源電圧Vccの変動に
より基準電、圧VREFが変動するため、広い電源電圧
範囲における基準電圧回路としては適していない。
より基準電、圧VREFが変動するため、広い電源電圧
範囲における基準電圧回路としては適していない。
発明の目的
発生し得る基準電圧回路全提供することにある。
発明の概要
この発明は、一端が接地され、かっ他端が基準電圧端子
に接続され念第1の負荷と、一端が電源電圧91M子に
接続され、かっ他端が基準電圧端子に接続された第2の
負−荷と、ドレインが前記基準電圧端子に接続されると
共にソースが接地され、かつダートが前記電源電圧端子
に接続されたMO8型電界効果トランジスタとからなる
基準電圧回路であり、前記基準電圧端子から得られる基
準電圧は電源電圧の変動の影響を受狩ることがない。
に接続され念第1の負荷と、一端が電源電圧91M子に
接続され、かっ他端が基準電圧端子に接続された第2の
負−荷と、ドレインが前記基準電圧端子に接続されると
共にソースが接地され、かつダートが前記電源電圧端子
に接続されたMO8型電界効果トランジスタとからなる
基準電圧回路であり、前記基準電圧端子から得られる基
準電圧は電源電圧の変動の影響を受狩ることがない。
発明の実施例
以下、図面を参照してこの発明の一実施例を説明する。
第2図において、1ノは電源電圧Vccが供給される電
源電圧端子、12は基準電圧VREFが得られる基準電
圧端子である。基準電圧端子12と接地間には抵抗R0
が接続されている。電源電圧端子1ノと基準電圧端子1
2との間には抵抗R7が接続されている。また、1st
dエンハンスメント型のNチャンネルMO8(Meta
l0xideSem1conductor)型電界効果
トランジスタであり、このトランジスタ13のドレイン
は基準電圧端子12に接続されると共にソースは接地さ
ネ2、かつゲートは電源電圧端子1ノに接続されている
。
源電圧端子、12は基準電圧VREFが得られる基準電
圧端子である。基準電圧端子12と接地間には抵抗R0
が接続されている。電源電圧端子1ノと基準電圧端子1
2との間には抵抗R7が接続されている。また、1st
dエンハンスメント型のNチャンネルMO8(Meta
l0xideSem1conductor)型電界効果
トランジスタであり、このトランジスタ13のドレイン
は基準電圧端子12に接続されると共にソースは接地さ
ネ2、かつゲートは電源電圧端子1ノに接続されている
。
上記のような回路構成において、電源電、圧Vccが△
Vccだけ増加したとすると、抵抗R2を流れる電流I
、の増加分△工、け、 △Vcc ・・・・・・・・・・・・・・・・・・・・・(1)△
I2=■尤。
Vccだけ増加したとすると、抵抗R2を流れる電流I
、の増加分△工、け、 △Vcc ・・・・・・・・・・・・・・・・・・・・・(1)△
I2=■尤。
となる。
一方、基準電圧VREF=一定とし、抵抗R1を流れる
電流■、の増加分を△工1とすると、△■、二〇である
。
電流■、の増加分を△工1とすると、△■、二〇である
。
また、トランジスタ13のしきい値をVTとし、V(I
CVT>VREFとすると、トランジスタ13は三極管
動作をしており、トランジスタ13VC流れる電流■3
は次式で与えられる。
CVT>VREFとすると、トランジスタ13は三極管
動作をしており、トランジスタ13VC流れる電流■3
は次式で与えられる。
ここで、W:トランジスタ13のダート幅、L:トラン
ジスタ13のケ9−ト長、ε。X:ブート酸化膜の誘電
率、toX:)f′−ト酸化膜の厚さ、μ:移動度であ
る。
ジスタ13のケ9−ト長、ε。X:ブート酸化膜の誘電
率、toX:)f′−ト酸化膜の厚さ、μ:移動度であ
る。
従って、電流工、の増加分△■3は1
、QL
△’”””、3Vcc’△Vcc−βVREF△Vcc
−−(4)となる。寸だ、 △I2粘I、+△L・・・・・・・・・・・・・・・・
・・・・・f51である。従って、(4)、(5)式よ
り”−W°゛°°“°°°°°°゛°°゛°゛°゛゛°
°(6)が得られる。
−−(4)となる。寸だ、 △I2粘I、+△L・・・・・・・・・・・・・・・・
・・・・・f51である。従って、(4)、(5)式よ
り”−W°゛°°“°°°°°°゛°°゛°゛°゛゛°
°(6)が得られる。
以上のことから、抵抗R1の値を式(6)のように設定
すれば、基準電圧VTIEFを電源電圧Vccに依存し
ないようにできることが解る。
すれば、基準電圧VTIEFを電源電圧Vccに依存し
ないようにできることが解る。
また、抵抗R1の値は、基準電圧VREF%抵抗R2、
トランジスター3のβ、VT等から一意的に定まる。す
なわち、 I、=I、−I。
トランジスター3のβ、VT等から一意的に定まる。す
なわち、 I、=I、−I。
・・・・・・(7)
1、=hユ・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・(8)R。
・・・・・・・・・・(8)R。
(71,(8)式から
・・・・・・(9)
が成立する。従って、R1の値は(9)式から定まZ)
。
。
このように第2図の回路においては、抵抗R0゜R2の
値をそれぞれ(6)式、(9)式のように設定すること
により、電源電圧Vccの変動に影響されることのない
基準電圧vREF’(r得ることができる。
値をそれぞれ(6)式、(9)式のように設定すること
により、電源電圧Vccの変動に影響されることのない
基準電圧vREF’(r得ることができる。
第3図は他の実施例を示すもので、第2図の抵抗R,の
代りに、ダートがドレインに接続されたエンハンスメン
ト型のNチャンネルMO8型電界効果トランジスタ14
を用いたものである。この回路も第2図の回路と同様に
、抵抗R2とトランジスタ13との間には(6)式の関
係が成立する。また、トランジスタ14の大きさは、基
準電圧vRPFs抵抗R2、トランジスター3の定数β
の値から一意的に定まる。
代りに、ダートがドレインに接続されたエンハンスメン
ト型のNチャンネルMO8型電界効果トランジスタ14
を用いたものである。この回路も第2図の回路と同様に
、抵抗R2とトランジスタ13との間には(6)式の関
係が成立する。また、トランジスタ14の大きさは、基
準電圧vRPFs抵抗R2、トランジスター3の定数β
の値から一意的に定まる。
第4図はさらに他の実施例を示すもので、第3図の抵抗
R2の代りに、ケ゛−トがドレインに接続されたエンハ
ンスメント型のNチャンネルMO8m電界効果トランジ
スタ15を用いたものである。第4図の回路では(6)
式の関係は成立しない。しかし、トランジスタ15を線
形抵抗で近似することにより、(6)式と同様の関係式
を樽極ことができる。すなわち、トランジスタ15を流
れる電流■2け、電源電圧VCCの関数であるので、ト
ランジスタ15の微分抵抗r2は、で与えられる。但し
、Voは一定電圧で、通常5■である。
R2の代りに、ケ゛−トがドレインに接続されたエンハ
ンスメント型のNチャンネルMO8m電界効果トランジ
スタ15を用いたものである。第4図の回路では(6)
式の関係は成立しない。しかし、トランジスタ15を線
形抵抗で近似することにより、(6)式と同様の関係式
を樽極ことができる。すなわち、トランジスタ15を流
れる電流■2け、電源電圧VCCの関数であるので、ト
ランジスタ15の微分抵抗r2は、で与えられる。但し
、Voは一定電圧で、通常5■である。
ここで、vcc=Voのどきのr2をR2とみなすと、
(611(1,0)式から、 なる関係式を得る。
(611(1,0)式から、 なる関係式を得る。
01)式は、抵抗R7が非線形抵抗である場合に一般に
成立つ関係式であって、電源電圧Vccの変動幅が比較
的小さい場合にのみ有効である。
成立つ関係式であって、電源電圧Vccの変動幅が比較
的小さい場合にのみ有効である。
尚、上記第2図乃至第4図の実施例においては、基準気
圧端子と接地間に接続されるトランジスタをNチャンネ
ルMO8)ランジスタ13としたが、電源電圧Vccが
負の場合にはPチャンネルMOSトランジスタとすれば
よい。
圧端子と接地間に接続されるトランジスタをNチャンネ
ルMO8)ランジスタ13としたが、電源電圧Vccが
負の場合にはPチャンネルMOSトランジスタとすれば
よい。
また、第3図及び第4図の実施例において、負荷として
、ケ9−トがドレインに接続されたエンハンスメント型
のMDS)ランジスタ14゜tた第2図の実施例におい
て、抵抗R8が無限大になると、電流■、二〇となり、
R1は不要となる。
、ケ9−トがドレインに接続されたエンハンスメント型
のMDS)ランジスタ14゜tた第2図の実施例におい
て、抵抗R8が無限大になると、電流■、二〇となり、
R1は不要となる。
発明の効果
以上のようにこの発明によれば、広い電源電圧範囲に渡
って、一定な基準電圧を発生し得る基準電圧回路全提供
できる。
って、一定な基準電圧を発生し得る基準電圧回路全提供
できる。
第1図は従来の基準電圧回路の構成図、第2図はこの発
明の一実施例に係る基準電圧回路の構成図、第3図はこ
の発明の他の実施例に係る回路構成図、第4図はこの発
明のさらに他の実施例に係る回路構成図であZ)。 1ノ・・・電源電圧端子、12・・・基準電圧端子、1
3・・・エンハンスメント型NチャンネルMOSトラン
ジスタ、14.15・・・エンハンスメント型Nチャン
ネルMO8+−ランジスタ(負荷)、IRI−T’tt
・・・抵抗(負荷)。 出願人代理人弁理士鈴江武彦 第1図 第2図
明の一実施例に係る基準電圧回路の構成図、第3図はこ
の発明の他の実施例に係る回路構成図、第4図はこの発
明のさらに他の実施例に係る回路構成図であZ)。 1ノ・・・電源電圧端子、12・・・基準電圧端子、1
3・・・エンハンスメント型NチャンネルMOSトラン
ジスタ、14.15・・・エンハンスメント型Nチャン
ネルMO8+−ランジスタ(負荷)、IRI−T’tt
・・・抵抗(負荷)。 出願人代理人弁理士鈴江武彦 第1図 第2図
Claims (1)
- 【特許請求の範囲】 (1)一端が接地され、かつ他端が基準電圧端子に接続
された第1の負荷と、一端が電源電圧端子に接続され、
かつ他端が基準電圧端子に接続された第2の負荷と、ド
レインが前記基準電圧端子に通続されると共にソースが
接地され、かつダートが前記電源電圧端子に接続された
MO8型電界効果トランジスタとを具備したこと全特徴
とする基準電圧回路。 (2)前記@1の負荷は第1の抵抗であり、第2の負荷
は第2の抵抗である特許請求の範囲第1項記載の基準電
圧回路。 (3)前記第1の負荷はr−1がドレインに接続された
エンハンスメント型電界効果トランジスタであり、前記
第2の負荷は第2の抵抗である特許請求の範囲第1項記
載の基準電圧回路。 (4)前記第1の負荷はp−)がソースに接続されたデ
プリーション型電界効果トランジスタであり、前記第2
の負荷は第2の抵抗である特許請求の範囲第1項記載の
基準電圧回路。 (4)前記第2の抵抗の抵抗値R1、前記M6S型電界
効果トランジスタの定数β、及び前記基準電圧端子から
イ:Iられる基準電圧VREFの間に、 W:MO3型電界効果トランジスタのダート幅 L:MO8型電界効果トランジスタのデート長 εOX:MOS型電界効果トランジスタのダー)・酸化
膜の誘電率 tox:MO8型電界効果トランジスタのダート酸化膜
厚 μ:移動度 の関係式が成立する特許請求の範囲第2項、第3項又は
第4項記載の基準電圧回路。 (6)前記第1の負荷及び第2の負荷は、それぞれf−
)がドレインに接続されたエンハンスメント型のMO8
型電界効果トランジスタである特許請求の範囲第1項記
載の基準電圧回路。 (力前記第1の負荷及び第2の負荷は、それぞれデート
がソースに接続されたデシリージョン型のMO8型電界
効果トランジスタである特許請求の範囲第1項記載の基
準電圧回路。 (8)前記電源電圧端子と前記基準電圧端子との間に接
続された非線形素子の微分抵抗r2、前記MO8型電界
効果トランジスタの定数β、及び前記基準電圧端子から
得られる基準電圧VREFの間に、 3==辷 W:MO8型′T匠界効果トラン・ゾスタのダート幅 L:MOS壓電界効果トランジスタのr−ト長 ε。え:MO8型電界効果トランジスタのダート酸化膜
の誘電率 tox:MO8型電界効果トランジスタのゲート酸化膜
厚 μ:移動度 ■、:非線形素子を流れる電流 Vcc:電源電圧 の関係式が成立する特γFMat求の範囲第6項又は第
7項記載の基準電圧回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188843A JPS5890177A (ja) | 1981-11-25 | 1981-11-25 | 基準電圧回路 |
| US06/443,630 US4499416A (en) | 1981-11-25 | 1982-11-22 | Reference voltage circuit for obtaining a constant voltage irrespective of the fluctuations of a power supply voltage |
| GB08233595A GB2113877B (en) | 1981-11-25 | 1982-11-25 | Reference voltage circuit |
| DE3243674A DE3243674C2 (de) | 1981-11-25 | 1982-11-25 | Bezugsspannungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188843A JPS5890177A (ja) | 1981-11-25 | 1981-11-25 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890177A true JPS5890177A (ja) | 1983-05-28 |
| JPH0567964B2 JPH0567964B2 (ja) | 1993-09-28 |
Family
ID=16230805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188843A Granted JPS5890177A (ja) | 1981-11-25 | 1981-11-25 | 基準電圧回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4499416A (ja) |
| JP (1) | JPS5890177A (ja) |
| DE (1) | DE3243674C2 (ja) |
| GB (1) | GB2113877B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527858A (ja) * | 1991-07-03 | 1993-02-05 | Samsung Electron Co Ltd | 定電圧回路 |
| JPWO2022049455A1 (ja) * | 2020-09-07 | 2022-03-10 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633086A (en) * | 1985-04-09 | 1986-12-30 | Grumman Aerospace Corporation | Input circuit for infrared detector |
| US4942312A (en) * | 1985-08-19 | 1990-07-17 | Eastman Kodak Company | Integrated-circuit having two NMOS depletion mode transistors for producing stable DC voltage |
| US4661726A (en) * | 1985-10-31 | 1987-04-28 | Honeywell Inc. | Utilizing a depletion mode FET operating in the triode region and a depletion mode FET operating in the saturation region |
| NL8503331A (nl) * | 1985-12-03 | 1987-07-01 | Philips Nv | Geintegreerde schakeling bevattende een lastkapaciteit en geintegreerde referentiebron. |
| JP2715642B2 (ja) * | 1990-08-22 | 1998-02-18 | 日本電気株式会社 | 半導体集積回路 |
| US5126568A (en) * | 1991-07-19 | 1992-06-30 | Grumman Aerospace Corporation | Magnetometer input circuit for infrared detectors |
| US5200623A (en) * | 1991-12-04 | 1993-04-06 | Grumman Aerospace Corp. | Dual integration circuit |
| US5614815A (en) * | 1994-03-10 | 1997-03-25 | Fujitsu Limited | Constant voltage supplying circuit |
| US5532617A (en) * | 1994-03-25 | 1996-07-02 | Philips Electronics North America Corporation | CMOS input with temperature and VCC compensated threshold |
| US5491334A (en) * | 1994-08-22 | 1996-02-13 | Grumman Aerospace Corporation | Magneto-optical input system for infrared detectors |
| RU2332702C1 (ru) * | 2007-03-07 | 2008-08-27 | ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) | Источник опорного напряжения |
| JP5646360B2 (ja) * | 2011-02-04 | 2014-12-24 | 株式会社東芝 | 半導体装置 |
| US20220166762A1 (en) * | 2020-11-25 | 2022-05-26 | Microsoft Technology Licensing, Llc | Integrated circuit for obtaining enhanced privileges for a network-based resource and performing actions in accordance therewith |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152138A (en) * | 1978-05-22 | 1979-11-30 | Nippon Precision Circuits | Constant voltage circuit for low voltage |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1915512A1 (de) * | 1969-03-26 | 1970-10-01 | Standard Elek K Lorenz Ag | Spannungsstabilisatorschaltung |
| DE2137813C3 (de) * | 1971-07-28 | 1978-04-20 | Gebrueder Junghans Gmbh, 7230 Schramberg | Schaltungsanordnung für den Antrieb eines Gangordner-Schwingers eines zeithaltenden Gerätes |
| US3975649A (en) * | 1974-01-16 | 1976-08-17 | Hitachi, Ltd. | Electronic circuit using field effect transistor with compensation means |
| CH623671A5 (en) * | 1976-07-21 | 1981-06-15 | Gen Electric | Circuit arrangement for stabilising the feed voltage for at least one electronic circuit |
| US4114053A (en) * | 1977-01-12 | 1978-09-12 | Johnson & Johnson | Zero temperature coefficient reference circuit |
| DE2708022C3 (de) * | 1977-02-24 | 1980-01-10 | Eurosil Gmbh, 8000 Muenchen | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
| CH632610A5 (fr) * | 1978-09-01 | 1982-10-15 | Centre Electron Horloger | Source de tension de reference realisee sous forme d'un circuit integre a transistors mos. |
| JPS55112618A (en) * | 1979-02-20 | 1980-08-30 | Nippon Precision Saakitsutsu Kk | Constant voltage circuit |
| US4298811A (en) * | 1979-07-20 | 1981-11-03 | Signetics Corporation | MOS Voltage divider |
| JPS5644917A (en) * | 1979-09-20 | 1981-04-24 | Nec Corp | Constant-voltage circuit |
| JPS5672530A (en) * | 1979-11-19 | 1981-06-16 | Nec Corp | Semiconductor circuit |
| GB2081940A (en) * | 1980-08-05 | 1982-02-24 | Standard Telephones Cables Ltd | MOS transistor circuit |
| JPS5787224A (en) * | 1980-11-18 | 1982-05-31 | Toyoda Mach Works Ltd | Linearizer |
| DE3108726A1 (de) * | 1981-03-07 | 1982-09-16 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte referenzspannungsquelle |
| US4453121A (en) * | 1981-12-21 | 1984-06-05 | Motorola, Inc. | Reference voltage generator |
-
1981
- 1981-11-25 JP JP56188843A patent/JPS5890177A/ja active Granted
-
1982
- 1982-11-22 US US06/443,630 patent/US4499416A/en not_active Expired - Lifetime
- 1982-11-25 DE DE3243674A patent/DE3243674C2/de not_active Expired
- 1982-11-25 GB GB08233595A patent/GB2113877B/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152138A (en) * | 1978-05-22 | 1979-11-30 | Nippon Precision Circuits | Constant voltage circuit for low voltage |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527858A (ja) * | 1991-07-03 | 1993-02-05 | Samsung Electron Co Ltd | 定電圧回路 |
| JPWO2022049455A1 (ja) * | 2020-09-07 | 2022-03-10 | ||
| WO2022049455A1 (ja) * | 2020-09-07 | 2022-03-10 | 株式会社半導体エネルギー研究所 | 二次電池の制御回路および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3243674C2 (de) | 1985-07-25 |
| JPH0567964B2 (ja) | 1993-09-28 |
| GB2113877B (en) | 1985-07-24 |
| US4499416A (en) | 1985-02-12 |
| GB2113877A (en) | 1983-08-10 |
| DE3243674A1 (de) | 1983-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5890177A (ja) | 基準電圧回路 | |
| US3806742A (en) | Mos voltage reference circuit | |
| EP0454250A1 (en) | Reference generator | |
| JPH0327934B2 (ja) | ||
| JPS62188255A (ja) | 基準電圧発生回路 | |
| JPS61103223A (ja) | 定電圧発生回路 | |
| US5834967A (en) | Semiconductor integrated circuit device | |
| US4507572A (en) | Voltage sensing circuit | |
| US6388507B1 (en) | Voltage to current converter with variation-free MOS resistor | |
| KR790001773B1 (ko) | 증 폭 기 | |
| JPS58124322A (ja) | 信号発生回路 | |
| JP2953887B2 (ja) | ボルテージレギュレータ | |
| US4059811A (en) | Integrated circuit amplifier | |
| EP0496424B1 (en) | Constant-voltage generating circuit | |
| US5229709A (en) | Integrated circuit with temperature compensation | |
| US4475048A (en) | IGFET Schmitt circuit | |
| JPS58140825A (ja) | 基準電圧発生回路 | |
| CN112068634A (zh) | 参考电压产生装置 | |
| JP3286155B2 (ja) | 定電圧回路 | |
| JPH018013Y2 (ja) | ||
| JPH0497405A (ja) | 定電流回路 | |
| JP2551148B2 (ja) | 半導体集積回路用入力バッファ回路 | |
| JP3007327B1 (ja) | 容量結合多入力mosfetを用いた非線形抵抗回路 | |
| JPS58210714A (ja) | コンパレ−タ | |
| JPS60236307A (ja) | 電流源回路 |