JPS5891491A - 画像メモリの画像情報入力回路 - Google Patents
画像メモリの画像情報入力回路Info
- Publication number
- JPS5891491A JPS5891491A JP56189132A JP18913281A JPS5891491A JP S5891491 A JPS5891491 A JP S5891491A JP 56189132 A JP56189132 A JP 56189132A JP 18913281 A JP18913281 A JP 18913281A JP S5891491 A JPS5891491 A JP S5891491A
- Authority
- JP
- Japan
- Prior art keywords
- information
- image
- input
- graphic
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、グラフィックディスプレイ装置等に使用す
る画像メモリの画像情報入力回路に関するものである。
る画像メモリの画像情報入力回路に関するものである。
従来、グラフィックディスプレイ装置郷において直線な
どの図形情報讐画倫メそりに書込む場合゛に紘、大別し
て次のような方法がとられている。
どの図形情報讐画倫メそりに書込む場合゛に紘、大別し
て次のような方法がとられている。
すなわち、所望の図形に対応する図形情報をソフトウェ
ア的に発生させ、仁の図形情報をバイト単位あるいはワ
ード単位で画像メモリに書込む方法と、所望の図形に対
応する図形情報を所定の図形情報発生器から発生させ、
この発生された図形情報を画像メモリに直接書込む方法
である。
ア的に発生させ、仁の図形情報をバイト単位あるいはワ
ード単位で画像メモリに書込む方法と、所望の図形に対
応する図形情報を所定の図形情報発生器から発生させ、
この発生された図形情報を画像メモリに直接書込む方法
である。
ところが、前者の方法では図形情報をソフトウェア的に
発生させるものであるため部分消去など一度書込んだ情
報の覧更が容易である反面、高速の書込みが困難である
という欠点がある。一方、後者の方法では図形情報をハ
ードウェア的に発生しているため高速の書込みができる
反面、部分消去など一度書込んだ情報を変更するには複
雑な論理条件を必要とし、情報の変更が極めて困難であ
るという欠点がある。
発生させるものであるため部分消去など一度書込んだ情
報の覧更が容易である反面、高速の書込みが困難である
という欠点がある。一方、後者の方法では図形情報をハ
ードウェア的に発生しているため高速の書込みができる
反面、部分消去など一度書込んだ情報を変更するには複
雑な論理条件を必要とし、情報の変更が極めて困難であ
るという欠点がある。
この発明は上述した欠点に艦みなされたもので、その目
的は画像情報の書込みを高速で実行し得ると共に、画像
メモリに既に書込んだ画像情報を簡単に変更し得、るよ
うにした画像メモリの画像情報入力回路を提供すること
にある。
的は画像情報の書込みを高速で実行し得ると共に、画像
メモリに既に書込んだ画像情報を簡単に変更し得、るよ
うにした画像メモリの画像情報入力回路を提供すること
にある。
とのためにこの発明は、画像入力情報および消去信号を
入力とし、消去信号が無い時のみ画像入力情報を出力す
るゲート回路と、このゲート回路の出力画像情報および
画像メそりからの読出し画像情報を選択入力とし、上記
画像入力情報の入力時には上記ゲート回路の出方画像情
報を選択して画像メモリの画像情報入力に供給する選択
回路とを設けたものである。
入力とし、消去信号が無い時のみ画像入力情報を出力す
るゲート回路と、このゲート回路の出力画像情報および
画像メそりからの読出し画像情報を選択入力とし、上記
画像入力情報の入力時には上記ゲート回路の出方画像情
報を選択して画像メモリの画像情報入力に供給する選択
回路とを設けたものである。
以下、図示する実施例に基づいてこの発明の詳細な説明
する。
する。
図はこの発明の一実施例を示すブロック図である。図に
おいて、直線発生器1がら発生される図形信号はアンド
ゲート2に供給される。アンドゲート2は他方の入力K
Iii愉メモサメモリを部分または全面消去する丸めの
消去信号IR8が入力されている。この消去!号ER8
は画像メモリの内容を部分的にまたけ全面的に消去する
時K“0#信号とされ、他の場合に拡“1”信号とされ
る。従って、全面消去時以外の場合には、アンドゲート
2は直線発生器1から発生される図形信号をそのまま出
力し、この図形信号をn個から成るアントゲ−)3a〜
3nに共通に供給する。
おいて、直線発生器1がら発生される図形信号はアンド
ゲート2に供給される。アンドゲート2は他方の入力K
Iii愉メモサメモリを部分または全面消去する丸めの
消去信号IR8が入力されている。この消去!号ER8
は画像メモリの内容を部分的にまたけ全面的に消去する
時K“0#信号とされ、他の場合に拡“1”信号とされ
る。従って、全面消去時以外の場合には、アンドゲート
2は直線発生器1から発生される図形信号をそのまま出
力し、この図形信号をn個から成るアントゲ−)3a〜
3nに共通に供給する。
アントゲ−)Ss〜3naアンドゲート2から入力され
る図形信号に対して最大で2n種類のカラー指示情報を
付加するもので、例えばアンドゲート3a〜3nにそれ
ぞれ入力されているカラー指示信号CO〜Cnの内容が
「000・・・・・・1」の場合にはアンドゲート2か
ら入力される図形信号は赤色表示を行うべき図形情報と
して出力される。
る図形信号に対して最大で2n種類のカラー指示情報を
付加するもので、例えばアンドゲート3a〜3nにそれ
ぞれ入力されているカラー指示信号CO〜Cnの内容が
「000・・・・・・1」の場合にはアンドゲート2か
ら入力される図形信号は赤色表示を行うべき図形情報と
して出力される。
このよう、にしてカラー指示情報の付加された図形信号
はセレクタ4のA側選択人カム1〜ムnに供給される。
はセレクタ4のA側選択人カム1〜ムnに供給される。
セレクタ4はB個選択入力B1〜llnに画像メモリ5
から読出された図形情報(Ml〜Mn)が入力され、ま
たセレクト制御入力(!1lL)に対して直線発生器1
からの図形信号が入力され、図形信号が発生されている
時にはA個選択入力を選択し、図形信号が発生されてい
ない時にはB個選択入力を選択して各選択入力に供給さ
れている情報を出力する。このセレクタ4によシ選択出
力された図形情報(Di〜Dn ) Id画像メモリ5
の画像情報入力に供給され、アドレス制御回路6の制御
によってメモリ5の各アドレスに書込まれる。
から読出された図形情報(Ml〜Mn)が入力され、ま
たセレクト制御入力(!1lL)に対して直線発生器1
からの図形信号が入力され、図形信号が発生されている
時にはA個選択入力を選択し、図形信号が発生されてい
ない時にはB個選択入力を選択して各選択入力に供給さ
れている情報を出力する。このセレクタ4によシ選択出
力された図形情報(Di〜Dn ) Id画像メモリ5
の画像情報入力に供給され、アドレス制御回路6の制御
によってメモリ5の各アドレスに書込まれる。
従って、消去信号EJEjlを11#信号としておき、
直線発生器1から所望の図形信号を発生させると、この
図形信号はアンドゲート31〜3nにおいてカラー指示
情報が付加されたi形情報となってセレクタ4に入力さ
れる。そして、このセレクタ4によって選択出力されて
画像メモリ5に供給される。
直線発生器1から所望の図形信号を発生させると、この
図形信号はアンドゲート31〜3nにおいてカラー指示
情報が付加されたi形情報となってセレクタ4に入力さ
れる。そして、このセレクタ4によって選択出力されて
画像メモリ5に供給される。
これにより、直線発生器1がら発生された図形信号は画
像メモ95に直接供給される格好になるため、図形信号
の高速書込みが可能をなる。
像メモ95に直接供給される格好になるため、図形信号
の高速書込みが可能をなる。
一方、消去信号IR8を10#信号としておき、画像メ
モリ5に既に書込まれている図形信号の一部分と同一の
図形信号を直線発生器1がら発生させると、アンドゲー
ト2および31〜3nの出力信号は全て“O”信号とな
シ、二方セレクタ4は図形信号が発生され九時のみアン
トゲ−)3a〜3nの出力情報を選択出力し、図形信号
が発生されていない時には画像メモリ5がらの読出し画
像情報を選択出力するようになる。これにより、画像メ
モリ5に既に書込まれている図形情報は、直線発生器1
から発生された図形信号に対応するもののみが′O”と
なる。すなわち、画像メモリ5に既に書込まれている図
形情報は部分的に消去される。
モリ5に既に書込まれている図形信号の一部分と同一の
図形信号を直線発生器1がら発生させると、アンドゲー
ト2および31〜3nの出力信号は全て“O”信号とな
シ、二方セレクタ4は図形信号が発生され九時のみアン
トゲ−)3a〜3nの出力情報を選択出力し、図形信号
が発生されていない時には画像メモリ5がらの読出し画
像情報を選択出力するようになる。これにより、画像メ
モリ5に既に書込まれている図形情報は、直線発生器1
から発生された図形信号に対応するもののみが′O”と
なる。すなわち、画像メモリ5に既に書込まれている図
形情報は部分的に消去される。
この場合、直線発生器1から図形信号を常時発生してお
くと、画像メモリ5に記憶されている図形情報は全て消
去される。
くと、画像メモリ5に記憶されている図形情報は全て消
去される。
従って、消去信号ERRを“0#信号としておいた状態
で、直線発生器1から発生させる図形信号を適宜制御す
るのみで図形情報の部分消去および全面消去を極めて簡
単に行うことができる。
で、直線発生器1から発生させる図形信号を適宜制御す
るのみで図形情報の部分消去および全面消去を極めて簡
単に行うことができる。
なお、上記実施例は図形信号にカラー指示情報を付加し
て画像メモリに書込むものであるためにアントゲ−)3
a〜3nを備えているが、白/黒表示の場合にはこのゲ
ー)3a〜3nは省略することができる。
て画像メモリに書込むものであるためにアントゲ−)3
a〜3nを備えているが、白/黒表示の場合にはこのゲ
ー)3a〜3nは省略することができる。
以上の説明から明らかなようにこの発明によれば、画像
情報の書込みを高速で実行することができ、首た既に書
込んだ画像情報の部分消去などの変更を簡単に行うこと
ができる。そしてこの場合の回路はゲート回路とセレク
タを設けるのみであるために構成が簡単であシ、経済性
の上でも極めて有効なものとなるなど優れた効果がある
。
情報の書込みを高速で実行することができ、首た既に書
込んだ画像情報の部分消去などの変更を簡単に行うこと
ができる。そしてこの場合の回路はゲート回路とセレク
タを設けるのみであるために構成が簡単であシ、経済性
の上でも極めて有効なものとなるなど優れた効果がある
。
図嬬この発明の一実施例を示すプルツク図である。
1・・・・直線発生器、2・・・・アンドゲート、4・
・・・セレクタ、5 ’l−・・画像メモリ。 特許出願人 日本楽器製造株式会社 代理人 山川政樹(ほか1名)
・・・セレクタ、5 ’l−・・画像メモリ。 特許出願人 日本楽器製造株式会社 代理人 山川政樹(ほか1名)
Claims (1)
- iii健、入力情報および消去信号を入力とし、消去信
号が無い時のみ画像入力情報を出力するゲート回路と、
このゲート回路の出力画像情報および画像メモリからの
読出し画像情報を選択入力とし、上記画像入力情報の入
力時のみ上記ゲート回路の出力画像情報を選択して画像
メモリの画像情報入力に供給する選択回路とを備えて成
る画像メモリの画像情報入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189132A JPS5891491A (ja) | 1981-11-27 | 1981-11-27 | 画像メモリの画像情報入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189132A JPS5891491A (ja) | 1981-11-27 | 1981-11-27 | 画像メモリの画像情報入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891491A true JPS5891491A (ja) | 1983-05-31 |
Family
ID=16235936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189132A Pending JPS5891491A (ja) | 1981-11-27 | 1981-11-27 | 画像メモリの画像情報入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891491A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6479787A (en) * | 1987-09-21 | 1989-03-24 | Yokogawa Electric Corp | Display information processor |
-
1981
- 1981-11-27 JP JP56189132A patent/JPS5891491A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6479787A (en) * | 1987-09-21 | 1989-03-24 | Yokogawa Electric Corp | Display information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59231591A (ja) | 画像表示装置 | |
| JPS5831591B2 (ja) | 任意位置へのパタ−ン表示方式 | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| JPS5828588B2 (ja) | グラフイツクヒヨウジホウシキ | |
| JPS607676A (ja) | メモリ書込み回路 | |
| JPS6032091A (ja) | 陰面処理方式 | |
| KR890002003B1 (ko) | 씨알티(crt) 제어회로 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JP2512945B2 (ja) | 画像メモリ装置 | |
| JPS6123194A (ja) | 選択的表示修飾機構を備えた表示装置 | |
| JPS6051748B2 (ja) | メモリ書き込み方式 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPS58150991A (ja) | シンボルパタ−ン発生装置 | |
| JPH0619737B2 (ja) | メモリアクセス装置 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS60103396A (ja) | 表示メモリ−に対するデ−タ書き込み装置 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS61205985A (ja) | メモリマツピング回路 | |
| JPS60233689A (ja) | 画像メモリ装置 | |
| JPH03108190A (ja) | フラッシュコピー機能付メモリ装置 | |
| JPS612191A (ja) | 表示画面の部分スクロ−ル回路 | |
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPH031775A (ja) | 磁気記録再生装置のスーパーインポーズ装置 | |
| JPS6341895A (ja) | シ−ケンス制御方法 | |
| JPS60159896A (ja) | アナログ音声信号を発生する方法および装置 |