JPS5891650A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5891650A JPS5891650A JP56189535A JP18953581A JPS5891650A JP S5891650 A JPS5891650 A JP S5891650A JP 56189535 A JP56189535 A JP 56189535A JP 18953581 A JP18953581 A JP 18953581A JP S5891650 A JPS5891650 A JP S5891650A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead
- semiconductor device
- inner lead
- bin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、％（二手導体素子とボンティングワイヤを
介して接続されるリードビンを改醤した半導体装［に関
する。
介して接続されるリードビンを改醤した半導体装［に関
する。
一般に、半導体装置は、クエへから半導体素子を形成し
た後、この半導体素子をパンケージ化した状態で使用さ
れる。このような半導体装置は、第１−に不すよう域＝
、リードフレーム１１に設けられた金属等のグイステー
ジ（またはベッド）１２上鑑二牛４体素子Ｊ３を設置し
、この半導体素子１３とリードビン１４を金輪−等のボ
ンディングワイヤ１５で！！続し工いる。
た後、この半導体素子をパンケージ化した状態で使用さ
れる。このような半導体装置は、第１−に不すよう域＝
、リードフレーム１１に設けられた金属等のグイステー
ジ（またはベッド）１２上鑑二牛４体素子Ｊ３を設置し
、この半導体素子１３とリードビン１４を金輪−等のボ
ンディングワイヤ１５で！！続し工いる。
このリードビン１４は、ホンディングワイヤを接着する
インナーリード部１６を備え、さｂｌ二このインナーリ
ード部１６と連続し、外鄭配鱒と接続されるアウトリー
ド１ｉｓＪ７からなる。そし℃、リードビン１４のアウ
トリード％１１を除く部分（第１図の１８）を例えは側
御モールド加工を行なつ１パツケージ化がなされる。
インナーリード部１６を備え、さｂｌ二このインナーリ
ード部１６と連続し、外鄭配鱒と接続されるアウトリー
ド１ｉｓＪ７からなる。そし℃、リードビン１４のアウ
トリード％１１を除く部分（第１図の１８）を例えは側
御モールド加工を行なつ１パツケージ化がなされる。
このような半導体装＠１：おいて、リードビン１４のイ
ンナーリード部１６（二は、ホンディングするワイヤの
接着性を高めるため（二、通′畠金メッキまたは鉄メッ
キ等の表面処ｆＩＭｖ′ＩＭす。この表崗処珈である金
メッキをリードビン１４の全面覗；施す場合は、半導体
ｔｃ ｉｌｌ ｆ）振造上のコストアップの装置となる
ため好ましくない。また。
ンナーリード部１６（二は、ホンディングするワイヤの
接着性を高めるため（二、通′畠金メッキまたは鉄メッ
キ等の表面処ｆＩＭｖ′ＩＭす。この表崗処珈である金
メッキをリードビン１４の全面覗；施す場合は、半導体
ｔｃ ｉｌｌ ｆ）振造上のコストアップの装置となる
ため好ましくない。また。
金１＝比ベコスト安の銀メッキをリードビン１４の全面
に施す場合は１例えはり−ドビンのピッチを縮小したパ
ッケージは耐湿過側に銀メッキ移行現象（マイクレージ
ョン）が生じやすい間組がある。また５半導体装置を回
路基叡区二装漸をしやすくするため（二、リードビンＪ
４Ｈ）ｕ外装メッキとして早出処理、錫メクキ勢を施す
。
に施す場合は１例えはり−ドビンのピッチを縮小したパ
ッケージは耐湿過側に銀メッキ移行現象（マイクレージ
ョン）が生じやすい間組がある。また５半導体装置を回
路基叡区二装漸をしやすくするため（二、リードビンＪ
４Ｈ）ｕ外装メッキとして早出処理、錫メクキ勢を施す
。
その場合、前記金または銀メッキが外輪メッキと接触し
ていると、半導体装置の高温放置状態で鉛、錫か金また
は銀メツキ中に進行して、インナーリード部１６まで運
すると、ボンディングワイヤの剥離状態を起こすなどの
不都合がある。このような点を解決するため、およびコ
ストアップ倣因を防ぐためリードビン１４のインナーリ
ード部１６のみ６：金メッキまたは銀メッキの部分メッ
キを施す必要がある０ しかしながら、近年半導体装置は、パンク−（７９Ｋ
６１ ＃ Ｊ、（！ １７）Ｍ ｒｌｌ （：あ９１．
え、−１１３は逆（二人さくなる傾向にあるため、上記
のような部分メッキの必要な部分とメッキをしてはｔｉ
６ないアウトリード部１７間のエリア≦二十分な余格
な織ることができない。したがって、リードビン１４の
インナーリード部１６のみ（二部分メッキを施した場合
でも、アクトリード部１７までメッキがはみ出す状態が
生ずる・このような場合、１紀、金、銀全圓メンキで述
べたと同様な問題が生じる。また、半導体装置１ｉＶｔ
掬脂モールド加工した後、ｍｗのはり取りを打なう−１
はりが取りづらく、作業が煩わしくなる・しかもばり取
りを見金（二行なうこともｍ−である。
ていると、半導体装置の高温放置状態で鉛、錫か金また
は銀メツキ中に進行して、インナーリード部１６まで運
すると、ボンディングワイヤの剥離状態を起こすなどの
不都合がある。このような点を解決するため、およびコ
ストアップ倣因を防ぐためリードビン１４のインナーリ
ード部１６のみ６：金メッキまたは銀メッキの部分メッ
キを施す必要がある０ しかしながら、近年半導体装置は、パンク−（７９Ｋ
６１ ＃ Ｊ、（！ １７）Ｍ ｒｌｌ （：あ９１．
え、−１１３は逆（二人さくなる傾向にあるため、上記
のような部分メッキの必要な部分とメッキをしてはｔｉ
６ないアウトリード部１７間のエリア≦二十分な余格
な織ることができない。したがって、リードビン１４の
インナーリード部１６のみ（二部分メッキを施した場合
でも、アクトリード部１７までメッキがはみ出す状態が
生ずる・このような場合、１紀、金、銀全圓メンキで述
べたと同様な問題が生じる。また、半導体装置１ｉＶｔ
掬脂モールド加工した後、ｍｗのはり取りを打なう−１
はりが取りづらく、作業が煩わしくなる・しかもばり取
りを見金（二行なうこともｍ−である。
このよう４：従来では、半導体装置のり一ドビン１４（
二対する部分メッキのｎ度が悪いため。
二対する部分メッキのｎ度が悪いため。
半導体装置全体の信Ｍ度を低下させる欠点がある・
との弛明は、上記の事情を鑑みてなされたもので、リー
ドビンＥｉしてワイヤをホンディングするインナーリー
ド部に施す金メッキまたは銀メッキ等の部分メッキの精
度を向上して、パンケージ全体を縮小化した場合でも信
ＩＩＸａの為い半導体装置を提供することを目的とする
。
ドビンＥｉしてワイヤをホンディングするインナーリー
ド部に施す金メッキまたは銀メッキ等の部分メッキの精
度を向上して、パンケージ全体を縮小化した場合でも信
ＩＩＸａの為い半導体装置を提供することを目的とする
。
以下１面を参照し工この発明の一実施例６二ついて説明
する。ｆｇＺ図四１（Ｂ）は、この発明の一実施例Ｃ：
ｓる例えはテユアル・インラインパッケージ型の半導体
装置の構成を示すもので、同ｌ帽：示すよう（二手導体
素子１３とボンティングワイヤ１５で接続されるリード
ビン１４０表向に例えは帯状でポリイミド等の絶縁体２
１を設ける。すなわち、この絶縁体２１をリードビン１
４のインナーリード部１６と外部配置ｍ６Ｉ（二接続さ
れるアウトリード部１７を区画する如く、例え番ニアク
リル系等の接着材を弁して同定するまた図（均（ｌｌＴ
ｉｔｉ囚）（二示すよう（−絶縁体２１をリードビン１
４の両面に設は工もよい。なお、他の構成は上記第１図
（＝示す半導体装置と同様であるため同一符号を付して
説明は雀略する。
する。ｆｇＺ図四１（Ｂ）は、この発明の一実施例Ｃ：
ｓる例えはテユアル・インラインパッケージ型の半導体
装置の構成を示すもので、同ｌ帽：示すよう（二手導体
素子１３とボンティングワイヤ１５で接続されるリード
ビン１４０表向に例えは帯状でポリイミド等の絶縁体２
１を設ける。すなわち、この絶縁体２１をリードビン１
４のインナーリード部１６と外部配置ｍ６Ｉ（二接続さ
れるアウトリード部１７を区画する如く、例え番ニアク
リル系等の接着材を弁して同定するまた図（均（ｌｌＴ
ｉｔｉ囚）（二示すよう（−絶縁体２１をリードビン１
４の両面に設は工もよい。なお、他の構成は上記第１図
（＝示す半導体装置と同様であるため同一符号を付して
説明は雀略する。
このようＣ＝構成される半導体装置全体対して第３図（
：示すようなメッキ装置３１を用いて、半導体素子１３
を設置する前（＝メッキの必要な部分であるリードビン
１４のインナーリード部１６屯＝銀メッキ等のメッキを
施す。このメッキ鉄置１１は１例えばメッキ材料を射出
するノズル１２を備え、さら（：半導体装置の必要な部
分−二メツキをするためのメンキマスク３３を儂えてい
る◎このようなメッキ装＠３１ｇ＝牛導体執置なリード
フレーム１１と共に設置する。すなわち、第３図（半導
体装置の中で必責な部分のみを示す）Ｃ二本すよう（＝
、メッキの必要なリードビン１４のインナーリード部１
６がメッキマスク３３の開孔部３４（：対応する如く半
導体装置を設定し１例えはメッキ装置３１の押え板３５
４：よって半導体装置を同定する。そして、ノズル３２
から銀等のメッキ材料を射出し、メッキマスクＪＳの開
孔部３４を通してリードビン１４のインナーリード部１
６（二鈑メンキ等を施す。この場合、リードビン１４の
表面（薯ま絶縁体２１を設けているため、リードビン１
４のインナーリード部１６（但しタイスグージ１２も含
む）に、＃＃銀メンキが施されるか、リードビン１４・
のアクトリード部１７は絶縁体２１が防壁となり、欽メ
ッキのはみ出し等の不必要なメッキが施されるのを確実
Ｃ：防止できる。
：示すようなメッキ装置３１を用いて、半導体素子１３
を設置する前（＝メッキの必要な部分であるリードビン
１４のインナーリード部１６屯＝銀メッキ等のメッキを
施す。このメッキ鉄置１１は１例えばメッキ材料を射出
するノズル１２を備え、さら（：半導体装置の必要な部
分−二メツキをするためのメンキマスク３３を儂えてい
る◎このようなメッキ装＠３１ｇ＝牛導体執置なリード
フレーム１１と共に設置する。すなわち、第３図（半導
体装置の中で必責な部分のみを示す）Ｃ二本すよう（＝
、メッキの必要なリードビン１４のインナーリード部１
６がメッキマスク３３の開孔部３４（：対応する如く半
導体装置を設定し１例えはメッキ装置３１の押え板３５
４：よって半導体装置を同定する。そして、ノズル３２
から銀等のメッキ材料を射出し、メッキマスクＪＳの開
孔部３４を通してリードビン１４のインナーリード部１
６（二鈑メンキ等を施す。この場合、リードビン１４の
表面（薯ま絶縁体２１を設けているため、リードビン１
４のインナーリード部１６（但しタイスグージ１２も含
む）に、＃＃銀メンキが施されるか、リードビン１４・
のアクトリード部１７は絶縁体２１が防壁となり、欽メ
ッキのはみ出し等の不必要なメッキが施されるのを確実
Ｃ：防止できる。
このようにし王、リードビン１４０表ＩＱ４二絶縁体２
１を設けること（二よって、リードビン１４のインナー
リード部１６区二必費な銀メッキ等の部分メンキな正確
に施すことができる。したがって、ダイステージ１２（
＝設置する半導体素子Ｊ３とインナーリードｈ１６を接
続するためのワイヤのホンディングを＊＊１ニー行なう
ことができる。
１を設けること（二よって、リードビン１４のインナー
リード部１６区二必費な銀メッキ等の部分メンキな正確
に施すことができる。したがって、ダイステージ１２（
＝設置する半導体素子Ｊ３とインナーリードｈ１６を接
続するためのワイヤのホンディングを＊＊１ニー行なう
ことができる。
前述のｔｊｊｌ！（二、通常半導体装置をセットｃ：装
置しやすくするため≦；、樹脂鉤止後外装メッキを行な
う・その外鉄メツ、キエ機をはふくためＣニフレーム状
態ですで（：外リード６二錫メッキを施し内部リードの
ボンディング部５二は銀メｙ＋ｋ１ｍしたものがある。
置しやすくするため≦；、樹脂鉤止後外装メッキを行な
う・その外鉄メツ、キエ機をはふくためＣニフレーム状
態ですで（：外リード６二錫メッキを施し内部リードの
ボンディング部５二は銀メｙ＋ｋ１ｍしたものがある。
さらＧ＝銀メッキ勢が不必要な部分であるアウトリード
部１７にはメッキかは； み出すことがないため
、例えはインナーリードｓ１６と分離して錫メッキ等を
伽実に行なうことができる◎ こＯ場合前記した錫と銀の拡散かこの分Ｎｉ帝（二より
防１デられる。＃ｇ己したようＣニパッケージ・および
素子のサイズが相反する傾向Ｃ二あり、埃行のメッキ位
ｆＩＩＬ精度では分離が内部となる。この発明を用いれ
は絶縁物体（二より分離の効果があり、縮小パッケージ
の半導体装置も容易に二色メッキ（内部メッキと外装メ
ッキ）が可能となり、二色メッキの効果である外鉄メッ
キエ揚の工程単動、樹脂はりの防止効果およびはり散り
作業性の改善等が可能Ｃ＝なる。
部１７にはメッキかは； み出すことがないため
、例えはインナーリードｓ１６と分離して錫メッキ等を
伽実に行なうことができる◎ こＯ場合前記した錫と銀の拡散かこの分Ｎｉ帝（二より
防１デられる。＃ｇ己したようＣニパッケージ・および
素子のサイズが相反する傾向Ｃ二あり、埃行のメッキ位
ｆＩＩＬ精度では分離が内部となる。この発明を用いれ
は絶縁物体（二より分離の効果があり、縮小パッケージ
の半導体装置も容易に二色メッキ（内部メッキと外装メ
ッキ）が可能となり、二色メッキの効果である外鉄メッ
キエ揚の工程単動、樹脂はりの防止効果およびはり散り
作業性の改善等が可能Ｃ＝なる。
なお第３図（＝示す如く、リードビン１４の内ＷＪ（＝
絶縁体２１を設けた場合（：は、上記のような１クトリ
一ド部１７へのメッキのはみ田し等をさら（：確実Ｃ：
防止できる。
絶縁体２１を設けた場合（：は、上記のような１クトリ
一ド部１７へのメッキのはみ田し等をさら（：確実Ｃ：
防止できる。
＄１４図＾、（搏は、この発明の他の実施例を示すもの
で、例えはフラット製のパッケージの半導体装置６：こ
の発明を適用した場合である・すなわち、側帽；示すよ
う６二半導体本子ｌ５１＝約して各方向のリードビンＪ
４ａ〜１４ｄのそれぞれの表１１０１：例えは帯状の絶
縁体ＪＪａ〜ＪＪｄをインナーリード部１６８〜１ｇｄ
とアウトリードＩｔ１１１８〜ＪＦｄを区画する如く設
置した場合である。また１図（均（＝示すよう４二％方
向のリードビン１４２〜１４ ｄ ｆ）表面ｇ二連続し
た帯状である例えは輪形等の絶縁体４１を上記と同ＩＩ
にインナリード部１６８〜１６ｄとアクトリード部１１
ａ〜Ｊ７ｄを区−する如く設置する場合である。いずれ
の場合も、上紀畠２図（＝示した実施例と同様の効果を
得ることかできる。
で、例えはフラット製のパッケージの半導体装置６：こ
の発明を適用した場合である・すなわち、側帽；示すよ
う６二半導体本子ｌ５１＝約して各方向のリードビンＪ
４ａ〜１４ｄのそれぞれの表１１０１：例えは帯状の絶
縁体ＪＪａ〜ＪＪｄをインナーリード部１６８〜１ｇｄ
とアウトリードＩｔ１１１８〜ＪＦｄを区画する如く設
置した場合である。また１図（均（＝示すよう４二％方
向のリードビン１４２〜１４ ｄ ｆ）表面ｇ二連続し
た帯状である例えは輪形等の絶縁体４１を上記と同ＩＩ
にインナリード部１６８〜１６ｄとアクトリード部１１
ａ〜Ｊ７ｄを区−する如く設置する場合である。いずれ
の場合も、上紀畠２図（＝示した実施例と同様の効果を
得ることかできる。
なお、＃！４−（５）、（ロ）の他の構成は熟２図と同
様であるため説ｅＡは省略する◎ 以上絆述したようＣ二この発明によれは、リードビンの
表面ζ：インナーリード部とアウトリード部を区−する
絶縁体を設け、ワイヤをボンディングするインナーリー
ド部（＝施す銀メッキ等の部分メッキの精度を看しく向
上して、半導体装置のパッケージ全体を細小化した場合
でも、半導体装置の＠軸性を高めることができる。
様であるため説ｅＡは省略する◎ 以上絆述したようＣ二この発明によれは、リードビンの
表面ζ：インナーリード部とアウトリード部を区−する
絶縁体を設け、ワイヤをボンディングするインナーリー
ド部（＝施す銀メッキ等の部分メッキの精度を看しく向
上して、半導体装置のパッケージ全体を細小化した場合
でも、半導体装置の＠軸性を高めることができる。
亀１図は従来の半導体装置の構成図、亀２図凶、＠はと
の発明の一実施例艦＝係る牛４体鯨重の構成図、凧３図
はその半導体装置にメッキを施す際の動作を説明する図
、籐４１四、（均はこの発明の他の実施例５二係る半導
体装置の構成−である。 １１・・・リードフレーム、１２・・・ダイステージ、
１１・・・半導体素子、１４．１４ａ〜１４ｄ・・・リ
ードビン、１５・・・ボンティングワイヤ、１６゜Ｊ
＃ Ｊｌ −Ｊ ＃ ｄ−・・インナー・リード部、１
１゜Ｊｒａ−ＪＦｄ ・ 、ア ウ ト リ − ド部
、 ２ １ 、；ｌｌａ〜Ｉｌｄ、４１・・・絶縁体
、３２・・・ノズル、３３・・・メッキマスク。
の発明の一実施例艦＝係る牛４体鯨重の構成図、凧３図
はその半導体装置にメッキを施す際の動作を説明する図
、籐４１四、（均はこの発明の他の実施例５二係る半導
体装置の構成−である。 １１・・・リードフレーム、１２・・・ダイステージ、
１１・・・半導体素子、１４．１４ａ〜１４ｄ・・・リ
ードビン、１５・・・ボンティングワイヤ、１６゜Ｊ
＃ Ｊｌ −Ｊ ＃ ｄ−・・インナー・リード部、１
１゜Ｊｒａ−ＪＦｄ ・ 、ア ウ ト リ − ド部
、 ２ １ 、；ｌｌａ〜Ｉｌｄ、４１・・・絶縁体
、３２・・・ノズル、３３・・・メッキマスク。
Claims (1)
- 半導体素子を設置するグイステージと、この半導体素子
とボンディングワイヤな介して接続されるインナーリー
ド部および外匍配Ｉｍ（＝接続されるアウトリード鄭が
連続し王なる似数のリードビンと、このリードビンの少
なくとも一方の表面上Ｃ二上記インナーリード部の少な
くともワイヤホンディングの壱効範曲を残し℃インナー
リード部と上記７クトリード都を区画する如く設けｂれ
る杷雑体とを具備することを特許とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189535A JPS5891650A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189535A JPS5891650A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891650A true JPS5891650A (ja) | 1983-05-31 |
Family
ID=16242924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189535A Pending JPS5891650A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891650A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60260142A (ja) * | 1984-06-06 | 1985-12-23 | Shinko Electric Ind Co Ltd | リ−ドフレ−ム |
| JPS62248246A (ja) * | 1986-04-21 | 1987-10-29 | Nec Corp | 半導体装置リ−ドフレ−ム |
-
1981
- 1981-11-26 JP JP56189535A patent/JPS5891650A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60260142A (ja) * | 1984-06-06 | 1985-12-23 | Shinko Electric Ind Co Ltd | リ−ドフレ−ム |
| JPS62248246A (ja) * | 1986-04-21 | 1987-10-29 | Nec Corp | 半導体装置リ−ドフレ−ム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710064A (en) | Method for manufacturing a semiconductor package | |
| HU216982B (hu) | Csiphordozó eszköz | |
| JPS56124247A (en) | Semiconductor device | |
| JPS5891650A (ja) | 半導体装置 | |
| US5389817A (en) | Semiconductor device having a flat jumper lead | |
| JPS56122156A (en) | Lead frame for semiconductor device | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| JPS5816339B2 (ja) | ハンドウタイソウチ | |
| JPS618960A (ja) | リ−ドフレ−ム | |
| US6913951B2 (en) | Method of making a lead-on-chip device | |
| JPS6017939A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS61139050A (ja) | リ−ドフレ−ム | |
| JPH032345B2 (ja) | ||
| JPS5412263A (en) | Semiconductor element and production of the same | |
| WO1998034277A9 (en) | Improved leadframe structure with preplated leads and process for manufacturing the same | |
| JPS60154650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS61140157A (ja) | 樹脂封止型半導体装置 | |
| JPS6455291A (en) | Integrated circuit device | |
| JPS5632748A (en) | Ic with bump and manufacture thereof | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPS5315070A (en) | Semiconductor device | |
| KR940008332B1 (ko) | 효율적인 서포트링구조를 가지는 반도체 패키지장치 | |
| JPS5988853A (ja) | Ｌｓｉパツケ−ジ | |
| JPS63951B2 (ja) |