JPS60260142A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS60260142A
JPS60260142A JP59116057A JP11605784A JPS60260142A JP S60260142 A JPS60260142 A JP S60260142A JP 59116057 A JP59116057 A JP 59116057A JP 11605784 A JP11605784 A JP 11605784A JP S60260142 A JPS60260142 A JP S60260142A
Authority
JP
Japan
Prior art keywords
plating
parts
lead
lead frame
gaps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59116057A
Other languages
English (en)
Other versions
JPH022293B2 (ja
Inventor
Mitsuhiro Miyazawa
宮澤 三宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP59116057A priority Critical patent/JPS60260142A/ja
Publication of JPS60260142A publication Critical patent/JPS60260142A/ja
Publication of JPH022293B2 publication Critical patent/JPH022293B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/042Etching

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はリードフレームに関し、一層詳細には、必要部
にのみ好適に部分めっきを施すことのできるリードフレ
ームに関するものである。
半導体装置用のリードフレームに施されるめっきは、銀
めっき、金めつき等の高価な貴金属めっきが多用される
ことから、コスト低減を図るべく、部分めっきが普及し
てきている。この部分めっきを行う場合、必要な部分の
みにめっきを施すために、一般にリードフレームの表面
側にはめっきエリアを囲んでマスク板で覆い、裏面側に
はめっき液が回らぬようにシールする裏当て板を押し当
ててめっきを行うようにしている。
第1図はこの場合のめっき装置であり、裏当て板10と
マスク板12とにより、リードフレーム14をシールし
ながら、ノズル16からめっき液を噴出させて部分めっ
きを行うものである。
ところでリードフレーム14は第2図に示すように、リ
ード部l゛8間に間隙があることから、破線で示すめっ
きエリアを除いて上記の裏当て板10とマスク板12と
を押し当てて弾性的にシールしても、上記間隙内入口部
分までは有効にシールが行えない。そのために上記間隙
を伝わってめっき液が矢印A方向に漏れ出し、第2図(
blに示されるようにめっきエリア外のリード部18端
面にまではみ出してめっきが施されることとなる。そし
てこのようなはみ出し部におけるめっき液は、両側を裏
当て板10とマスク板12とで囲まれているから、攪拌
条件や温度条件等のめっき条件に欠け、はめ出し部にお
けるめっき皮膜は密着性に劣るものとなり、そのために
同図fclに示されるように、半導体装置組立時の衝撃
などやサイクル的な熱変動などによって剥げて、リード
部間の短絡事故を招来する原因となっている。まためっ
きエリア外にまではみ出してめっきされるから、金ある
いは銀1等のめっき皮膜がそれだけ余計に付着し、コス
トの低減が図れないという欠点もある。
本発明は上記難点を解消すべくなされたものであり、そ
の目的とすることろは、必要なめっきエリア部にのみ好
適に部分めっきが行え、半導体装置としての信頼性向上
にも資することができ、さらにはコストの低減化を図る
ことのできるリードフレームを提供するにあり、その特
徴は、表側と裏側から挾まれて、マスク板で覆われない
めっきエリア部分が部分めっきされるリードフレームに
おいて、めっき液がリードフレームのリード間空隙に流
れ出さないように、前記めっきエリア外縁に当たる部位
に、隣接するリード部等のリードフレームパターン間の
空隙を埋めるタイバーを設けて成るところにある。
以下本発明の好適な実施例を添付図面に基づき詳細に説
明する。
第3図にリードフレーム20を示す。22はリード部、
24はステージ部、26はステージ部24を支持するス
テージサポートパーである。破線内は部分めっきを施す
部位のめっきエリアを示す。
リードフレーム20は通當のごとくプレス加工あるいは
エツチングによって形成する。
本発明において特徴的なことは、上記のめっきエリア外
縁に当たる部位に、隣接するり一ド部22間、およびリ
ード部22とステージサポートパー26との間の間隙を
埋めるタイバー28を残して、プレス加工あるいはエツ
チング処理しであることにある。
しかして上記のタイバー28によってリード部22問お
よびリード部22とステージサポートパー26との間の
間隙が埋められているから、前記の裏当て板10によっ
てリードフレーム20の裏面側をシールし、また表面側
は上記のめっきエリアを残してマスク板12によってシ
ールすることによって、めっきエリアが完全にシールさ
れ、めっき不要部のリード部22間等の間隙にめっき液
が漏れ出ることがなく、必要な部分のみに部分めっきを
行うことができるものである。
なおめっき終了後タイバー28を除去する必要があるも
のであるが、タイバー28の各リード部22およびステ
ージサポートパー26との接続基部に、リードフレーム
20を形成する際のプレス加工時に半剪断加工を施して
おくことによって、めっき終了後備かな外力によって容
易に除去することが可能である。
半剪断加工とは、第4図に概略的に示すように、タイバ
−28基部に、リード部22およびステージサポートパ
ー26との組織が不連続となるが破断には至らないよう
な剪断力を加えて段差を形成したのち押し戻す加工をい
う。
第5図はさらに他の実施例を示す。
本実施例においては、プレス加工等によってリード部2
2と連続する金属のタイバー28を残すのではなく、従
来のリードフレーム成形終了後に、めっきエリア外縁に
当たる部分に、リード部22間、リード部22とステー
ジサポートパー26間の間隙を埋めるように合成樹脂な
どによってブリッジしてタイバー30を設けたものであ
る。
本実施例においても前記と同様の作用効果を奏すること
は明らかである。
また本実施例においては、合成樹脂等が絶縁性を有する
ことからめっき終了後においてもタイバー30を除去す
る必要がないのみならず、リード部22を束ねる効果を
有し、特に昨今のようにリード部22が狭小な間隔で多
数本設けられているものにあっては、リード部22の変
形が防止され、リード部22相互間の短絡が阻止しうる
という相乗効果を奏するものである。
以上のように本発明によれば、必要なめっきエリア部の
みに好適に部分めっきが行え、コストの低減化を図るこ
とができるうえに、従来のようにめっきエリア外にはみ
出してめっきされためつき皮膜が剥がれて、リード部を
短絡するというおそれもなく、信頼性の高い半導体装置
として供することができるという著効を奏する。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施し得るのは
もちろんのことである。
【図面の簡単な説明】
第1図は部分めっき装置の概要を示す説明図、第2図は
リードフレームの従来の部分めっきの状態を示す説明図
、第3図は本発明に係るリード部し・−ムの部分図、第
4図は半剪断加工の状態を示す説明図、第5図はリード
フレームのさらに他の実施例を示す部分図である。 10・・・裏当て板、12・・・マスク板。 14・・・リードフレーム、16・・・ノズル。 18・・・リードs、 20・−・リードフレーム、2
2・・・リード部、24・・・ステージ部、26・・・
ステージサポートハー、28・・・タイバー、30・・
・タイバー。

Claims (1)

    【特許請求の範囲】
  1. 1、表側と裏側から挾まれて、マスク板で覆われないめ
    っきエリア部分が部分めっきされるリードフレームにお
    いて、めっき液がリードフレームのリード間空隙に流れ
    出さないように、前記めっきエリア外縁に当たる部位に
    、隣接するリード部等のリードフレームパターン間の空
    隙を埋めるタイバーを設けて成るリードフレーム。
JP59116057A 1984-06-06 1984-06-06 リ−ドフレ−ム Granted JPS60260142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59116057A JPS60260142A (ja) 1984-06-06 1984-06-06 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59116057A JPS60260142A (ja) 1984-06-06 1984-06-06 リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS60260142A true JPS60260142A (ja) 1985-12-23
JPH022293B2 JPH022293B2 (ja) 1990-01-17

Family

ID=14677633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59116057A Granted JPS60260142A (ja) 1984-06-06 1984-06-06 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS60260142A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148668A (ja) * 1986-12-11 1988-06-21 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
US5014112A (en) * 1985-11-12 1991-05-07 Texas Instruments Incorporated Semiconductor integrated circuit device having mirror image circuit bars bonded on opposite sides of a lead frame
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
US6656275B2 (en) 2000-04-27 2003-12-02 Shinko Electric Industries Co., Ltd. Partial plating system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223270A (en) * 1975-08-15 1977-02-22 Dainippon Printing Co Ltd Method of manufacturing lead frames for semiconductors
JPS53125938A (en) * 1977-04-12 1978-11-02 Toshiba Corp Plating method of lead frame
JPS5891650A (ja) * 1981-11-26 1983-05-31 Toshiba Corp 半導体装置
JPS58127356A (ja) * 1982-01-26 1983-07-29 Nippon Texas Instr Kk 半導体集積回路の樹脂封止法およびそのために用いるリ−ドフレ−ム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223270A (en) * 1975-08-15 1977-02-22 Dainippon Printing Co Ltd Method of manufacturing lead frames for semiconductors
JPS53125938A (en) * 1977-04-12 1978-11-02 Toshiba Corp Plating method of lead frame
JPS5891650A (ja) * 1981-11-26 1983-05-31 Toshiba Corp 半導体装置
JPS58127356A (ja) * 1982-01-26 1983-07-29 Nippon Texas Instr Kk 半導体集積回路の樹脂封止法およびそのために用いるリ−ドフレ−ム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014112A (en) * 1985-11-12 1991-05-07 Texas Instruments Incorporated Semiconductor integrated circuit device having mirror image circuit bars bonded on opposite sides of a lead frame
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
JPS63148668A (ja) * 1986-12-11 1988-06-21 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
US6656275B2 (en) 2000-04-27 2003-12-02 Shinko Electric Industries Co., Ltd. Partial plating system

Also Published As

Publication number Publication date
JPH022293B2 (ja) 1990-01-17

Similar Documents

Publication Publication Date Title
JPS6396947A (ja) 半導体装置用リ−ドフレ−ム
DE19618976A1 (de) Mit Harz abgedichtete Halbleitervorrichtung
JPS60260142A (ja) リ−ドフレ−ム
JPS63239967A (ja) 樹脂封止型半導体装置及びその製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
JP2648353B2 (ja) リードフレームの製造方法
KR100243369B1 (ko) 연속적인 리드프레임 제조방법
JPS6017939A (ja) 半導体装置用リ−ドフレ−ム
JP2704128B2 (ja) 半導体装置用リードフレームおよびその製造方法
JP3195080B2 (ja) リードフレームの製造方法
JPS61134044A (ja) 半導体装置
JPH0758267A (ja) リードフレーム
JPS61156845A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2582683B2 (ja) リードフレーム
JPH06291232A (ja) リードフレーム及びその製造方法
JPH03159163A (ja) リードフレーム
JP2648354B2 (ja) リードフレームの製造方法
JPS60251634A (ja) 半導体装置の製造方法
JP2710600B2 (ja) 半導体装置の製造方法
JPH03209752A (ja) リードフレームの製造方法
JP2616685B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05343477A (ja) Tabテープおよびモールドパッケージの製造方法
JPS63237452A (ja) 半導体装置用リ−ドフレ−ム
JPS6020931Y2 (ja) 半導体装置
JPS60154650A (ja) 半導体装置用リ−ドフレ−ム