JPS5892296A - 厚膜集積回路装置 - Google Patents
厚膜集積回路装置Info
- Publication number
- JPS5892296A JPS5892296A JP19159681A JP19159681A JPS5892296A JP S5892296 A JPS5892296 A JP S5892296A JP 19159681 A JP19159681 A JP 19159681A JP 19159681 A JP19159681 A JP 19159681A JP S5892296 A JPS5892296 A JP S5892296A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- thick film
- film integrated
- film
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、厚膜集積回路装置に関するものであり、特に
装置の内部回路同士の間および装置内部と外部との間を
確実に静電シールドしてなり、製造工程が多くなく、し
かも高集積度の新規な厚膜集積回路装置を提供しようと
するものである。
装置の内部回路同士の間および装置内部と外部との間を
確実に静電シールドしてなり、製造工程が多くなく、し
かも高集積度の新規な厚膜集積回路装置を提供しようと
するものである。
混成集積回路装置は、セラミック基板上に配線膜、受動
素子構成膜等を形成し、その配線膜、受動素子膜にトラ
ンジスタチップ、集積回路チップ等をボンディングして
な・るものであり、種々の電子機器等に用いられる。
素子構成膜等を形成し、その配線膜、受動素子膜にトラ
ンジスタチップ、集積回路チップ等をボンディングして
な・るものであり、種々の電子機器等に用いられる。
ところで、混成集積回路装置に高利得増幅回路、高周波
回路等がある場合、発振防止等のため静電シールドをす
ることが必要となる。そのような場合は従来においては
、混成集積回路装置をシールドケース内に設けるように
したり、あるいは混成集積回路装置の適宜な位置にシー
ルド板を設けたりしていた。
回路等がある場合、発振防止等のため静電シールドをす
ることが必要となる。そのような場合は従来においては
、混成集積回路装置をシールドケース内に設けるように
したり、あるいは混成集積回路装置の適宜な位置にシー
ルド板を設けたりしていた。
また、混成集積回路装置の基板の裏面にアルミニウム、
ステンレス等からなる金属筐体を固着し、これをシール
ド用接地電極とすることも試もみられた。
ステンレス等からなる金属筐体を固着し、これをシール
ド用接地電極とすることも試もみられた。
しかしながら、これらの混成集積回路装置は静電シール
ドするためにシールド板等の比較的重く且つ嵩張る部材
を必要とし２更に、実際に混成集積回路装置を電子機器
に組み込む場合に工数を要する。特に、厚膜集積回路装
置の基板裏面に金属筐体を固着してなるものは装置の製
造工程が比較的多くなるという問題があった。
ドするためにシールド板等の比較的重く且つ嵩張る部材
を必要とし２更に、実際に混成集積回路装置を電子機器
に組み込む場合に工数を要する。特に、厚膜集積回路装
置の基板裏面に金属筐体を固着してなるものは装置の製
造工程が比較的多くなるという問題があった。
本発明は、このような事情に鑑みなされたもので、装置
の内部回路同士の間および装置内部と外部との間を確実
に静電シールドしてなり、製造工数が徒らに多くなく、
しかも高集積度の新規な厚膜集積回路装置を提供するこ
とを目的としている。
の内部回路同士の間および装置内部と外部との間を確実
に静電シールドしてなり、製造工数が徒らに多くなく、
しかも高集積度の新規な厚膜集積回路装置を提供するこ
とを目的としている。
この目的は、絶縁基板の一方の主面上に配線導体膜、受
動素子構成膜およびこれらの膜に接続された電気部品か
らなる電子回路を構成し他方の主面上に静電シールド用
導体膜を形成した複数の厚膜集積回路板の周縁ないしは
内側に、導体膜か（なる凹状ないしはスルーホール状の
連結線接続部を複数個ずつ形成し、複数個の厚膜集積回
路板を各回路板に設けられた前記各連結線接続部同士の
位置が互いに整合されるように重ね合わせ、互いに整合
された連結線接続部同士をそれぞれに半田付された１つ
の導電性連結線によって連結してなり、上記連結線の少
なくとも１本を、各厚膜集積回路の静電シールド用導体
膜と電気的に接続せしめてなることにより達成できる。
動素子構成膜およびこれらの膜に接続された電気部品か
らなる電子回路を構成し他方の主面上に静電シールド用
導体膜を形成した複数の厚膜集積回路板の周縁ないしは
内側に、導体膜か（なる凹状ないしはスルーホール状の
連結線接続部を複数個ずつ形成し、複数個の厚膜集積回
路板を各回路板に設けられた前記各連結線接続部同士の
位置が互いに整合されるように重ね合わせ、互いに整合
された連結線接続部同士をそれぞれに半田付された１つ
の導電性連結線によって連結してなり、上記連結線の少
なくとも１本を、各厚膜集積回路の静電シールド用導体
膜と電気的に接続せしめてなることにより達成できる。
以下、本発明を添付図面に示した実施例に従って詳細に
説明する。
説明する。
第１図乃至第３図は、本発明の一実施例の構成を示すも
のであり、図において、１，１・・・・・・は厚膜集積
回路板であり、それぞれ円板状の例えばセラミック基板
等からなる絶縁基板２の一方の主面（表面）に配線導体
膜３，３・・・・・・、および抵抗構成膜４．コンデン
サ電極構成膜５．コンデンサ誘電体構成膜６等の受動素
子構成膜を形成し、絶縁基板２の他方の主面（裏面）に
メツシュ状の静電シールド用導体膜７を形成してなるも
のである。
のであり、図において、１，１・・・・・・は厚膜集積
回路板であり、それぞれ円板状の例えばセラミック基板
等からなる絶縁基板２の一方の主面（表面）に配線導体
膜３，３・・・・・・、および抵抗構成膜４．コンデン
サ電極構成膜５．コンデンサ誘電体構成膜６等の受動素
子構成膜を形成し、絶縁基板２の他方の主面（裏面）に
メツシュ状の静電シールド用導体膜７を形成してなるも
のである。
８．８・・・・・・は各厚膜集積回路板１，１・・・・
・・の周縁に例えば、等間隔をおいて設けられた連結線
接続部で、絶縁基板２，２・・・・・・の周縁に弧状の
切欠９゜９ ・・・を形成し、該切欠９，９・・・・・
・の上下両周縁に前記導体膜３，３・・・・・・と同質
の導体膜１０ 、１０・・・・・・を形成し、更にその
切欠面に上下の導体膜１０゜１０同士を接続する側面導
体膜１１ 、１１・・・・・・を形成する”ことによっ
て設けることができる。
・・の周縁に例えば、等間隔をおいて設けられた連結線
接続部で、絶縁基板２，２・・・・・・の周縁に弧状の
切欠９゜９ ・・・を形成し、該切欠９，９・・・・・
・の上下両周縁に前記導体膜３，３・・・・・・と同質
の導体膜１０ 、１０・・・・・・を形成し、更にその
切欠面に上下の導体膜１０゜１０同士を接続する側面導
体膜１１ 、１１・・・・・・を形成する”ことによっ
て設けることができる。
１２ 、１２・・・・・・は、厚膜集積回路板１，１．
１の配線導体膜３，３・・・・・・に半田付されたコン
デンサチップ、１３ 、１３・・・・・・は厚膜集積回
路板１．１・・・・・・の配線導体膜３，３にボンディ
ングされた集積回路チップで、その各電極はコ１ネクタ
線１４ 、１４・・・・・・を介して配線導体膜３，３
・・・・・・に接続されており、そしてチップ表面およ
び線接続部上は適宜な絶縁性材料で保護されている。１
５はトランジスタで、そのリード線１６ 、１６・・・
・・・は配線導体膜３，３・・・・・・に半田付されて
いる。１７ 、１７・・・・・は、金属からな □る
連結線であり、これによって、上記厚膜集積回路板が互
いにある間隔をおいて重ね台わされた状態に保たれてい
る。すなわち、集積回路板１，１・・・・・の周縁に設
けられた各連結線接続部８，８・・・・・・が他の各集
積回路板１．１・・・・・・の周縁に設けられた各連結
線接続部８，８・・・・・・と整合するように全部の厚
膜集積回路板１，１・・・・・を互いにある間隔をおい
て重ね合わぜ、その状態で、互いに整合された複数個（
厚膜集積回路板１の数と同数）の連結線接続部８，８・
・・−・・に一つの連結線を添わせ、該連結線１７と各
連結線接続部８，８・・・・・・とを互いに必要に応じ
半田付することを順次繰返すことによって厚膜集積回路
を形成してなる。１８は、半田を示す。そして、複数個
の厚膜集積回路板１，１・・・・・同士を互いに連結す
る複数の連結線１７ 、１７・・・・・・のうちの一部
は、各集積回路板１，１・・・・・・の裏面に設けられ
た静電シールド用導体膜７，７・ ・と電気的に接続さ
れ且つ接地されている。なお、連結線１７ 、１７・・
、・・・のうちのある一部は、単に厚膜集積回路板１．
１ ・・同士を機械的如連結するにすぎないものとして
利用されているが、他の一部は異なる厚膜集積回路板１
，１・・・・・・の回路同士を互いに電気的に連結する
配線としても利用されている。
１の配線導体膜３，３・・・・・・に半田付されたコン
デンサチップ、１３ 、１３・・・・・・は厚膜集積回
路板１．１・・・・・・の配線導体膜３，３にボンディ
ングされた集積回路チップで、その各電極はコ１ネクタ
線１４ 、１４・・・・・・を介して配線導体膜３，３
・・・・・・に接続されており、そしてチップ表面およ
び線接続部上は適宜な絶縁性材料で保護されている。１
５はトランジスタで、そのリード線１６ 、１６・・・
・・・は配線導体膜３，３・・・・・・に半田付されて
いる。１７ 、１７・・・・・は、金属からな □る
連結線であり、これによって、上記厚膜集積回路板が互
いにある間隔をおいて重ね台わされた状態に保たれてい
る。すなわち、集積回路板１，１・・・・・の周縁に設
けられた各連結線接続部８，８・・・・・・が他の各集
積回路板１．１・・・・・・の周縁に設けられた各連結
線接続部８，８・・・・・・と整合するように全部の厚
膜集積回路板１，１・・・・・を互いにある間隔をおい
て重ね合わぜ、その状態で、互いに整合された複数個（
厚膜集積回路板１の数と同数）の連結線接続部８，８・
・・−・・に一つの連結線を添わせ、該連結線１７と各
連結線接続部８，８・・・・・・とを互いに必要に応じ
半田付することを順次繰返すことによって厚膜集積回路
を形成してなる。１８は、半田を示す。そして、複数個
の厚膜集積回路板１，１・・・・・同士を互いに連結す
る複数の連結線１７ 、１７・・・・・・のうちの一部
は、各集積回路板１，１・・・・・・の裏面に設けられ
た静電シールド用導体膜７，７・ ・と電気的に接続さ
れ且つ接地されている。なお、連結線１７ 、１７・・
、・・・のうちのある一部は、単に厚膜集積回路板１．
１ ・・同士を機械的如連結するにすぎないものとして
利用されているが、他の一部は異なる厚膜集積回路板１
，１・・・・・・の回路同士を互いに電気的に連結する
配線としても利用されている。
以上詳述したように１本発明に係る厚膜集積回路装置は
、絶縁基板の一方の主面上に配線導体膜、受動素子構成
膜およびこれらの膜に接続された電気部品からなる電子
回路を構成し他方の主面上に静電ンールド用導体膜を形
成した複数の厚膜集積回路板の周縁ないしは内側に、導
体膜からなる凹状ないしはスルーホール状の連結線接続
部を複数個ずつ形成し、複数個の回路板を各回路板に設
けられた前記各連結線接続部同士の位置が互いに整合さ
れるように重ね合わせ、互いに整合された連結線接続部
同士をそれぞれに半田付された１つの導電性連結線によ
って連結してなり、Ｉ−記述結線の少なくとも１本を各
厚膜集積回路の静電シールド用導体膜と電気的に接続し
てなるものであるから、各回路板の裏面（主面）に設け
られた静電シールド用導体膜によって、各回路板内の電
子回路をそれぞれ他の回路板の電子回路および厚膜集積
回路装置外部の電子回路から静電シールドすることがで
きる。従って、発振、電波障害等を生じないようにする
ことができる。
、絶縁基板の一方の主面上に配線導体膜、受動素子構成
膜およびこれらの膜に接続された電気部品からなる電子
回路を構成し他方の主面上に静電ンールド用導体膜を形
成した複数の厚膜集積回路板の周縁ないしは内側に、導
体膜からなる凹状ないしはスルーホール状の連結線接続
部を複数個ずつ形成し、複数個の回路板を各回路板に設
けられた前記各連結線接続部同士の位置が互いに整合さ
れるように重ね合わせ、互いに整合された連結線接続部
同士をそれぞれに半田付された１つの導電性連結線によ
って連結してなり、Ｉ−記述結線の少なくとも１本を各
厚膜集積回路の静電シールド用導体膜と電気的に接続し
てなるものであるから、各回路板の裏面（主面）に設け
られた静電シールド用導体膜によって、各回路板内の電
子回路をそれぞれ他の回路板の電子回路および厚膜集積
回路装置外部の電子回路から静電シールドすることがで
きる。従って、発振、電波障害等を生じないようにする
ことができる。
また、本発明に係る厚膜集積回路装置によれば、従来の
ように厚膜集積回路板にそれと別体の静電シールド用部
材を取付けることによって静電シールドを行なうのでは
なく、厚膜集積回路板を形成する過程で裏面に一体的に
形成された静電ンールド用導体膜によって静電シールド
を行なうので、静電シールドをするために厚膜集積回路
装置自体の製造工数が徒に増大したり、あるいは厚膜集
積回路装置の電子機器への組込みに要する工数が増大し
たりすることを回避することができる。
ように厚膜集積回路板にそれと別体の静電シールド用部
材を取付けることによって静電シールドを行なうのでは
なく、厚膜集積回路板を形成する過程で裏面に一体的に
形成された静電ンールド用導体膜によって静電シールド
を行なうので、静電シールドをするために厚膜集積回路
装置自体の製造工数が徒に増大したり、あるいは厚膜集
積回路装置の電子機器への組込みに要する工数が増大し
たりすることを回避することができる。
更にまた、本発明によれば、本来的に回路の集積密度の
高い複数の厚膜集積回路板を更に互いに重ね合わせるよ
うにしたので、厚膜集積回路装置の回路の集積度を著し
く向上させることができる。
高い複数の厚膜集積回路板を更に互いに重ね合わせるよ
うにしたので、厚膜集積回路装置の回路の集積度を著し
く向上させることができる。
なお、本発明は、上述した実施例に何ら限定されるもの
ではなく、種々の態様での変形実施が可能である。
ではなく、種々の態様での変形実施が可能である。
例えば、上述の実施例においては、各連結線接続部８．
８・・・・・・は、厚膜集積回路板１．１・・・・・・
の周縁を凹状に切欠くようにしてなるものであるが、厚
膜集積回路板１，１・・・・・・内側にスルーホールを
形成し、該スルーホール内面および上下両周縁部に導体
膜を形成することによって設けるようにしてもよい。
８・・・・・・は、厚膜集積回路板１．１・・・・・・
の周縁を凹状に切欠くようにしてなるものであるが、厚
膜集積回路板１，１・・・・・・内側にスルーホールを
形成し、該スルーホール内面および上下両周縁部に導体
膜を形成することによって設けるようにしてもよい。
また、上記実施例においては、静電シールド用導体膜７
は、そのパターンがメツシュ状にされているが、厚膜集
積回路板１，１・・・・・・の裏面の殆んどを覆うよう
に形成してもよい。但し、メツシュ状にした方が導体膜
の材料が少なくて済み、その公経済的であり、しかも静
電シールド効果は、低下しないので、メツシュ状にした
方がより好ましいといえる。
は、そのパターンがメツシュ状にされているが、厚膜集
積回路板１，１・・・・・・の裏面の殆んどを覆うよう
に形成してもよい。但し、メツシュ状にした方が導体膜
の材料が少なくて済み、その公経済的であり、しかも静
電シールド効果は、低下しないので、メツシュ状にした
方がより好ましいといえる。
更にまた、上述した実施例においては、各厚膜集積回路
板１，１・・・・・・が円形であるが、必ずしもそのよ
うにする必要はなく、例えば、矩形状にしてもよいこと
は勿論である。
板１，１・・・・・・が円形であるが、必ずしもそのよ
うにする必要はなく、例えば、矩形状にしてもよいこと
は勿論である。
図面は、いずれも厚膜集積回路装置の一実施例の構成を
示すもので、第１図は縦断面図、第２図は底面図、第３
図は斜視図である。 ｌ・・・・・・厚膜集積回路板、 ２・・・・・・絶
縁基板、３・・・・・・配線導体膜、 ｊ、 ５ 、６
・・・・・・受動素子構成膜、 ７・・・・・静電シー
ルド用導体膜、８・・ゾ・連結線接続部、 ９・・・
・・切欠、１０ 、１１・・・・・・導体膜、 １２
、１３ 、１５・・・・・電子部品、１７・・・・・・
連結線、 秦 ｌ 図 第 ３ 図
示すもので、第１図は縦断面図、第２図は底面図、第３
図は斜視図である。 ｌ・・・・・・厚膜集積回路板、 ２・・・・・・絶
縁基板、３・・・・・・配線導体膜、 ｊ、 ５ 、６
・・・・・・受動素子構成膜、 ７・・・・・静電シー
ルド用導体膜、８・・ゾ・連結線接続部、 ９・・・
・・切欠、１０ 、１１・・・・・・導体膜、 １２
、１３ 、１５・・・・・電子部品、１７・・・・・・
連結線、 秦 ｌ 図 第 ３ 図
Claims (2)
- （１）絶縁基板の一方の主面上に配線導体膜、受動素子
構成膜およびこれらの膜に接続された電気部品からなる
電子回路を構成し他方の主面上に静電シールド用導体膜
を形成した複数の厚膜集積回路板の周縁ないしは内側に
、導体膜からなる凹状ないしはスルーホール状の連結線
接続部を複数個ずつ形成し、複数個の厚膜集積回路板を
各回路板に設けられた前記各連結線接続部同士の位置が
互いに整合されるように重ね合わせ、互いに整合された
連結線接続部同士をそれぞれに半田付された１つの導電
性連結線によって連結してなり、上記連結線の少なくと
も１本を各厚膜集積回路の静電シールド用導体膜と電気
的に接続せしめてなることを特徴とする厚膜集積回路装
置。 - （２）静電シールド用導体膜がメツシュ状のパターンを
有していることを特徴とする特許請求の範囲第１項記載
の厚膜集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19159681A JPS5892296A (ja) | 1981-11-28 | 1981-11-28 | 厚膜集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19159681A JPS5892296A (ja) | 1981-11-28 | 1981-11-28 | 厚膜集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892296A true JPS5892296A (ja) | 1983-06-01 |
Family
ID=16277262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19159681A Pending JPS5892296A (ja) | 1981-11-28 | 1981-11-28 | 厚膜集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892296A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529274U (ja) * | 1978-08-17 | 1980-02-26 |
-
1981
- 1981-11-28 JP JP19159681A patent/JPS5892296A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529274U (ja) * | 1978-08-17 | 1980-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08125379A (ja) | シールド装置 | |
| JPH05343878A (ja) | 高密度回路モジュールの製造方法 | |
| JP3082579B2 (ja) | シールドケース | |
| US6933805B1 (en) | High density capacitor filter bank with embedded faraday cage | |
| JPS5892296A (ja) | 厚膜集積回路装置 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JPS58105320A (ja) | 信号線付バスライン装置 | |
| JPS5835993A (ja) | プリント配線基板 | |
| JPS6210056B2 (ja) | ||
| JP2785502B2 (ja) | プリント基板 | |
| JP2504456B2 (ja) | 回路基板装置 | |
| JP2576687Y2 (ja) | 積層集積部品の実装構造 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JP2001339137A (ja) | 面実装型電子回路ユニット | |
| JP2827950B2 (ja) | 混成集積回路装置 | |
| JPH0590440A (ja) | 両面実装基板用リードレスパツケージケース | |
| JPH01185998A (ja) | 高周波回路基板装置 | |
| JPS613499A (ja) | 電子部品 | |
| JPS60138951A (ja) | 混成集積回路 | |
| JPS6344317B2 (ja) | ||
| JPH0793511B2 (ja) | 高密度回路モジュール | |
| JPH0289397A (ja) | 高周波回路装置 | |
| JPS63288097A (ja) | 高周波回路基板 | |
| JPS58131638U (ja) | 混成集積回路装置 |