JPS5892874A - 論理回路試験装置 - Google Patents
論理回路試験装置Info
- Publication number
- JPS5892874A JPS5892874A JP56190305A JP19030581A JPS5892874A JP S5892874 A JPS5892874 A JP S5892874A JP 56190305 A JP56190305 A JP 56190305A JP 19030581 A JP19030581 A JP 19030581A JP S5892874 A JPS5892874 A JP S5892874A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- data
- tested
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 100
- 238000012795 verification Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、論理回路試験ｉ＆置、特にインサーキットテ
スタ方式の論理回路試験装置に関する。
スタ方式の論理回路試験装置に関する。
従来の論理回路試験装置は、回路基板上の入力痛手ＶＣ
試験データを印加し回路基板の出力端子、または、基板
上の被試験回路となっている集積回路の出力端子から出
力信号を読みとる機能に験方式の論理回路試験装置と、
基板上の被ＫＭＩＦ！１路となっている集積回路の入力
端子に直接試験データを印加しこの被試験回路の出力端
子がらの出力信号を直＊ ｉｔ 側するインサーキット
テスタ方式の論理回路試験装置とがある。
試験データを印加し回路基板の出力端子、または、基板
上の被試験回路となっている集積回路の出力端子から出
力信号を読みとる機能に験方式の論理回路試験装置と、
基板上の被ＫＭＩＦ！１路となっている集積回路の入力
端子に直接試験データを印加しこの被試験回路の出力端
子がらの出力信号を直＊ ｉｔ 側するインサーキット
テスタ方式の論理回路試験装置とがある。
従来の機能試験方式のＷＭ理回路試験装置は、回路基板
への試験テークの入力が回路基板上の入力端子のみに限
られているため１回路基板に搭載された被試験回路とな
っている集積回路の島集積化に伴ない試験プログラムの
発生が著しく因離になるという欠点があった。
への試験テークの入力が回路基板上の入力端子のみに限
られているため１回路基板に搭載された被試験回路とな
っている集積回路の島集積化に伴ない試験プログラムの
発生が著しく因離になるという欠点があった。
このため、試験プログラムの発生を宕鵞にするインサー
キット方式の論理回路試験装置が考えられた。
キット方式の論理回路試験装置が考えられた。
従来のインサーキットテスタ方式の論理回路試験装置は
１回路基板上の被試験回路となった各集積回路に直接試
験プログラムを印加しｉ試験回路からの出力を直接鉄銅
すできるように１回路基板上に搭載される集権回路の多
少にかかわらず個々に試験できるため常に、回路の試験
が容易にできうるという長所を有する。しかし、試験デ
ータを印加し、１ｉ４６１１４するためのデータ印加観
測照合手段としてはＩＣクリ、ブ方式かフィクスナヤ万
式によるため、ＩＣクリップ方式の場合には多大の人手
介入を資’ｔ、、試験時間が長くかかるという欠点を有
し一方のフィクス１ヤ方式の場合には、集積回路搭載の
回路基板毎に別々のフィクス干ヤを準備しなければなら
ず、多大の費用がかかるという欠点がめった。
１回路基板上の被試験回路となった各集積回路に直接試
験プログラムを印加しｉ試験回路からの出力を直接鉄銅
すできるように１回路基板上に搭載される集権回路の多
少にかかわらず個々に試験できるため常に、回路の試験
が容易にできうるという長所を有する。しかし、試験デ
ータを印加し、１ｉ４６１１４するためのデータ印加観
測照合手段としてはＩＣクリ、ブ方式かフィクスナヤ万
式によるため、ＩＣクリップ方式の場合には多大の人手
介入を資’ｔ、、試験時間が長くかかるという欠点を有
し一方のフィクス１ヤ方式の場合には、集積回路搭載の
回路基板毎に別々のフィクス干ヤを準備しなければなら
ず、多大の費用がかかるという欠点がめった。
不発明の目的はインサーキットテスタ方式の論理回路試
験装置のデータ印加観測照合部と被試験回路との相対位
置を可変にすることにより、たかだか被試験回路そのも
のの物理的形状の櫨類のみのデータ印加観測照合手段で
１ＩｉＪ紀ｗｌＩＫ験回路を試験することができるよう
になシ１回路基板の檀類母にフイクスチャを必要とする
従来の方式に比べて、フィクスチャ費用の多大の削？［
ｒ？はかることができ、筐た、ＩＣクリップ方式にくら
べ試験データの印加および観測を自動釣に行なえるよう
にすることによシ多大の人手工数削減をはかることがで
きる論理回路試験装ｆｋｆ提供することにある。
験装置のデータ印加観測照合部と被試験回路との相対位
置を可変にすることにより、たかだか被試験回路そのも
のの物理的形状の櫨類のみのデータ印加観測照合手段で
１ＩｉＪ紀ｗｌＩＫ験回路を試験することができるよう
になシ１回路基板の檀類母にフイクスチャを必要とする
従来の方式に比べて、フィクスチャ費用の多大の削？［
ｒ？はかることができ、筐た、ＩＣクリップ方式にくら
べ試験データの印加および観測を自動釣に行なえるよう
にすることによシ多大の人手工数削減をはかることがで
きる論理回路試験装ｆｋｆ提供することにある。
本発明の論理回路試験装置は、回路基板上に搭載された
被試験回路の入力端子′ＶＣ直接直接試験メータ加する
とともに前記被試験回路の出力端子からの出力信号を直
接観測することのできるデータ印加観沖ｊ照合手段と、
＠紀被試験回路と前記データ印加観測照合手段との相対
位置関係を自由に制御できる移動手段とを含んで構成さ
れる。
被試験回路の入力端子′ＶＣ直接直接試験メータ加する
とともに前記被試験回路の出力端子からの出力信号を直
接観測することのできるデータ印加観沖ｊ照合手段と、
＠紀被試験回路と前記データ印加観測照合手段との相対
位置関係を自由に制御できる移動手段とを含んで構成さ
れる。
すなわち、本発明の論理回路試験装置は、回路基板上に
搭載された被試験回路となっている集積回路の入力端子
に直接試験データを印加しかつ該被試験回路の出力端子
からの出力信号を直接観測することのできるデータ印加
観測照合手段と、前記集積回路と＃Ｉ紀データ印加観測
照合手段との相対位置関係を自由に制御できる移動手段
とから構ｊ： 成され、前記データ印加１１ｉ側照合手段は回路基板上
の全集積回路に対してたかだか集積回路そのものの物理
形状の［９だけ用意されるのみで十分である。
搭載された被試験回路となっている集積回路の入力端子
に直接試験データを印加しかつ該被試験回路の出力端子
からの出力信号を直接観測することのできるデータ印加
観測照合手段と、前記集積回路と＃Ｉ紀データ印加観測
照合手段との相対位置関係を自由に制御できる移動手段
とから構ｊ： 成され、前記データ印加１１ｉ側照合手段は回路基板上
の全集積回路に対してたかだか集積回路そのものの物理
形状の［９だけ用意されるのみで十分である。
次に１本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の一実施例を示すブロプク図で、第１図
に示す論理回路試験装置は被試験回路２０２゜２０３と
この被試験回路ｉ”０２ 、２０３を搭載した回路基板
２０１と、この回路基板２０１を搭載し、水平−向（前
後方向Ｘおよび左右方向Ｙ）に移動できる基板用のフイ
クスチャ２００とフィクスチャ２００の水平方向の移動
を司る水平移動装置１２１０と、被試験回路２０２，２
０３に試験用の試験データを印加しかつ被試験回路２０
２，２０３からの出力信号を観測することができるとと
もに垂直方向２に移動することのできるテストヘッド１
００と、このテストヘッド１００の垂直方向２の移動を
司る垂直移動装置１１０と、テストヘッド１００に被試
験回路２０２．２０３への試験データを供給し、観測さ
れた出力信号を照合するデータ印加観測照合装＆３００
と、垂直移動装＆１１０、水平移動装置１２１０および
データ印加観測照合部ｗ３００を制御するコントローラ
４００と、試験パターン（入力および出力期待値）や被
試験回路２０２．２０３とテストヘッド１００との相対
位置情報等を内蔵する記憶装置４１０とからなる。
に示す論理回路試験装置は被試験回路２０２゜２０３と
この被試験回路ｉ”０２ 、２０３を搭載した回路基板
２０１と、この回路基板２０１を搭載し、水平−向（前
後方向Ｘおよび左右方向Ｙ）に移動できる基板用のフイ
クスチャ２００とフィクスチャ２００の水平方向の移動
を司る水平移動装置１２１０と、被試験回路２０２，２
０３に試験用の試験データを印加しかつ被試験回路２０
２，２０３からの出力信号を観測することができるとと
もに垂直方向２に移動することのできるテストヘッド１
００と、このテストヘッド１００の垂直方向２の移動を
司る垂直移動装置１１０と、テストヘッド１００に被試
験回路２０２．２０３への試験データを供給し、観測さ
れた出力信号を照合するデータ印加観測照合装＆３００
と、垂直移動装＆１１０、水平移動装置１２１０および
データ印加観測照合部ｗ３００を制御するコントローラ
４００と、試験パターン（入力および出力期待値）や被
試験回路２０２．２０３とテストヘッド１００との相対
位置情報等を内蔵する記憶装置４１０とからなる。
次に、第１図に示す論理試験装置を用いて回路基板２０
１上の集積回路である被試験回路２０２の試験について
説明する。
１上の集積回路である被試験回路２０２の試験について
説明する。
まず、回路基板２０１をフイクスチャ２００に搭載し、
標準の電源電圧／ Ｇ ｌ０ＵＮＤ １ｔ−フィクスチ
ャ２００より供給する。
標準の電源電圧／ Ｇ ｌ０ＵＮＤ １ｔ−フィクスチ
ャ２００より供給する。
次にコントローラ４００が記憶装＆４１０から読み出し
た相対位置情報に基き被試験回路２０２とテストヘッド
１００との相対位置をＮＩＭＬ、テストへ。
た相対位置情報に基き被試験回路２０２とテストヘッド
１００との相対位置をＮＩＭＬ、テストへ。
ド１００の信号印加値測趨子が被試験回路２０２０入力
端子と接触するようにする。接触を確実にするためにテ
ストへ、ラド１０ＧにＩＣクリ、プ状の構造を持たせる
ことも一つの方法である。
端子と接触するようにする。接触を確実にするためにテ
ストへ、ラド１０ＧにＩＣクリ、プ状の構造を持たせる
ことも一つの方法である。
次に、記憶装ｆ１４１０から試験データをコントローラ
４００がよみ出し、データ印加嵌測照合装＊ａＯＯが試
験データを被試験回路２０２にテストヘッド１００経出
で”１４Ｊ加し、出力信号をテストへ、ド１００経由で
観測しあらかじめ持っている期待出力とつきめ゛わせて
照合し、被試験回路２０２の試験を行なう。
４００がよみ出し、データ印加嵌測照合装＊ａＯＯが試
験データを被試験回路２０２にテストヘッド１００経出
で”１４Ｊ加し、出力信号をテストへ、ド１００経由で
観測しあらかじめ持っている期待出力とつきめ゛わせて
照合し、被試験回路２０２の試験を行なう。
ひとつの被試験回路の試験がおわると、テストヘッド１
００は被試験回路２０２からはなれる。
００は被試験回路２０２からはなれる。
次に、＃ｒ２憶装置４１０から読み出された相対位置情
報に基き１次の被試験回路２０３の試験をするために、
水平移動装置２１０によりフィクスチャ２００が水平方
向に移動し、被試験回路２０３はテストへラド１００の
真下に位置づけられる。
報に基き１次の被試験回路２０３の試験をするために、
水平移動装置２１０によりフィクスチャ２００が水平方
向に移動し、被試験回路２０３はテストへラド１００の
真下に位置づけられる。
次いで、テストへラド１００が垂直移動装置１１０によ
り垂直方向Ｚｌｌｌ動し、テストヘッド１００の端子と
被試験回路２０３の入力端子が接触する。
り垂直方向Ｚｌｌｌ動し、テストヘッド１００の端子と
被試験回路２０３の入力端子が接触する。
以下、同様にして被試験回路２０３の試験が被試験が被
試験回路２０２と同僚に行なわれる。
試験回路２０２と同僚に行なわれる。
第２図は、テストヘッド１００の概略を示す上面図で、
第２図に示すテストへ、ド１００は被試験回路の物理形
状の徳類毎の接触端子部１０１．１０２（例えばＩＣク
リ、プ状のもの）と、被試験回路の形状にあわせて端子
部を回転させる回転機構１０９とからなる。
第２図に示すテストへ、ド１００は被試験回路の物理形
状の徳類毎の接触端子部１０１．１０２（例えばＩＣク
リ、プ状のもの）と、被試験回路の形状にあわせて端子
部を回転させる回転機構１０９とからなる。
物理形状が異なっていても、同一の接触端子部１０１．
１０２ですませることのできる場合（１６ピンＤＩＰ用
のものを１４ビンＤＩＰ用ＩＣに中いる場合など）は接
触端子部１０１．１０２の種類はｗｔｙ験回路２０２．
２０３の物理形状の一類数より少なくできる。
１０２ですませることのできる場合（１６ピンＤＩＰ用
のものを１４ビンＤＩＰ用ＩＣに中いる場合など）は接
触端子部１０１．１０２の種類はｗｔｙ験回路２０２．
２０３の物理形状の一類数より少なくできる。
さて、不発明の論理回路試験装置金柑いて試験を行なう
とＩＣクリ、プによる場合と比べると個々の回路へのテ
ストヘッドの装着が自動化されているので人手工数が大
幅に軽減される。
とＩＣクリ、プによる場合と比べると個々の回路へのテ
ストヘッドの装着が自動化されているので人手工数が大
幅に軽減される。
一方、従来のインサーキ噌トチスト方式の＠埋回路試験
装置ではフィクスチャとして回路基板毎に搭載回路の端
子配列に対応するものを作成しなければならず、多数−
のフィクスチャ費用がかかったが５本発明の論理回路試
験装ｆ″′Ｐはたかだか回路の物理形状の種類だけの接
触部を持てばよし・ｒｖで、大幅ダウンがはかれる。
装置ではフィクスチャとして回路基板毎に搭載回路の端
子配列に対応するものを作成しなければならず、多数−
のフィクスチャ費用がかかったが５本発明の論理回路試
験装ｆ″′Ｐはたかだか回路の物理形状の種類だけの接
触部を持てばよし・ｒｖで、大幅ダウンがはかれる。
第３図は、本発明の他の実施例を示すブロック図で、フ
イクステヤ２００は固定でテストへりド１００が位置制
御を行なう移動装置１ｔ１２０の制御ｉＣ，ｍり水平方
向Ｘ、Ｙおよび垂直方向２のいずれにも移動し、接触端
子部が被試験回路の端子と接触する。
イクステヤ２００は固定でテストへりド１００が位置制
御を行なう移動装置１ｔ１２０の制御ｉＣ，ｍり水平方
向Ｘ、Ｙおよび垂直方向２のいずれにも移動し、接触端
子部が被試験回路の端子と接触する。
この際、テストヘッド１００の接触部は回路基板２０１
の表層のうち回路が搭載されていない面から回路の端子
に接触しておシ、この場合の接触部としてはＩＣクリヴ
プ方式ではな〈従来のインサーキットテスタ方式の論理
回路試験装置で用いられているピンプローブ方式を利用
することができる。
の表層のうち回路が搭載されていない面から回路の端子
に接触しておシ、この場合の接触部としてはＩＣクリヴ
プ方式ではな〈従来のインサーキットテスタ方式の論理
回路試験装置で用いられているピンプローブ方式を利用
することができる。
本発明の論理回路試験装置は、被試験回路とデータ印加
観測照合手段の相対位置を自由に制御することができる
ように構成することにより、入手工数、フィクスチャ費
用を大幅に減らすことができるという効果かめる。
観測照合手段の相対位置を自由に制御することができる
ように構成することにより、入手工数、フィクスチャ費
用を大幅に減らすことができるという効果かめる。
第１図は本発明の一実施例を示すブロック図、８ｇ２図
は第１図に示したテストへ、ドの概略を示す上面図、第
３図は本発明の他の実施例を示すプロ、り図である。
４ １００・・・・テストヘッド、ＩＱＩ、１０２・・・・
接触端子部、１０９・・・・回転機構、１１０・・・・
垂直移動装置、１２０・・・・移動装置、２２・・・・
フイクチャ、２０１・・・・回路基板＆ ２０２，２０
３・・・・被試験集積回路、 ２１０・・・・水平移動
装置、３００・・・・データ印加観測照合装置。 ４００・・・・コントローラ、４１ｏ・・・・記憶装置
。 ＩＯ’２ 第 ２ 区 躬・′３図
は第１図に示したテストへ、ドの概略を示す上面図、第
３図は本発明の他の実施例を示すプロ、り図である。
４ １００・・・・テストヘッド、ＩＱＩ、１０２・・・・
接触端子部、１０９・・・・回転機構、１１０・・・・
垂直移動装置、１２０・・・・移動装置、２２・・・・
フイクチャ、２０１・・・・回路基板＆ ２０２，２０
３・・・・被試験集積回路、 ２１０・・・・水平移動
装置、３００・・・・データ印加観測照合装置。 ４００・・・・コントローラ、４１ｏ・・・・記憶装置
。 ＩＯ’２ 第 ２ 区 躬・′３図
Claims (1)
- 回路基板上にｐｉ赦された被試験回路の入力端子に直接
試験テークを印加するとともに前記被試験回路の出力Ａ
子からの出力信号を直接画側することのできるデータ印
加ｉｌ！測照合手段と、前記被試験ＩｒＪ路と１ｒｉＪ
記デ一タ印加観測照合手段との相対位置関係を自由に制
御できる移動手段とを含むことを特倣とする論理回路試
験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190305A JPS5892874A (ja) | 1981-11-27 | 1981-11-27 | 論理回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190305A JPS5892874A (ja) | 1981-11-27 | 1981-11-27 | 論理回路試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892874A true JPS5892874A (ja) | 1983-06-02 |
Family
ID=16255941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190305A Pending JPS5892874A (ja) | 1981-11-27 | 1981-11-27 | 論理回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892874A (ja) |
-
1981
- 1981-11-27 JP JP56190305A patent/JPS5892874A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7036062B2 (en) | Single board DFT integrated circuit tester | |
| CA1065062A (en) | Non-logic printed wiring board test system | |
| US4771428A (en) | Circuit testing system | |
| US20080106257A1 (en) | Probe card and method for testing magnetic sensor | |
| JPH02224259A (ja) | 集積回路用プローブカードを検査する方法及び装置 | |
| US6462556B2 (en) | Circuit board testing apparatus and method | |
| US5390194A (en) | ATG test station | |
| KR19980018938A (ko) | Ic테스터용 테스트헤드(test head for ic tester) | |
| US6008660A (en) | Method for developing circuit capacitance measurements corrected for stray capacitance | |
| JPH09121100A (ja) | 回路基板上の部品の配向を判定するためのテストシステム | |
| US4888548A (en) | Programmatically generated in-circuit test of digital to analog converters | |
| JPS5892874A (ja) | 論理回路試験装置 | |
| US5590136A (en) | Method for creating an in-circuit test for an electronic device | |
| US7259579B2 (en) | Method and apparatus for semiconductor testing utilizing dies with integrated circuit | |
| JP2000097994A (ja) | 半導体試験装置 | |
| JPH0449590Y2 (ja) | ||
| JPS58129274A (ja) | Ｌｓｉの試験方式 | |
| JPS6228678A (ja) | 半導体集積回路の試験装置 | |
| JPS574556A (en) | Automatic tester for printed board | |
| JPH07183341A (ja) | プローブテストヘッド | |
| JPS62281393A (ja) | プリント基板 | |
| JPS59116872U (ja) | インサ−キツトテスト用のユニバ−サル・フイクスチヤ | |
| JPH06258345A (ja) | Ｌｓｉテストアダプタ | |
| JPS59120969A (ja) | 部品テスト用フイクスチユア装置 | |
| JPS6283676A (ja) | Ｉｃ試験方式 |