JPS5893258A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5893258A JPS5893258A JP19212581A JP19212581A JPS5893258A JP S5893258 A JPS5893258 A JP S5893258A JP 19212581 A JP19212581 A JP 19212581A JP 19212581 A JP19212581 A JP 19212581A JP S5893258 A JPS5893258 A JP S5893258A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- film
- layer metal
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は配線が２重構造に構成されたことを特徴とする
半導体装置に関するものである。
半導体装置に関するものである。
従来の配線の方法は多結晶シリコンもしくは金属膜によ
り形成されていた。また配線の交差する箇所における配
線の構造は第１図α、ｂに示すごとく一重であった。こ
のため、配線膜形成時における欠陥（ピンホール・フレ
ーク）・工程流動中において受ける損傷、フォトエソチ
ング工程中に受ける配線パターンの断線等により配線の
パターンは欠損し、半導体装置としての機能を発揮した
くなる。
り形成されていた。また配線の交差する箇所における配
線の構造は第１図α、ｂに示すごとく一重であった。こ
のため、配線膜形成時における欠陥（ピンホール・フレ
ーク）・工程流動中において受ける損傷、フォトエソチ
ング工程中に受ける配線パターンの断線等により配線の
パターンは欠損し、半導体装置としての機能を発揮した
くなる。
本発明はかかる欠点を除失したもので、その目的は断線
することのない配線の製造を容易にすることである。ま
た断線のない配線を得ることである。
することのない配線の製造を容易にすることである。ま
た断線のない配線を得ることである。
以下実施例に基づいて本発明の詳細な説明する。
第２図は実施例１の配線が交差する箇所の平面図である
。１１・・・配線Ａ（多結晶シリコン）。
。１１・・・配線Ａ（多結晶シリコン）。
１２・・・配線Ｂ（多結晶シリコン）。１３・・・配線
Ａ副配線中（第１層金属配線膜）。１４・・・配ＩｓＡ
副配線枝（不純物ドープ領域）。１５・・・配線ＢＩｌ
［ｌ配線膜（第１層金属配線膜）。１６・・・配線Ｂ
１．ｉｌｌ配線枝（第２層金属配線膜）。
Ａ副配線中（第１層金属配線膜）。１４・・・配ＩｓＡ
副配線枝（不純物ドープ領域）。１５・・・配線ＢＩｌ
［ｌ配線膜（第１層金属配線膜）。１６・・・配線Ｂ
１．ｉｌｌ配線枝（第２層金属配線膜）。
この構成によれば、第２図の１１配線Ａに断線が生じて
も、１６配線Ａ副配線主と１４配線Ａ副配線技のいずれ
かで、断線した箇所において副配線がメインの配線の鹸
きを行なうことができる。
も、１６配線Ａ副配線主と１４配線Ａ副配線技のいずれ
かで、断線した箇所において副配線がメインの配線の鹸
きを行なうことができる。
これと同様のことが配ＭＢにおいても行なわれる。
第３図は実施例２の配線が交差する箇所の平面図である
。２１は配線Ｃ（多結晶シリコン）。
。２１は配線Ｃ（多結晶シリコン）。
２２は酸ｍＣ副配線（第１層金属配線膜）。２３は配線
り主（多結晶シリコン）。２４は配線り枝（第２層金属
配線膜）。２５は配線り副配線上（第１層金属配線膜）
。２６は配線り副配線波（不純物ドープ領域） 以」二
実施例２ 以上のように実施例１および２によれば配線が２重構造
になっているので、１本が断線しても、もう１本の配線
により補なうことができ半導体装置としての断線発生が
なくなり、機能のストップを防止できる。また品質が上
がり、半導体装置製造における工程良品率が増大する。
り主（多結晶シリコン）。２４は配線り枝（第２層金属
配線膜）。２５は配線り副配線上（第１層金属配線膜）
。２６は配線り副配線波（不純物ドープ領域） 以」二
実施例２ 以上のように実施例１および２によれば配線が２重構造
になっているので、１本が断線しても、もう１本の配線
により補なうことができ半導体装置としての断線発生が
なくなり、機能のストップを防止できる。また品質が上
がり、半導体装置製造における工程良品率が増大する。
以上のように配線（電源電線配線、ゲート電極配線等）
を２重構造にすることは全く新しいことであり、半導体
装置全般に使用できるものであるが、特に液晶を使用し
たテレビ画像表示用デバイスパネルの８１基板にスイッ
チング用トランジスタ回路を数百Ｘ数百のマトリックス
に形成する半導体装置製造技術には欠くことのできない
ものと考える。
を２重構造にすることは全く新しいことであり、半導体
装置全般に使用できるものであるが、特に液晶を使用し
たテレビ画像表示用デバイスパネルの８１基板にスイッ
チング用トランジスタ回路を数百Ｘ数百のマトリックス
に形成する半導体装置製造技術には欠くことのできない
ものと考える。
本発明は配線を２重構造に構成することを特徴としてお
りその手段方法による所はなくすべての方法に有効であ
り効果がある。
りその手段方法による所はなくすべての方法に有効であ
り効果がある。
第１図（ａ）および（ｂ）は従来の配線の交差している
箇所の平面図。 °１・・・・・金属配線膜 ２・・・・・・金属配線
膜６・・・・・・多結晶シリコン膜 ４・・・・・・金属配線膜 ５・・・・・・金属配線
膜６・・・・・・不純物ドープ領域 第２図は本発明による実施例１の２重構造の配線と配線
が交差する箇所の平面図。 １１・・・・・・配線Ａ（多結晶シリコン）１２・・・
・・・配線Ｂ（多結晶シリコン）１６・・・・・・配線
Ａ副配線主（第１層金属配線膜）１４・・・・・・配線
Ａ副配線波（不純物ドープ領域）１５・・・・・・配線
Ｂ副舵線主（第１層金属配線膜）１６・・・・・・配線
Ｂ副配線波（第２層金属配線膜）第３図は本発明による
実施例２の２重構造の配線と配線が交差する箇所の平面
図。 ２１・・・・・・配線Ｃ（多結晶シリコン）２２・・・
・・・配線Ｃ副配線（第１層金属配線膜）２６・・・・
・・配線り主（多結晶シリコン）２４・・・・・・配ｆ
ｉ！Ｄ枝（第２層金属配線膜）２５・・・・・・配線り
副配線上（第１層金属配線膜）２６・・・・・・配線り
副配線波（不純物ドープ領域）以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 竺・１゛′）第１図
箇所の平面図。 °１・・・・・金属配線膜 ２・・・・・・金属配線
膜６・・・・・・多結晶シリコン膜 ４・・・・・・金属配線膜 ５・・・・・・金属配線
膜６・・・・・・不純物ドープ領域 第２図は本発明による実施例１の２重構造の配線と配線
が交差する箇所の平面図。 １１・・・・・・配線Ａ（多結晶シリコン）１２・・・
・・・配線Ｂ（多結晶シリコン）１６・・・・・・配線
Ａ副配線主（第１層金属配線膜）１４・・・・・・配線
Ａ副配線波（不純物ドープ領域）１５・・・・・・配線
Ｂ副舵線主（第１層金属配線膜）１６・・・・・・配線
Ｂ副配線波（第２層金属配線膜）第３図は本発明による
実施例２の２重構造の配線と配線が交差する箇所の平面
図。 ２１・・・・・・配線Ｃ（多結晶シリコン）２２・・・
・・・配線Ｃ副配線（第１層金属配線膜）２６・・・・
・・配線り主（多結晶シリコン）２４・・・・・・配ｆ
ｉ！Ｄ枝（第２層金属配線膜）２５・・・・・・配線り
副配線上（第１層金属配線膜）２６・・・・・・配線り
副配線波（不純物ドープ領域）以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 竺・１゛′）第１図
Claims (1)
- 【特許請求の範囲】 半導体装置において、電源電極配線・ゲート電極配線が
不純物ドープ領域、多結晶シリコン膜。 第１層金属膜、第２層金属膜の少なくとも２種もしくは
２種以−ヒを接続して、該配線が２重構造に構成された
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19212581A JPS5893258A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19212581A JPS5893258A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893258A true JPS5893258A (ja) | 1983-06-02 |
Family
ID=16286085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19212581A Pending JPS5893258A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893258A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230032A (ja) * | 1986-03-31 | 1987-10-08 | Nec Corp | 半導体装置 |
| US5185650A (en) * | 1989-02-28 | 1993-02-09 | Kabushiki Kaisha Toshiba | High-speed signal transmission line path structure for semiconductor integrated circuit devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391680A (en) * | 1977-01-24 | 1978-08-11 | Hitachi Ltd | Semiconductor device |
-
1981
- 1981-11-30 JP JP19212581A patent/JPS5893258A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391680A (en) * | 1977-01-24 | 1978-08-11 | Hitachi Ltd | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230032A (ja) * | 1986-03-31 | 1987-10-08 | Nec Corp | 半導体装置 |
| US5185650A (en) * | 1989-02-28 | 1993-02-09 | Kabushiki Kaisha Toshiba | High-speed signal transmission line path structure for semiconductor integrated circuit devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307216B1 (en) | Thin film transistor panels for liquid crystal displays | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| KR0139319B1 (ko) | 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치 | |
| JPH01123475A (ja) | 液晶表示装置 | |
| JPH01274117A (ja) | 表示装置 | |
| JPS62280890A (ja) | アクテイブマトリツクスアレイ | |
| US5652633A (en) | Liquid crystal display device with improved crossover portion and method of forming the same | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JPS61249078A (ja) | マトリクス型表示装置 | |
| US5546207A (en) | Liquid crystal display device and method for fabricating the same | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JPS61153619A (ja) | 薄膜トランジスタ− | |
| CN202421683U (zh) | 一种tft阵列基板的中间产品、阵列基板及显示器件 | |
| JPH10170946A (ja) | 液晶表示装置 | |
| JPH07312425A (ja) | 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置 | |
| JPS61145584A (ja) | アクテイブマトリツクスアレ− | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| JPH04155315A (ja) | 多層膜配線体の製造方法 | |
| JPS6235669A (ja) | 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法 | |
| JP3079600B2 (ja) | マトリックス型表示装置の製造方法 | |
| JPH0546057Y2 (ja) | ||
| US5828083A (en) | Array of thin film transistors without a step region at intersection of gate bus and source bus electrodes | |
| KR19990003276A (ko) | 액정 표시 장치 | |
| JP2550692B2 (ja) | 薄膜トランジスタアレイの製造方法 |