JPH06160904A - 液晶表示装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は薄膜トランジスタをスイッチング素
子として用いたアクティブマトリクス型液晶表示装置の
構造及び製造方法に関するもので、製造工数を削減し、
各配線の断線欠陥発生率を低減すると同時に、各配線の
低抵抗化を図った液晶表示装置を提供することを目的と
する。 【構成】 薄膜トランジスタを駆動する走査配線、並び
に信号配線は、第１の走査配線１７（ａ）を作成する際
に信号配線の一部となる第１の信号配線１７（ｂ）を同
時に作成し、更に第２の信号配線１６（ａ）を作成する
際に走査配線の一部となる第２の走査配線１６（ｂ）を
作成し、それぞれの配線を開口コンタクト部１８，１９
を介して電気的に一部接触させることにより、パタニン
グ回数の削減と同時に冗長構成を図ったものである。 【効果】 パタニング回数を削減して、しかも各配線は
冗長構成とすることが可能であることから製造工数の削
減、各配線の断線欠陥発生率の大幅な低下、並びに各配
線の低抵抗化により信号の遅延防止に効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置、とりわけ
薄膜トランジスタをスイッチング素子として用いたアク
ティブマトリクス型液晶表示装置とその製造方法に関す
るものである。

【０００２】

【従来の技術】近年、微細加工技術と液晶材料の進歩に
より、液晶パネルを用いたテレビ画像表示装置が商用ベ
ースで提供されている。また、その方式としては画素毎
にスイッチング素子を内蔵させた、いわゆるアクティブ
マトリクス方式が高コントラスト，高解像度等の利点か
ら主流になりつつある。

【０００３】図４はアクティブマトリクス型の液晶パネ
ルの等価回路で、走査線群１と信号線群２との交差点毎
に、例えば電界効果型の薄膜トランジスタ（以下電界効
果型トランジスタと呼ぶ）のスイッチング素子３と、液
晶セル４が配置される。５は全ての液晶セル４に共通し
た透明導電層よりなる対向電極である。

【０００４】図５は一般的なアクティブマトリクス方式
の単位画素の平面配置図であり同図Ａ−Ａ′線上の断面
図を図６に示す。以下図を参照しながら従来の液晶パネ
ルについて説明する。

【０００５】透明の絶縁性基板１４、例えばガラス基板
の一主面上に画素電極６を透明導電層例えばＩＴＯを用
い選択的に形成する。そして、走査線（走査電極）と電
界効果型トランジスタのゲートを兼ねる導電層７を第１
の導電層７（ａ）、例えばＣｒ薄膜と、第２の導電層７
（ｂ）、例えばＭｏＳｉ₂薄膜との連続的な積層によっ
て選択的に被着形成する。つぎに例えばＳｉ₃Ｎ₄よりな
る第１の絶縁層１５、不純物をほとんど含まない第１の
非晶質シリコン層１１、そして第２の絶縁層１３を例え
ばＳｉ₃Ｎ₄により好ましくは連続的に被着する。その
後、第２の絶縁層１３をソース・ドレイン配線形成時の
エッチングストッパとして電界効果型トランジスタのチ
ャネル部に島状にパタニングする。次に第１の非晶質シ
リコン層１１とソース・ドレイン配線８，９との間のオ
ーミック性を改善する目的で例えば燐を含んだ第２の非
晶質シリコン層１２を被着後、第１の非晶質シリコン層
１１と同時に電界効果型トランジスタのチャネル部に島
状にパタニングする。最後に信号線（信号電極）８及び
ドレイン配線９を例えば

【０００６】

【外１】

【０００７】で選択的に被着形成することにより、液晶
表示装置が完成する。

【０００８】

【発明が解決しようとする課題】液晶パネルのさらなる
高密度化及び大画面化を達成するためにも画像表示上の
無欠陥化が切望されている。しかしながら上記の様な構
成では、構造及び製造プロセスが複雑であるため、この
無欠陥化の実現は非常に困難であるという問題を有して
いる。この無欠陥化を困難にしている原因の一つに、信
号配線、並びに走査配線の欠陥（断線）がある。実際に
断線を防ぐ方法として、各配線を２層構造として各層で
発生する断線欠陥をそれぞれの層が補う構造がとられて
いる。しかしこの構造では、各配線が２層構造となるた
め配線を形成する際、各配線用のパターンを２回形成す
ることが必要であり、そのため配線用導電層の形成から
フォトエッチング工程が本来必要な数の２倍に工数が増
加し、低コスト化に大きな課題を有している。また、画
面サイズの大型化に伴い信号配線、並びに走査配線の抵
抗値増大の課題もある。特に走査配線の抵抗増大は信号
の遅延となり、画像上信号配線方向の輝度傾斜等の原因
となり大きな課題である。

【０００９】本発明は上記課題に鑑み、信号配線、並び
に走査配線の断線欠陥発生を工数を増加させることなく
防止し、更に前記両配線の低抵抗化を図る構造を有する
液晶表示装置を提供するものである。

【００１０】

【課題を解決するための手段】本発明はかかる点に鑑
み、走査配線を形成する際、第１の走査配線と同時に第
１の信号配線の一部を同時に形成し、絶縁層を介して信
号配線を形成する際、第２の信号配線と第２の走査配線
を同時に形成する。この時絶縁層の一部に予め形成して
いおいた開口部を通じて第１の走査配線と第２の走査配
線を、更に第１の信号配線と第２の信号配線をそれぞれ
電気的に接続することにより走査配線、信号配線を形成
する。

【００１１】

【作用】本発明は上記した構成により、走査配線，信号
配線と同一層の導電層を用いて、それぞれを複数層に構
成することが可能となるため、例え一方の導電層に断線
が発生しても他の導電層によってその欠陥を補うことが
可能となる。特に走査配線、信号配線のそれぞれの層を
形成するだけで、各配線は一部を除いて２層構成とな
り、高品質を維持しつつ製作工数の削減が可能となる。
また、走査配線、並びに信号配線を複数層の導電層によ
って構成することから、それぞれの配線を低抵抗化する
ことができ、例えば走査配線においては印加された走査
信号の遅延による走査配線方向の輝度傾斜といった画像
不良を対策し、正常な画像を提供するに充分なゲート配
線の低抵抗化も達成できるものである。

【００１２】

【実施例】図１は、本発明の一実施例によるアクティブ
マトリクス型の液晶表示装置の単位画素の平面配置図で
あり、同図のＡ−Ａ′線上の断面図を図２に、Ｂ−Ｂ′
線上の断面図を図３にそれぞれ示す。

【００１３】まず、図１に示すように、ガラス基板上に
透明電極からなる画素電極２０をパターン形成し、この
画素電極２０とは電気的に分離して、第１の走査配線１
７（ａ）と信号配線の一部となる第１の信号配線１７
（ｂ）を、さらに第１の走査配線１７（ａ）と電気的に
分離して、同一層からなる導電層（例えばＣｒ，（外
１）等）を用いてフォトエッチング法によりパタニング
する。次に第１の走査配線１７（ａ）と第１の信号配線
１７（ｂ）上には、図２および図３に示すように、この
後形成する第２の信号配線１６（ａ）、第２の走査配線
１６（ｂ）との絶縁を保つための第１の絶縁層２６（例
えばＳｉ₃Ｎ₄）が少なくとも第１の走査配線１７
（ａ）、並びに第１の信号配線１７（ｂ）上に形成され
る。また、電界効果型トランジスタ部には、第１の絶縁
層２６上に不純物をほとんど含まない第１の非晶質シリ
コン層２１、第２の絶縁層２２を連続的に被着し、その
後、第２の絶縁層２２を、この後形成する第２の信号配
線１６（ａ）、第２の走査配線１６（ｂ）、並びにドレ
イン配線２３の形成時のエッチングストッパとして電界
トランジスタのチャネル部に島状にパタニングする。次
に第１の非晶質シリコン層２１と第２の信号配線１６
（ａ）、並びにドレイン配線２３との間のオーミック性
を改善する目的で、例えば燐を含んだ第２の非晶質シリ
コン層２５を被着後、第１の非晶質シリコン層２１と同
様に電界効果型トランジスタのチャネル部に島状にパタ
ニングする。次に、この後形成する第２の信号配線１６
（ａ）、第２の走査配線１６（ｂ）、並びにドレン配線
２３とそれぞれの配線、並びに電極と電気的に導通をと
るための開口コンタクト部１８，１９，２４がそれぞれ
設けられる。次に各開口コンタクト部が設けられた基板
上に導電層を形成し、この導電層をパタニングすること
により、第２の信号配線１６（ａ）、前記第２の信号配
線とは電気的に分離した第２の走査配線１６（ｂ）、並
びにドレイン配線２３を形成する。

【００１４】この状態において、第１の走査配線１７
（ａ）と第２の走査配線１６（ｂ）が第２の走査配線１
６（ｂ）の両端部に設けられた開口コンタクト部１９に
よって電気的に導通が得られ（図２参照）、また、同様
に第１の信号配線１７（ｂ）と第２の信号配線１６
（ａ）が開口コンタクト部１８によって電気的な導通が
得られる（図３参照）。また、ドレイン配線２３は画素
電極２０と開口コンタクト部２４によって電気的な導通
が得られる。ここで、第１の走査配線１７（ａ）と第２
の信号配線１６（ａ）を各画素ごとに１本の連続した配
線として形成することにより各画素に信号を供給するこ
とができる。

【００１５】以上の様に、本実施例はアクティブマトリ
クス型の液晶表示装置において、第１の走査配線を形成
する際に信号配線の一部となる第１の信号配線を、ま
た、第２の信号配線を形成する際に第２の走査配線の一
部を形成し、それぞれ第１の配線と第２の配線は両者の
間に設けらえた層の一部に開口部を設け、電気的に接触
を図るようにしたものである。この構造により走査配線
と信号配線の２層で両者を冗長構成にすることが可能と
なり、各配線の断線欠陥の大幅な減少が可能である。ま
た、それぞれの配線が２層構造となることから各配線の
低抵抗化も可能となる。

【００１６】

【発明の効果】以上説明したように本発明によれば、走
査配線と信号配線は、それぞれ１回のパタニングによっ
て両配線を冗長構成とすることが可能となり、パタニン
グ回数の削減を図って、しかも冗長構成となることか
ら、例え一方の配線に断線が発生しても他の一方の配線
がこれをカバーすることが可能となり、工数削減と同時
に製造歩留まりを飛躍的に改善できる。また、各配線は
２層構造となることから各配線抵抗を低くすることが可
能となり、低抵抗化によって各信号の遅延課題に対して
も効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例にかかる液晶表示装置の要部
平面図

【図２】同装置の要部断面図

【図３】同装置の要部断面図

【図４】一般的アクティブマトリクス型液晶パネルの等
価回路図

【図５】従来例の液晶表示装置の要部拡大図

【図６】同装置の要部断面図

【符号の説明】

１６（ａ） 第２の信号配線 １６（ｂ） 第２の走査配線 １７（ａ） 第１の走査配線 １７（ｂ） 第１の信号配線 １８，１９，２４ 開口コンタクト部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一対の基板上に液晶が封入され、前記基
   板の一方の基板上にマトリクス状に配列された画素電極
   と、前記画素電極に近接して接続されてなる薄膜トラン
   ジスタと、前記薄膜トランジスタのソース電極に接続さ
   れてなる信号配線と、前記薄膜トランジスタのゲート電
   極に接続されてなる走査配線を有し、前記信号配線、あ
   るいは前記走査配線の少なくとも一方が、第１，第２の
   ２層の配線から構成され、この第１，第２の配線の間に
   開口部を有する絶縁層が設けられ、この開口部を介して
   前記第１，第２の２層の配線が電気的に接触を保って配
   置されている液晶表示装置。
2. 【請求項２】 走査配線あるいは信号配線を構成する第
   １，第２の配線は、そのいずれか一方が前記走査配線と
   前記信号配線の交差部を除いて設けられている請求項１
   記載の液晶表示装置。
3. 【請求項３】 第１の走査配線を形成する際に第１の信
   号配線を同時に形成し、第２の信号配線を形成する際に
   第２の走査配線を同時に形成することを特徴とする請求
   項１あるいは２いずれか記載の液晶表示装置の製造方
   法。