JPS5893267A - 光結合集積回路 - Google Patents
光結合集積回路Info
- Publication number
- JPS5893267A JPS5893267A JP56190623A JP19062381A JPS5893267A JP S5893267 A JPS5893267 A JP S5893267A JP 56190623 A JP56190623 A JP 56190623A JP 19062381 A JP19062381 A JP 19062381A JP S5893267 A JPS5893267 A JP S5893267A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- light emitting
- light
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
- H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
- H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
- H10F55/255—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、半導体層と絶縁層との積層構造よりなる光結
合集積回路に関する。
合集積回路に関する。
従来技術とその問題点
平面寸法の幾何学的縮小（二よる集積度向上《−加えて
、半導体層と絶縁層との積層構造を採用することによシ
集積回路素子の集積度を飛躍的《＝増大させることが可
能となっている。集積度の向上は同時（；新らだな機能
の造出、多機能の集積をもたらす。新らたな機能の造出
は種々の動作形態の異る回路の集積を、また多機能の集
積（＝は、異種の或いは多くの独立した回路システムと
の結合を前提とする。動作形態の異る回路は異る動作電
圧または異る電源を必要とし、また独立した回路システ
ムの結合（二は接地電位の不一致という問題が起き易い
。これらを解決するものとしては従来は発光素子と受光
素子とを所定の幾例学的関係の下に同一容器パッケージ
内（＝固定封入した光結合回路素子を用いていたが、発
光素子と受光素子とを所定幾何学的関係の下の固定封入
という手段をとるため発光素子から受光素子への信号伝
達のチャネルの数は極めて限られたもので、積層構造採
用（二より実現した高集積素子の多量の信号処理能力を
活かすため（＝は適用不可であった。
、半導体層と絶縁層との積層構造を採用することによシ
集積回路素子の集積度を飛躍的《＝増大させることが可
能となっている。集積度の向上は同時（；新らだな機能
の造出、多機能の集積をもたらす。新らたな機能の造出
は種々の動作形態の異る回路の集積を、また多機能の集
積（＝は、異種の或いは多くの独立した回路システムと
の結合を前提とする。動作形態の異る回路は異る動作電
圧または異る電源を必要とし、また独立した回路システ
ムの結合（二は接地電位の不一致という問題が起き易い
。これらを解決するものとしては従来は発光素子と受光
素子とを所定の幾例学的関係の下に同一容器パッケージ
内（＝固定封入した光結合回路素子を用いていたが、発
光素子と受光素子とを所定幾何学的関係の下の固定封入
という手段をとるため発光素子から受光素子への信号伝
達のチャネルの数は極めて限られたもので、積層構造採
用（二より実現した高集積素子の多量の信号処理能力を
活かすため（＝は適用不可であった。
発明の目的
本発明は、異種動作形態の回路の集積を可能とする、ま
た独立した他の回路シスチムとの結合を可能とする半導
体層と絶縁層との積層構造素子を提供すること（二ある
。
た独立した他の回路シスチムとの結合を可能とする半導
体層と絶縁層との積層構造素子を提供すること（二ある
。
発明の概要
本発明は、半導体層と絶縁層の積層構造において電気的
に相互に絶縁された領域の境界の一部或いは全面に、一
方には発光素子を他方には発光素子を相対するように配
置することを特徴とするものである。
に相互に絶縁された領域の境界の一部或いは全面に、一
方には発光素子を他方には発光素子を相対するように配
置することを特徴とするものである。
発明の効果
本発明（＝よれば、異る動作形態の回路を含む高機能の
高集積素子の実現が、また独立した多くの回路システム
との自由な結合を可能とする多機能集積素子の実現が可
能となる。
高集積素子の実現が、また独立した多くの回路システム
との自由な結合を可能とする多機能集積素子の実現が可
能となる。
発明の実施例
本発明を実施例を用いて説明する。
半導体層と絶縁層の積層構造が回路的にもっとも特徴を
発揮するもののひとつが並列演算回路である。第１図は
並列演算回路の一例の概念図である。入力１から時系シ
：！のデータが入って演算処理（二必要な順序にデコー
ダ２で配列され並列演算部４とインタフェース３を通じ
て並列演算部４（＝入る。並列演算部４は単位演算素子
回路５が並列がつ階層的（二ならび複数の最上層に位置
する単位演算素子Ｃ二人った信号は一括して次段の単位
演算素子層（＝入る。このような信号の演算処理が次々
と次段（二進み最下層で出力６となる。多数データの一
括処理が進行するため（二実効的（二並列演算部の信号
処理速度は極めて高速となる。それ故素子全させるデコ
ーダ部の高速性が必要となる。また並列演算部は多数の
単位演算素子の集合であるためその構成素子に必要とさ
れる特性は高速性もさることながら低消費電力が大きな
要素となる。このため半導体基板７例えばシリコン基板
（二信号処理プロセッサをＭＢ８ＦＥＩＴを基本素子と
して形成した後絶縁層８例えばシリコン酸化膜を介して
半導体層９例えばシリコン層を形成する。このシリコン
層の形成（二は、絶縁層８の一部Ｃ二後に半導体層９（
−形成される５６０ＭｇｓｒｇＴを中心とする単位演算
素子回路との電気的接続経路となるべき開口部を形成し
てから非晶質或いは多結晶シリコンを全面に堆積した後
下層であるシリコン基板にすで（二形成されている電気
回路（１悪影響を及はさないような手段、例えばレーザ
ビームや電子ビームを用いた瞬時アニールを施し、結晶
性シリコン層を得る方法を採用する。この時開口部は嘔
気的接続経路と同時に上層と下層の結晶的整合性を維持
する盤の目のよう（＝５０ｘ５０の規模で二次元的（１
配列形成した後シリコン基板上（＝第一層目の半導体層
９ならびに該層への電気回路形成と同様の操作を９回繰
返し９層のフーリエ変換並列演算層１０を路を具備させ
て堆積さらに非晶質或いは多結晶シリコン層を堆積させ
従前と同様の同様の方法でその結晶性シリコン層１２と
した後ショットキー型のフォトダイオードアレー１３を
形成する。この時、ひとつのフォトダイオードはその直
下の単位演算素子回路（二接続されてその信号入力部と
なる。
発揮するもののひとつが並列演算回路である。第１図は
並列演算回路の一例の概念図である。入力１から時系シ
：！のデータが入って演算処理（二必要な順序にデコー
ダ２で配列され並列演算部４とインタフェース３を通じ
て並列演算部４（＝入る。並列演算部４は単位演算素子
回路５が並列がつ階層的（二ならび複数の最上層に位置
する単位演算素子Ｃ二人った信号は一括して次段の単位
演算素子層（＝入る。このような信号の演算処理が次々
と次段（二進み最下層で出力６となる。多数データの一
括処理が進行するため（二実効的（二並列演算部の信号
処理速度は極めて高速となる。それ故素子全させるデコ
ーダ部の高速性が必要となる。また並列演算部は多数の
単位演算素子の集合であるためその構成素子に必要とさ
れる特性は高速性もさることながら低消費電力が大きな
要素となる。このため半導体基板７例えばシリコン基板
（二信号処理プロセッサをＭＢ８ＦＥＩＴを基本素子と
して形成した後絶縁層８例えばシリコン酸化膜を介して
半導体層９例えばシリコン層を形成する。このシリコン
層の形成（二は、絶縁層８の一部Ｃ二後に半導体層９（
−形成される５６０ＭｇｓｒｇＴを中心とする単位演算
素子回路との電気的接続経路となるべき開口部を形成し
てから非晶質或いは多結晶シリコンを全面に堆積した後
下層であるシリコン基板にすで（二形成されている電気
回路（１悪影響を及はさないような手段、例えばレーザ
ビームや電子ビームを用いた瞬時アニールを施し、結晶
性シリコン層を得る方法を採用する。この時開口部は嘔
気的接続経路と同時に上層と下層の結晶的整合性を維持
する盤の目のよう（＝５０ｘ５０の規模で二次元的（１
配列形成した後シリコン基板上（＝第一層目の半導体層
９ならびに該層への電気回路形成と同様の操作を９回繰
返し９層のフーリエ変換並列演算層１０を路を具備させ
て堆積さらに非晶質或いは多結晶シリコン層を堆積させ
従前と同様の同様の方法でその結晶性シリコン層１２と
した後ショットキー型のフォトダイオードアレー１３を
形成する。この時、ひとつのフォトダイオードはその直
下の単位演算素子回路（二接続されてその信号入力部と
なる。
この上に絶縁膜１４を堆積させその表面（二規則的間隔
を有した条溝を形成してから非晶質の燐化ガリウムを蒸
着してからレーザビームを照射して況ゆるグラフオエピ
タキシー（二よシ結晶性燐化ガリウム層１５とする。こ
の結晶性燐化ガリウム層口選択的（＝亜鉛をイオン注入
し発光ダイオードを形成する。この時この発光ダイオー
ドアレイ１６はダイオードアレーと電気的（′″−−接
続だめの電気的経路と燐化ガリウム層１４と結晶整合性
を維持するための経路となるべき開口部を有した絶縁膜
１７を堆積さら（二非晶質或は多結晶シリコン層を堆積
従前と同様レーザビーム或いは電子ビームを用いたアニ
ール（二より結晶性シリコン層１８を形成する。この最
上層のシリコン層（二はバイポーラトランジスタを主と
する高速デコーダ回路１９を形成する。なお、この高速
デコーン回路の電源および信号の入力端子は最上層表面
（二装置する。またＭｇ５ＦＩｉ！Ｔを主体とする並列
演算部１０ならびに基板７に形成した信号処理プロセッ
サの電源入力・信号出力端子は基板７上（＝設ける。こ
のような積層構造の並列演算素子１′−よシ比較的大き
な電源電流の高速デコーダ（＝影響されることなく論理
振幅が小さく動作点設定精度の厳しいＭＥ８ＦＢＴ回路
が安定し動作し、時系列入力の５０Ｘ５０の二次元デー
タのフーリエ変換を１ＭＨｚの速度で行なうことができ
る。尚、第２図で１点鎖線２０は電気的絶縁境界線を示
す。
を有した条溝を形成してから非晶質の燐化ガリウムを蒸
着してからレーザビームを照射して況ゆるグラフオエピ
タキシー（二よシ結晶性燐化ガリウム層１５とする。こ
の結晶性燐化ガリウム層口選択的（＝亜鉛をイオン注入
し発光ダイオードを形成する。この時この発光ダイオー
ドアレイ１６はダイオードアレーと電気的（′″−−接
続だめの電気的経路と燐化ガリウム層１４と結晶整合性
を維持するための経路となるべき開口部を有した絶縁膜
１７を堆積さら（二非晶質或は多結晶シリコン層を堆積
従前と同様レーザビーム或いは電子ビームを用いたアニ
ール（二より結晶性シリコン層１８を形成する。この最
上層のシリコン層（二はバイポーラトランジスタを主と
する高速デコーダ回路１９を形成する。なお、この高速
デコーン回路の電源および信号の入力端子は最上層表面
（二装置する。またＭｇ５ＦＩｉ！Ｔを主体とする並列
演算部１０ならびに基板７に形成した信号処理プロセッ
サの電源入力・信号出力端子は基板７上（＝設ける。こ
のような積層構造の並列演算素子１′−よシ比較的大き
な電源電流の高速デコーダ（＝影響されることなく論理
振幅が小さく動作点設定精度の厳しいＭＥ８ＦＢＴ回路
が安定し動作し、時系列入力の５０Ｘ５０の二次元デー
タのフーリエ変換を１ＭＨｚの速度で行なうことができ
る。尚、第２図で１点鎖線２０は電気的絶縁境界線を示
す。
発明の他の実施例
第２図では、発光素子を含む回路が受光素子を含む回路
の上に載っている例を示したが、第３図のよう（二発光
素子を含む回路が受光素子を含む回路を構成している半
導体層と同一のレベルでかつ電気的（一完全（二絶縁さ
れている半導体層を含む場合、また逆（＝第４図のよう
（＝受光素子を含む回路が発光素子を含む回路、、を構
成している半導体層と１ 同一のレベルでかつ電気的に完全１＝絶縁されている半
導体層を含む場合、また第２図の実施例では発光・受光
ダイオードは上下方向に対向している例を述べたが第５
図のよう（＝積層構造の同一レベルの半導体層を電気的
（＝絶縁層離し、その対向する一端（二発光素子を形成
し他端（二受光素子を形成してもやはり同様の効果を得
られる。
の上に載っている例を示したが、第３図のよう（二発光
素子を含む回路が受光素子を含む回路を構成している半
導体層と同一のレベルでかつ電気的（一完全（二絶縁さ
れている半導体層を含む場合、また逆（＝第４図のよう
（＝受光素子を含む回路が発光素子を含む回路、、を構
成している半導体層と１ 同一のレベルでかつ電気的に完全１＝絶縁されている半
導体層を含む場合、また第２図の実施例では発光・受光
ダイオードは上下方向に対向している例を述べたが第５
図のよう（＝積層構造の同一レベルの半導体層を電気的
（＝絶縁層離し、その対向する一端（二発光素子を形成
し他端（二受光素子を形成してもやはり同様の効果を得
られる。
また第２図の実施例ではシリコンの例（二ついて心
述べＶが、ゲルマニウム、砒化ガリウム等の他のｌ−■
族化合物半導体を用いてもやはり同様の効果が得られる
。
族化合物半導体を用いてもやはり同様の効果が得られる
。
また第２図の実施例では発光素子として燐化ガリウムの
例を述べたが、受光半導体のバンドギャップと同等又は
それ以上のバンドギャップを有する半導体の発光素子を
用いてもやはシ同様の効果が得られるのは言うまでもな
い。
例を述べたが、受光半導体のバンドギャップと同等又は
それ以上のバンドギャップを有する半導体の発光素子を
用いてもやはシ同様の効果が得られるのは言うまでもな
い。
また絶縁層として第２図ではシリコン酸化膜の例（二つ
いて述べたが、絶縁性の半導体層または鰐電体結晶層を
用いてもやはシ同様の効果が得られるＯ
いて述べたが、絶縁性の半導体層または鰐電体結晶層を
用いてもやはシ同様の効果が得られるＯ
第１図は実施例を説明する為の図、第２図は本発明構造
の実施例の断面図、第３図、第４図及び第５図は本発明
構造（＝よる他の実施例の断面図である。 図（＝於いて、 ９．１２．１５．１８・・・半導体層 ８．１１，１４．１７・・・絶縁層 １９・・磁気回路
素子１６・・・発光素子 １３・・・受光素子２
０・・電気的絶縁境界線 （７３１７） 代理人 弁理士 則 近 憲 右 （
＃１か１名）第 １ 図 第４図
の実施例の断面図、第３図、第４図及び第５図は本発明
構造（＝よる他の実施例の断面図である。 図（＝於いて、 ９．１２．１５．１８・・・半導体層 ８．１１，１４．１７・・・絶縁層 １９・・磁気回路
素子１６・・・発光素子 １３・・・受光素子２
０・・電気的絶縁境界線 （７３１７） 代理人 弁理士 則 近 憲 右 （
＃１か１名）第 １ 図 第４図
Claims (1)
- 【特許請求の範囲】 １）半導体層と絶縁層との層状構造よりなり、半導体層
（−はその内部または表面（二電気回路素子を含み、絶
縁層には半導体層間（＝信号を伝える経路を含み、一部
の半導体層（＝は発光素子、他の一部の半導体層；二は
受光素子が形成され、該発光素子を含む電気回路と、該
受光素子を含む電気回路とが電気的（一完全３＝絶縁さ
れていることを特徴とする光結合誓安誉集積回路。 ２）受光素子および発光素子はそれぞれアレーを形成し
ていることを特徴とする特許 範囲第１項記載の光結合集積回路。 ３）半導体は８ｉ（＝よって形成されることを特徴とす
る前記特許請求の範囲第１項記載の光結合集積回路。 ４）半導体は８ｉおよびｌ−Ｖ族などの化合物半導体１
二よって形成されることを特徴とする前記特許請求の範
囲第１項記載の光結合集積回路。 ５）発光素子を含む半導体層と受光素子を含む半導体層
が上下に平行して対向していることを特徴とする前記特
許請求の範囲第１項記載の光結合集積回路。 ６）発光素子を含む半導体層と受光素子を含む半導体層
とが同一平面内｛二構成され、画素子はそれぞれの端部
《二あって対向していることを特徴とする前記特許請求
の範囲第１項記載の光結合集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190623A JPS5893267A (ja) | 1981-11-30 | 1981-11-30 | 光結合集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190623A JPS5893267A (ja) | 1981-11-30 | 1981-11-30 | 光結合集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893267A true JPS5893267A (ja) | 1983-06-02 |
Family
ID=16261144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190623A Pending JPS5893267A (ja) | 1981-11-30 | 1981-11-30 | 光結合集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893267A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255047A (ja) * | 1985-05-07 | 1986-11-12 | Matsushita Electric Ind Co Ltd | 光集積回路 |
| US5200631A (en) * | 1991-08-06 | 1993-04-06 | International Business Machines Corporation | High speed optical interconnect |
| JP2016208028A (ja) * | 2015-04-17 | 2016-12-08 | アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ | 積層形フォトカプラモジュール |
-
1981
- 1981-11-30 JP JP56190623A patent/JPS5893267A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255047A (ja) * | 1985-05-07 | 1986-11-12 | Matsushita Electric Ind Co Ltd | 光集積回路 |
| US5200631A (en) * | 1991-08-06 | 1993-04-06 | International Business Machines Corporation | High speed optical interconnect |
| JP2016208028A (ja) * | 2015-04-17 | 2016-12-08 | アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ | 積層形フォトカプラモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231149A (en) | Narrow band-gap semiconductor CCD imaging device and method of fabrication | |
| US20140231870A1 (en) | Semiconductor structure having silicon devices, column iii-nitride devices, and column iii-non-nitride or column ii-vi devices | |
| JPH0583123A (ja) | 光通信論理素子部品 | |
| JPS6329418B2 (ja) | ||
| JPS59501431A (ja) | 光結合集積回路アレイ | |
| JPH0517712B2 (ja) | ||
| US4377904A (en) | Method of fabricating a narrow band-gap semiconductor CCD imaging device | |
| US4314858A (en) | Method of making a fully integrated monolithic optical receiver | |
| US4924285A (en) | Monolithic multichannel detector amplifier arrays and circuit channels | |
| JPS5893267A (ja) | 光結合集積回路 | |
| JPH02306680A (ja) | 光電子集積回路装置およびその製造方法 | |
| EP0208294B1 (en) | Three-dimensional integrated circuit | |
| US11955574B2 (en) | Photovoltaic cell form ultra-small IOT device with multi-level voltage output | |
| EP0343738A2 (en) | Manufacture of electronic devices comprising cadmium mercury telluride with silicon-on-sapphire circuitry | |
| JPS5893268A (ja) | 光結合集積回路 | |
| JPS5929471A (ja) | 薄膜光導波路用基板 | |
| US5142342A (en) | Optocoupler | |
| GB2222722A (en) | Light detecting element and light detecting array | |
| JPS63273365A (ja) | 赤外線検出デバイス | |
| US3530299A (en) | Optical device for responding to difference frequency of incident light beams | |
| WO2021155559A1 (en) | Light sensor device, method for fabricating light sensor device | |
| WO2026013524A1 (ja) | 半導体装置 | |
| JPS6222474A (ja) | 赤外線固体撮像素子 | |
| JPS6244430B2 (ja) | ||
| US5053845A (en) | Thin-film device |