JPS5893326A - マスク位置合せ測定用マ−ク - Google Patents

マスク位置合せ測定用マ−ク

Info

Publication number
JPS5893326A
JPS5893326A JP57143550A JP14355082A JPS5893326A JP S5893326 A JPS5893326 A JP S5893326A JP 57143550 A JP57143550 A JP 57143550A JP 14355082 A JP14355082 A JP 14355082A JP S5893326 A JPS5893326 A JP S5893326A
Authority
JP
Japan
Prior art keywords
pattern
layer
level
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57143550A
Other languages
English (en)
Other versions
JPS6253946B2 (ja
Inventor
アルバ−ト・スチ−ブン・バ−ゲンド−ル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5893326A publication Critical patent/JPS5893326A/ja
Publication of JPS6253946B2 publication Critical patent/JPS6253946B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は一般にフォトリソグラフィ工程、より具体的に
はフォトリソグラフィ装置の性能ヲモニタするための方
法に関する。
半導体産業においてフォトリソグラフィ技術は、半導体
デバイスの種々の要素を形成するために広く用いられて
いる。一般的にいえば集積回路を製作する時に現在の技
術は多数のフォ）　ＩＪソゲラフイエ程を必要としてお
り、その多くは前に行なわれた工程に対しであるいは集
積回路が形成てれつつある下側の半導体基板に対して正
確に位置合せでれなければならない。現在、前の工程に
関して各フォトリソグラフィ工程を適切に位置合せする
ために、一般に初期工程が非常に拡大嘔れているが、そ
のたちに工程の効率及び最終的なデバイスの効率を下げ
さらにデバイスのコストを上昇させている。
本発明の方法を用いる事によって、寸スクを位置合せす
るために用いられる装置がより正確に較正できる。　　
　　　− ２つのマスク像の組合せによって与えられる像を調べる
事によってマスク重ね合せ誤差を決定する。という広い
概念は公知である。
例えばＩＢＭ　　ＴＤＢ１９８０年９月号１６６６頁に
記載されているＰ、Ｗ、Ｇｒａｎｔによる記事“Ｔｈｅ
　　Ｌｉｎｅ　　５ｃｒｅｅｎ　Ｍａｓｋ”　は露光に
よる重ね合せ誤差を機械装置の助けなしに視覚的に識別
し得る概略的定性的な技術を示している。この文献にお
いては視覚像は２つの重なったマスク領域の各々の像に
よって決定、さ、些る。
ＩＢＭ　ＴＤＢ１９８０年３′月号４４４０〜４４４１
頁に記載されているＨ、Ｂｉｅｋｆｏｒｄ　他による記
事＠ＭｉｃｒＯ’−〇ｖｅｒｌａｙ　Ｍａｓｋ”も、２
つ的な誤差像が決定される位置合せ重ね合せ誤差技術を
開示している。
ＩＢＭ　　ＴＤＢ、　１９７７年１２月号、２４８２〜
２６８４頁に記載されている、Ｈ，Ｒ，Ｒｏｔｔｍａｎ
ｎ他による”　Ａｃｃｕｒａｔｅ　　Ｔｗｏ−Ｄｉｍｅ
ｎｓｉｏｎａｌＭｅａｓｕｒｅｍｅｎｔ　　ｏｆ　　０
ｖｅｒｌａｙｓ”と題する記事は、２つや異なった基準
マスクを用いる事にる聾の重ね合せ誤差測定技術を示し
ている。
またＩＥＥＥ　　Ｊｏｕｒｎａｌ　　ｏｆ　　Ｅ’１ｅ
ｃｔｒｏｎ頁に記載されている１、Ｊ、Ｓｔｅｍｐ他に
よる”Ａｕｔｏｍａｔｉｃ　　Ｔｅｓｔｉｎｇ　　ａｎ
ｄ　　ＡｎａｌｙｓｉｓＳｅｍｉｃｏｎｄｕｃｔｏｒｓ
”と題する記事は、２つの異なったマスク像の協動によ
って１対の導線が形成されるような電気的重ね合せ誤差
測定技術を示している。ウェハの領域にわたって２つの
像の間の位置合せ精度を決定するために線の相対的抵抗
値が用いられる。この文献はさらに、その抵抗値が重ね
会せ誤差の関数であるような１対の導線を画定するため
にクロム・マスク・ブランク上の２重露光されたフォト
レジストを用いる技術を説明している。
ＩＢＭ’　ＴＤＢ、　１９７７年１０月号、１９７３頁
に記載されたＲ、Ｆ、Ｂｒｏｗｎ　による”Ｎｉｏｂｉ
ｕｍＴｕｎｎｅｌ　　Ｊｕｎｃｔｉｏｎ　　Ｆａｂｒｉ
ｃａｔｉｏｎ’は、線条の各々のへりを画定するために
異なったマスキング像を用いて１対の導電層が付着され
得る２重リフトオフ構造を説明している。また米国特許
第３８０８５２７号明細書及び第４０２４５６１号明細
書並びにＩＢＭ　　ＴＤＢ、　１９７７年２月号６４８
１〜６４８６頁の記事、は、異なったマスク像によって
形成された現実のデバイス構造の間のマスク位置合せ精
度を測定するための種々の電気的測定技術を説、明して
いる。
しかしながらこれらの参考文献はいずれも本発明におけ
る導電性線条パターンの形成で用いられる具体的な工程
を示してもいなければ、又マスク・ブランクがその抵抗
性線条構造からはがして再処理する事ができ、従って用
いたマスク装置の位置合せを決定し位置合せする際に一
定の標準的な素子を保証するような再使用可能基板を使
用するという考えを用いてもいない。
発明の要約 従って本発明の目的は、フォトリソグラフィ装置自身に
よって画定された金属リフトオフ・パターンとともに基
準マスクを有する再使用可能標準を用いる事によってフ
ォトリソグラフ・イ装置の重ね合せ誤差をより正確に測
定する方法を提供する事である。
本発明の他の目的は、標準上に１対の導電線条を形成し
、その相対的抵抗値が標準上の固定された規準と装置に
よって部材上に画定されたリフトオフ・パターンとの間
の位置合せによって定まるような、線条の抵抗値を測定
し比較する事によって重ね合せ誤差を電気的に測定する
方法を提供する事である。
本発明のこれらの目的は、レリーフ・パターンを有する
再使用可能標準ウエノ・をリフトオフ・プロセスと組み
合せて用い、重ね合せパターンを作る事によってパター
ンの測定可能な特性を確文し、それらの特性を用いて、
マスクを作る装置のマスク重ね会せ誤差を測定し決定す
る、フォトリソグラフィ装置の性能をモニタするための
マスク重ね会せ誤差測定技術によって得られる。
より具体的には、良好な実施例において、下記の工程を
用いる事によって本発明はその目、的を達成する。即ち
基板表面上の第１及び第２のレベルによって第１のレリ
ーフ像パターンが画定されている事実上非導電性の弐面
を°有する基板を用意し、基板表面上に選択的にエツチ
ング可能な材料の層を付着させ、第１及び第２のレベル
の少なくとも一部を露出させるために選択的にエツチン
グ可能な材料の層に第２のレリーフ像パターンを形成す
る。この第２のレリーフ像パタニ・は特性を測定される
べき装置において選択的にエツチング可能な材料を露光
する事によって事実上画定される。
次に上記第２のレリーフ像パターン及び基板の露出領域
上に導電性材料の層を付着させ、選択的にエツチング可
能な材料の残りの部分及びその上の導電層の部分を除去
し、そして残った導電層の少なくとも２つの異なる部分
の電気的特性を測定する。測定された特性は、フォトリ
ソグラフィ装置で露光された第２のレリーフ像が基板の
第１のレリーフ像と位置合せされている程度を衣わす。
本発明の他の目的は、現在知られ用いられている光学的
検査技術よりも迅速かつ正確なマスキング露光重ね合せ
の測定を提供する事である。この方法はウェハ当りの検
査位置の数を増やす事を可能にし、破壊されず且つ繰り
返して再使用できる固定された標準基準を提供する事セ
ある。
本発明の目的、特徴及び利点は本発明の良好な８実施例
についての以下の具体的な説明から明らかになるであろ
う。　　　・： 本発明の良好な実施例を詳細に説明する。第１図に示す
ように、本発明で用いるだめのフォトリソグラフィ標準
を画定する第１の工程は、任意の適当なエツチング可能
な材料例えばシリコン”から。
成る平坦な部材１０を選択する事である。シリコンは半
導体なので、それは二酸化シリコン１１等の付着性の良
い絶縁材料の層で被覆されなければならない。この層１
１はさらにフォトレジ哀ト１２等の適当な露光材料で被
覆される。このフォトレジスト層１２は光学的にＬ字形
の開口１３が画定される。これは既策のフォトリングラ
フィ技術によって行なう事ができる。開口１３の形成時
に開口１３の下の酸化物層１１は適当なエツチング材料
を用いてエツチングされる。このエツチングは酸化物層
に、フォトリソグラフィで画定された開口１３と同一の
Ｌ字形の開口１４を形成する。
さらに開口１４をマスクとして用いて下側の半導体部材
１０に第３図に示すように空洞１５がエツチングされる
。この空洞１５は一般に開口１４と共形である。しかし
ながら空洞１５を形成するために化学エツチング液を使
、う事が好ましいので、酸化物層１１の開口１４のヘリ
が空洞１５に沿うように空洞は酸化物層１１の下に拡が
る。従って部材１０に、開口１４よりも少し大きなＬ字
形の空洞１５が形成される。
空洞１５が部材１０に形成されると、層１２は剥離され
、部材１０のへりに対して空洞の位置の正確な測定が反
復される。従ってそれは、形成された空洞１５に関する
フォトリソグラフィ装置の位置付は及び位置会せを決定
するだめの基準標準として使う事ができる。
標準として使用する時、空洞１５が形成された基板１０
は第４図に示すようにその上に新しいフォトレジスト層
１６が形成される。次にこの層１６は、Ｌ字形のパター
ンを有する標準に関して較正すべきフォトリソグラフィ
装置によって露光される。このパターン１７はできるだ
け正確に下側のレリコン部材の空洞１５に位置合せされ
る。このパターン１７は両側にそこから突出した複数の
対向するランド１８を有する事が好ましい。従って第５
図に示すようにランドを横切るパターン１７の幅は第６
図に示すような他の場所のパターンの幅よりも広い。
パターン１７が層１６に形成されると、アルミ５ニウム
等の適当な金属堆積物１９が全体に付着される。そのよ
うな金属堆積物１９は蒸着スノ（ツタリング簀によって
付着できる。パターン１７は酸化物及び下側の基板に形
成された開口１４及び１５上に形成されそれと位置合せ
されている事に特に注意されたい。この金属層が付着さ
れると、残存しているフォトレジスト層１６は除去され
る。
層１６の除去はその上にある金属もリフトオフする。従
ってフォトレジスト１６に画定された開口１７の形の金
属パターン２０が残る。この時、第７図に示すように層
１６は酸化物に形成された開口１４の両側に拡がる導電
層２０を残して除去される。また開口１５内に開口１４
の幅に等しい金属堆積物２２が存在するが、これはあら
ゆる実用的な目的に関して無視できる事に注意されたい
。
第８図及び第９図は線８−８及び線９−９に沿って見た
パターン２０を示す。このように、形成されたパターン
２０は二股に分かれている。以前に画定された開口１４
及び１５に関する、パターン１７を形成するために用い
たマスクの位置合せ、従ってフォトリングラフィ装置の
位置合せを決定するために、本発明は線条２０ａ及び２
０ｂのような二股のパターンを使用する。一般に各−条
はＬ字形であって、複数のランドが接続されている。
従って例えば線条２０ａは複数のランド３０．３１．３
２．３６、及び６４が接続され、線条２０ｂは複数のラ
ンド６５．６６．６７．５Ｂ、及び５９が接続されてい
る。ランド３０．３５は向い合った位置にあり、ランド
３１と３６．３２と６７．５３と６８．３４と３９も同
様である。下側の酸化物及び半導体部材に形成された固
定された開口１４及び１５に関するパターン１７０重な
シを決定する・ために、これらの線条の抵抗値が測定さ
れる。　　　　　　　、、 これが行なわれる方法は以下に示す。この方法は基準マ
スク及びウェハの組を破壊する事なくフォトリソグラフ
ィ装置の性能を評価、確認するために使う事ができる。
基準マスクあるいはウェハ・セットを破壊する事なくフ
ォトリソグラフィ装置の性能を評価、確認するために酸
化物及び半導体部材の開口１４及び１５から成る構造に
関する金属パターンの重なりを決定するためにその金属
パターンが電気的に試験される。これは電気的測定の後
、開口１４および１５から成る構造に損傷を与える事な
く導体パターン１７を基準ウェハから取り除く事ができ
るからである。
周知のように任意の金属線の抵抗値は線条のシート抵抗
ρ、その幅Ｗ及び長さＬの関数である。
即ち− Ｗ＝ρＬ／Ｒ＝ｐＬＩ／Ｖ 但しＶは任意の２つのパッド間に加えられた電゛圧、そ
してＩは金属パターンを流れる印加電流である。
もし電流Ｉがパッド３９に加えられ、金属線全体を巡っ
てパッド３４に至るようにされ、選択されたパッド対の
間で電圧が測定されるならば、パッド間の線条の各部分
の抵抗値の相違を決定する事ができ、従って各部分の幅
が計算できる。各々の幅が計算された時、その幅の間の
差の半分が、基板に画定された構造に関する金属パター
ンの推移の大きさ、従ってフォトリソグラフィ装置の位
置会せの誤差である。
従って、もしパッド３０及び３１の中心の間の距離がＬ
ｌ、印加電圧がｖｌであると仮定すると、それらのパッ
ドの間の線の平均幅はＷｌである。
同様にパッド３５及び３６の間では電圧は■２距離はＬ
２平均幅はＷ２、パッド６２と３６の間では距離はＬ６
電圧は７３幅はＷ３、パッド６７と６８との間では距離
はＬ４電圧は７４幅はＷ４である。
パターンがその中心点から右又は左へ推移した距離をＸ
とすると、 パターン１７が中心点から上下に推移した距離をＹとす
ると、 もしＸが正であればパターンは右へ、もし負であれば左
へ推移している。
同様にもしＹが正であればパターンは下へ、もし負であ
れば上に推移している。
以上固定された再使用可能な基準を用い１てフォトリソ
グラフィ重ね会せ誤差を決定するための電気的自動試験
方式のだめの正確な重ね合せ構造を説明した。
【図面の簡単な説明】 第１図は基準マスクを有する二再使用可能標準を作る第
１工程の平面図、 第２図は第１図のウェハの線２−２に沿った断面図、　
　　　　　　　　　　　、 第３図は次の工程におけ８線−一２に沿ったウェハの断
面図、 第４図はウェハの位置会せの測定のだめの適当なパター
ンが形成された後の第１図の標準の上面図、 第５図は線５−５に沿った第４図の標準の断面図、 第６図は＠６−６に沿った同様の断面図、第７図はリフ
トオフ後の第１図の標準の平面図、第８図は第７図の線
８−８に沿つ次断面図、第９図は線９−９に沿った断面
図である。 １０・・・・半導体基板、１１・・・・酸化物層、１６
・・・・フォトレジスト層、１９．２０ａ、２０ｂ。 ２２・・・・金属、３０〜５９・・・・パッド。

Claims (1)

  1. 【特許請求の範囲】 実質的に非導電性の界面を有し、上記界面に第１のレベ
    ル及び第２のレベルによって第１のレリーフ像パターン
    が画定された基板を用意し、上記基板の衣面上に選択的
    にエツチング可能な材料の層を塗布し、 特性を測定すべき露光装置において像的に露光する事に
    よって実質的に画定される第２のレリーフ像パターンを
    、上記選択的にエツチング可能な材料の層に形成して、
    上記第１及び第２のレベルの少くとも一部分を露出嘔せ
    、 上記第２のレリーフ像パターン及び上記基板の露出領域
    上に導電性材料の層を付着嘔せ、上記選択的にエツチン
    グ可能な材料の残部及びその上にある上記導電性材料層
    の部分を除去し、上記第１のレベル及び第２９レベルの
    １つの上に残っている上記導電層の少なくとも２つの跣
    なつた部分の電気的特性を測定する段階を含むリソグラ
    フィ露光装置の性能を電気的に測定する方法。
JP57143550A 1981-11-30 1982-08-20 マスク位置合せ測定用マ−ク Granted JPS5893326A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/325,942 US4399205A (en) 1981-11-30 1981-11-30 Method and apparatus for determining photomask alignment
US325942 1981-11-30

Publications (2)

Publication Number Publication Date
JPS5893326A true JPS5893326A (ja) 1983-06-03
JPS6253946B2 JPS6253946B2 (ja) 1987-11-12

Family

ID=23270099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57143550A Granted JPS5893326A (ja) 1981-11-30 1982-08-20 マスク位置合せ測定用マ−ク

Country Status (4)

Country Link
US (1) US4399205A (ja)
EP (1) EP0080619B1 (ja)
JP (1) JPS5893326A (ja)
DE (1) DE3279615D1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672314A (en) * 1985-04-12 1987-06-09 Rca Corporation Comprehensive semiconductor test structure
IT1186523B (it) * 1985-12-31 1987-11-26 Sgs Microelettronica Spa Procedimento per la valutazione dei parametri di processo nella fabbricazione di dispositivi a semiconduttore
US5109430A (en) * 1986-07-22 1992-04-28 Schlumberger Technologies, Inc. Mask alignment and measurement of critical dimensions in integrated circuits
US4965842A (en) * 1986-07-22 1990-10-23 Schlumberger Technologies, Inc. Method and apparatus for measuring feature dimensions using controlled dark-field illumination
US4918377A (en) * 1988-12-05 1990-04-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Integrated circuit reliability testing
US5044750A (en) * 1990-08-13 1991-09-03 National Semiconductor Corporation Method for checking lithography critical dimensions
ES2042382B1 (es) * 1991-10-30 1996-04-01 Consejo Superior Investigacion Estructura de test para la medida del desalineamiento entre niveles en tecnologias microelectronicas, basada en transistores mos con puerta triangular
IT1252539B (it) * 1991-12-18 1995-06-19 St Microelectronics Srl Procedimento per la realizzazione di strutture metrologiche particolarmente per la misura diretta di errori introdotti da sistemi di allineamento.
US5373232A (en) * 1992-03-13 1994-12-13 The United States Of America As Represented By The Secretary Of Commerce Method of and articles for accurately determining relative positions of lithographic artifacts
JP3363082B2 (ja) * 1997-12-05 2003-01-07 株式会社東芝 パターンの合わせずれの電気的測定方法
US6716559B2 (en) 2001-12-13 2004-04-06 International Business Machines Corporation Method and system for determining overlay tolerance
US6620635B2 (en) * 2002-02-20 2003-09-16 International Business Machines Corporation Damascene resistor and method for measuring the width of same
US7084427B2 (en) 2003-06-10 2006-08-01 International Business Machines Corporation Systems and methods for overlay shift determination
JP2005285308A (ja) * 2004-03-02 2005-10-13 Tdk Corp 薄膜処理方法及び薄膜磁気ヘッドの製造方法
JP2008244254A (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び分割露光用マスク
US9252202B2 (en) * 2011-08-23 2016-02-02 Wafertech, Llc Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement
KR102721980B1 (ko) 2022-02-24 2024-10-25 삼성전자주식회사 기판 정렬 장치 및 이를 이용한 기판 정렬 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52113768A (en) * 1976-03-22 1977-09-24 Hitachi Ltd Mask matching shift measuring pattern
JPS5728573A (en) * 1980-07-24 1982-02-16 Toshiba Corp Controlling method of multiplied inverter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3482977A (en) * 1966-02-11 1969-12-09 Sylvania Electric Prod Method of forming adherent masks on oxide coated semiconductor bodies
US3808527A (en) * 1973-06-28 1974-04-30 Ibm Alignment determining system
US3849136A (en) * 1973-07-31 1974-11-19 Ibm Masking of deposited thin films by use of a masking layer photoresist composite
US3974443A (en) * 1975-01-02 1976-08-10 International Business Machines Corporation Conductive line width and resistivity measuring system
US4024561A (en) * 1976-04-01 1977-05-17 International Business Machines Corporation Field effect transistor monitors
FR2473789A1 (fr) * 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52113768A (en) * 1976-03-22 1977-09-24 Hitachi Ltd Mask matching shift measuring pattern
JPS5728573A (en) * 1980-07-24 1982-02-16 Toshiba Corp Controlling method of multiplied inverter

Also Published As

Publication number Publication date
DE3279615D1 (en) 1989-05-18
EP0080619A2 (en) 1983-06-08
US4399205A (en) 1983-08-16
EP0080619B1 (en) 1989-04-12
JPS6253946B2 (ja) 1987-11-12
EP0080619A3 (en) 1986-01-08

Similar Documents

Publication Publication Date Title
JPS5893326A (ja) マスク位置合せ測定用マ−ク
US4347479A (en) Test methods and structures for semiconductor integrated circuits for electrically determining certain tolerances during the photolithographic steps
US4918377A (en) Integrated circuit reliability testing
US4437760A (en) Reusable electrical overlay measurement circuit and process
US5383136A (en) Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
US4571538A (en) Mask alignment measurement structure for semiconductor fabrication
US5044750A (en) Method for checking lithography critical dimensions
US4100486A (en) Monitor for semiconductor diffusion operations
US4782288A (en) Method for evaluating processing parameters in the manufacture of semiconductor devices
US6762434B2 (en) Electrical print resolution test die
US5736279A (en) Accurate drilling of probe holes in the insulating plate of an electrical test head
JPH04233746A (ja) 半導体集積回路における接点寸法測定方法
JP2633228B2 (ja) 半導体装置のエッチング精度検査方法
US5043236A (en) Process for determining the focussing of a photolithographic apparatus
KR100755353B1 (ko) 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법
KR100498423B1 (ko) 전기저항 측정을 이용한 정렬 정도 측정방법
US7868629B2 (en) Proportional variable resistor structures to electrically measure mask misalignment
JP2867384B2 (ja) ホトレジスト層パターン測定方法
JPH10335229A (ja) マスクの合わせずれ評価用テストパターン
Nicholas et al. The Electrical Measurement of Pattern Placement Errors of Mask Makers
JPH04116948A (ja) 絶縁層貫通孔の寸法測定法
JPS62177922A (ja) 半導体装置の製造方法
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
WO1994022028A1 (en) Method and apparatus for lithographic artifact determination