JPS5893336A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5893336A
JPS5893336A JP56192502A JP19250281A JPS5893336A JP S5893336 A JPS5893336 A JP S5893336A JP 56192502 A JP56192502 A JP 56192502A JP 19250281 A JP19250281 A JP 19250281A JP S5893336 A JPS5893336 A JP S5893336A
Authority
JP
Japan
Prior art keywords
pellet
lead
semiconductor pellet
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56192502A
Other languages
English (en)
Inventor
Hiroshi Kubo
宏 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP56192502A priority Critical patent/JPS5893336A/ja
Publication of JPS5893336A publication Critical patent/JPS5893336A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にリードフレームを用い
て組立てられた半導体装置に関する。
従来、集積回路の発展に伴い、樹脂封止型あるいはセラ
ミック封止型の半導体装置にリードフレームを用いたも
のが増加している。
第１図は従来の半導体装置の一例の製造工程途中におけ
る断面図である。
リードフレームはペレット固着部１とインナーリード２
とを有す。インナーリードはアウターリード（図示して
いない）と一体化成形されている。
ペレット固着部１に半導体ペレット３ｔ−固着し、半導
体ペレット３の電極部とインナーリード２とを金属細線
４で結線する。しかる彼、樹脂封止して半導体装置をフ
レームから切離す。
このようにして作られる従来の半導体装置では、インナ
ーリード２の上表面が半導体ペレット３の上表面よシ下
にあるため、金属細線４が半導体ペレット３０角部５で
接触し、短絡不良を起すことがあるという欠点があり九
。
本発明は上記欠点を除去し、リードフレームのインナー
リードの形状を改良し、短絡不良の発生を防止した半導
体装置を提供するものである。
本発明の半導体装置は、半導体ペレットを固着するペレ
ット固着部と、インナーリードとアウターリードが一体
になって成形されているリードフレームと、前記ペレッ
ト固着部に固着されている半導体ペレットと、前記半導
体ペレットの電極部と前記インナーリードとを結線する
金属細線とを含む半導体装置において、前記リードフレ
ームの先端が前記半導体ペレットの上表面と同一平面か
もしくはそれに近い平面に位置するように前記インナー
リードの根元で折曲げられた仁と１−特徴とする。
本発明の実施例について図面を用いて説明する。
第２図（ａ）、伽）は本発明の一実施例の要部平面図及
びＡ−に断面図である。
リードフレームはベレット固着部１．インナーリード２
．アウターリード６、タイバー７を有している。インナ
ーリード２の根元の所にパンチングして凹部８を形成す
ると共にインナーリード２を折曲ける。インナーリード
２の先端線半導体ベレット３の上表面と同一平面か奄し
くはそれに近い平面に位置するようにする。このように
インナーリードを折曲げておいて金属側ＩＩ４で半導体
ペレット３の電極とインナーリード２とも結線すると金
属細線４が半導体ペレット３の角部に接触し九）するこ
とはなくなシ、短絡を防止できる０以上詳細に説明した
ように、本発明によれは、短絡を防止した半導体装置が
得られるのでその効果は大きい。
【図面の簡単な説明】
第１図は従来の半導体装置の一例の製造工程途中におけ
る断′１ｌｉＩ図、第２図（ａ）　、　（ｂ）は本発明
の一実施例の要部平面図および断面図である。 １・・・・・・ペレット固着部、２・・・・・・インナ
ーリード、３・・・・・・半導体ペレット、４・・・・
・・金属細線、５・・・・・・角部、６・・・・・・ア
クタ−リード、７・・・・・・タイバー、８・・・・・
・凹部・　　　　　１ エ＝６１ 第　１図 ／ ゼＬ ワ」＝ コＣ う６ ：Ｃ 丁 （（２） ８ （ （し２ シ レ８ ｂ し７ ド トー　　Ａ／ ＝２

Claims (1)

    【特許請求の範囲】
  1. 半導体ペレッ）ｆ固着するペレット固着部と、インナー
    リードとアウターリードが一体になって成形されている
    リードフレームと、前記ペレット固着部に固着されてい
    る半導体ペレットと、前記半導体ペレットの電極部と前
    記インナーリードとを結線する金属細線とを含む半導体
    装置において、前記リードフレームの先端が前記半導体
    ペレットの上表面と同一平面かもしくはそれに近い平面
    に位置するように前記インナーリードの根元で折曲げら
    れたことを特徴とする半導体装置。
JP56192502A 1981-11-30 1981-11-30 半導体装置 Pending JPS5893336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56192502A JPS5893336A (ja) 1981-11-30 1981-11-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56192502A JPS5893336A (ja) 1981-11-30 1981-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS5893336A true JPS5893336A (ja) 1983-06-03

Family

ID=16292366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56192502A Pending JPS5893336A (ja) 1981-11-30 1981-11-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS5893336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019828A1 (en) * 1994-12-21 1996-06-27 Vlsi Technology, Inc. Wirebond lead system with improved wire separation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019828A1 (en) * 1994-12-21 1996-06-27 Vlsi Technology, Inc. Wirebond lead system with improved wire separation

Similar Documents

Publication Publication Date Title
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
JPS63258050A (ja) 半導体装置
JPH01196153A (ja) 樹脂封止半導体装置
JPS63296252A (ja) 樹脂封止型半導体装置
JPS5893336A (ja) 半導体装置
JP2890621B2 (ja) 混成集積回路装置
KR100333386B1 (ko) 칩 스캐일 패키지
JPS6234154B2 (ja)
JP3153185B2 (ja) 半導体装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS61135131A (ja) 樹脂封止型半導体装置
JPS607750A (ja) 絶縁型半導体装置
JPH02170454A (ja) リードフレーム
JPS621239A (ja) 半導体装置
JPS5947749A (ja) レジンパツケ−ジ型半導体装置
JPS6171652A (ja) 半導体装置
JPH04346257A (ja) 半導体用リードフレームの製造方法
JPS622560A (ja) 樹脂封止型半導体装置
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
JPS5812452Y2 (ja) 半導体装置
JPH0210579B2 (ja)
JPS62188252A (ja) 半導体装置用リ−ドフレ−ム
JPS5882543A (ja) レジンモ−ルド型半導体装置
JPS60171734A (ja) 半導体装置
JPS63181362A (ja) リ−ドフレ−ム