JPS589336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS589336A JPS589336A JP56107134A JP10713481A JPS589336A JP S589336 A JPS589336 A JP S589336A JP 56107134 A JP56107134 A JP 56107134A JP 10713481 A JP10713481 A JP 10713481A JP S589336 A JPS589336 A JP S589336A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- substrate
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に関し、さらに詳しく
は、例えばＭＯＳ ＬＳＩの素子分離工程のように、
シリコン酸化膜を基板上部分的に形成する工程のある半
導体装置の製造方法に関する。
は、例えばＭＯＳ ＬＳＩの素子分離工程のように、
シリコン酸化膜を基板上部分的に形成する工程のある半
導体装置の製造方法に関する。
現在、ＭＯＳ ＬＳＩの素子分離のためにシリコン酸
化膜を部分的に形成する場合には、窒化シリコン膜（以
下ＳｉＮ膜という）を用いた選択酸化方法が多用されて
いる。この方法を、第１〜３図により工程順に説明する
と、先ずＰ型シリコン基板１の全面に約０，１μｍ厚さ
のシリコン酸化膜２をひずみ防止の下地として形成し、
その上に約０．１μｍ厚さのＳｉＮ膜をＣＶＤ法によっ
て形成する。その後このＳｉＮ膜を選択酸化用マスクと
するために、ホトエツチング技術によｐ、ＭＯＳ Ｌ
ＳＩの素子が形成されるべき領域（以下ＳＤＧ領域とい
う）に残したレジスト膜４をマスクにして、他の領域（
壊下フィールド領域という）のＳｉＮ膜をエツチングし
、ＳｉＮ膜マスク３を形成する。次の段階で、フィール
ド反転防止を目的として、ボロンイオンを注入する（矢
印で示す）。ボロ／イオンは、自己整合的にフィールド
領域５のみに注入され、ＳＤＧ領域にはＳｉＮ膜３とレ
ジスト膜４に阻止されるので注入されない。
化膜を部分的に形成する場合には、窒化シリコン膜（以
下ＳｉＮ膜という）を用いた選択酸化方法が多用されて
いる。この方法を、第１〜３図により工程順に説明する
と、先ずＰ型シリコン基板１の全面に約０，１μｍ厚さ
のシリコン酸化膜２をひずみ防止の下地として形成し、
その上に約０．１μｍ厚さのＳｉＮ膜をＣＶＤ法によっ
て形成する。その後このＳｉＮ膜を選択酸化用マスクと
するために、ホトエツチング技術によｐ、ＭＯＳ Ｌ
ＳＩの素子が形成されるべき領域（以下ＳＤＧ領域とい
う）に残したレジスト膜４をマスクにして、他の領域（
壊下フィールド領域という）のＳｉＮ膜をエツチングし
、ＳｉＮ膜マスク３を形成する。次の段階で、フィール
ド反転防止を目的として、ボロンイオンを注入する（矢
印で示す）。ボロ／イオンは、自己整合的にフィールド
領域５のみに注入され、ＳＤＧ領域にはＳｉＮ膜３とレ
ジスト膜４に阻止されるので注入されない。
ボロンイオンの注入が終了した後は、第２図に示すよう
に、レジスト膜４を除去し、１０００°Ｃの酸化性雰囲
気中にさらすと、ＳｉＮ膜６は酸化されにくいので、フ
ィールド領域のみ酸化が進行し、酸化膜６に成長する。
に、レジスト膜４を除去し、１０００°Ｃの酸化性雰囲
気中にさらすと、ＳｉＮ膜６は酸化されにくいので、フ
ィールド領域のみ酸化が進行し、酸化膜６に成長する。
Ｍｏ８ ＬＳＩの素子分離の場合、フィールド領域の
酸化膜６の厚さは約１μｍに形成される。
酸化膜６の厚さは約１μｍに形成される。
このようにしてフィールド酸化が終ったのちに、第３図
に示すようにＳＤＧ領域７のＳｉＮ膜３と酸化膜２を除
去し、そこにソース領域、ドレイン領域及びゲート領域
を設ける。以上のようにＳｉＮ膜を用いる選択酸化方法
によりフィールド領域に厚い酸化膜を形成して、Ｍｏ８
ＬＳＩの素子分離が行われている。
に示すようにＳＤＧ領域７のＳｉＮ膜３と酸化膜２を除
去し、そこにソース領域、ドレイン領域及びゲート領域
を設ける。以上のようにＳｉＮ膜を用いる選択酸化方法
によりフィールド領域に厚い酸化膜を形成して、Ｍｏ８
ＬＳＩの素子分離が行われている。
ところが、この方法では、第２図にみるように、シリコ
ン酸化膜６がＳｉＮ膜６の下部にまで食い込んでくる。
ン酸化膜６がＳｉＮ膜６の下部にまで食い込んでくる。
このような現象はバードビーク現象と一般にいわれてお
シ、前述の条件ではこの食い込み寸法（第２図に、ＩＷ
／２で示した）は約Ｑ、８７ａに、両側を合計して１．
６−にも達し、微細化されたＬＳＩにとって非常に大き
な問題となっている。
シ、前述の条件ではこの食い込み寸法（第２図に、ＩＷ
／２で示した）は約Ｑ、８７ａに、両側を合計して１．
６−にも達し、微細化されたＬＳＩにとって非常に大き
な問題となっている。
−また、この方法では、ＳＤＧ領域のＳｉＮ膜６がフィ
ールド酸化時に高温の雰囲気にさらされるので、その後
ＳＤＧ領域に形成させたゲート酸化膜にまで影響が及び
、その電気的耐圧を低下させることがしばしば経験され
る。
ールド酸化時に高温の雰囲気にさらされるので、その後
ＳＤＧ領域に形成させたゲート酸化膜にまで影響が及び
、その電気的耐圧を低下させることがしばしば経験され
る。
本発明は、従来のＳｉＮ膜を用いた選択酸化方法におけ
る上記欠点を解決した新規な半導体装置の製造方法を提
供するものである。即ち本発明は、シリコン基板上に、
リフラクトリメタル又はそのケイ化物の薄膜を形成した
後、酸化膜が形成されるべき領域における上記薄膜を選
択的に除去し、次いでシリコン酸化膜を堆積させた後、
残存薄膜と残存薄膜上の堆積シリコン酸化膜とを基板面
から剥離し、基板上シリコン酸化膜を部分的に形成する
ことを特徴とする半導体装置の製造方法である。
る上記欠点を解決した新規な半導体装置の製造方法を提
供するものである。即ち本発明は、シリコン基板上に、
リフラクトリメタル又はそのケイ化物の薄膜を形成した
後、酸化膜が形成されるべき領域における上記薄膜を選
択的に除去し、次いでシリコン酸化膜を堆積させた後、
残存薄膜と残存薄膜上の堆積シリコン酸化膜とを基板面
から剥離し、基板上シリコン酸化膜を部分的に形成する
ことを特徴とする半導体装置の製造方法である。
本発明の製造方法を、Ｍｏ８ ＬＳＩのように素子分
離がされる半導体装置に適用するには、シリコン基板上
に、リフラクトリメタル又はそのケイ化物の薄膜を形成
した後、ＳＤＧ領域に残されたホトレジスト膜をマスク
にして、フィールド領域の上記薄膜をエツチング除去し
、素子分離をすべき領域に、反転防止のための不純物を
イオンインブランターにより注入し、その後ＳＤＧ領域
の上記薄膜を残存させたまま、基板上にシリコン酸化膜
を堆積させ２、次いで上記酸化膜を堆積させた温度以上
の温度の熱処理を行って、ＳＤＧ領域の上記残存薄膜と
その上の上記堆積酸化膜とを剥離し、素子分離をしたＭ
ｏ８ ＬＳＩのような半導体装置を製造する。
離がされる半導体装置に適用するには、シリコン基板上
に、リフラクトリメタル又はそのケイ化物の薄膜を形成
した後、ＳＤＧ領域に残されたホトレジスト膜をマスク
にして、フィールド領域の上記薄膜をエツチング除去し
、素子分離をすべき領域に、反転防止のための不純物を
イオンインブランターにより注入し、その後ＳＤＧ領域
の上記薄膜を残存させたまま、基板上にシリコン酸化膜
を堆積させ２、次いで上記酸化膜を堆積させた温度以上
の温度の熱処理を行って、ＳＤＧ領域の上記残存薄膜と
その上の上記堆積酸化膜とを剥離し、素子分離をしたＭ
ｏ８ ＬＳＩのような半導体装置を製造する。
以下に実施例を示した第４〜６図により、本発明の詳細
な説明する。
な説明する。
先ず、第４図にみるように、Ｐ型シリコン基板′１１の
全面に約０．５ ／ＪＦ７ｉ１厚さのモリブデン（Ｍｏ
）薄膜をスパッタリング法により形成する。スパッタリ
ングを行なう前の到達真空度は、油拡散ポンプによりＩ
Ｘ １０ ’ 〜Ｉ Ｘ １０−’ Ｔｏｒｒの範囲
とした。
全面に約０．５ ／ＪＦ７ｉ１厚さのモリブデン（Ｍｏ
）薄膜をスパッタリング法により形成する。スパッタリ
ングを行なう前の到達真空度は、油拡散ポンプによりＩ
Ｘ １０ ’ 〜Ｉ Ｘ １０−’ Ｔｏｒｒの範囲
とした。
次にＭＯ薄膜上のＳＤＧ領域に残したレジスト１６をマ
スクとして、プラズマエツチング技術を用いてＭｏ薄膜
をエツチングし、酸化膜をリフトオフする薄膜としての
Ｍｏ膜１２がＳＤＧ領域にのみ残される。
スクとして、プラズマエツチング技術を用いてＭｏ薄膜
をエツチングし、酸化膜をリフトオフする薄膜としての
Ｍｏ膜１２がＳＤＧ領域にのみ残される。
シリコン酸化膜をリフトオフする薄膜の種類はＭＯに限
らず、リフラクトリメタル又はそのケイ化物が使用でき
る。そのなかで、ＭｏやＷの膜が最も好ましく、次いで
Ｔａやそれらのケイ化物の膜が好ましい。またシリコン
基板に直接接触する層をリフラクトリメタル又はそのケ
イ化物の層とすれば、薄膜は多層構造の膜であってもよ
い。
らず、リフラクトリメタル又はそのケイ化物が使用でき
る。そのなかで、ＭｏやＷの膜が最も好ましく、次いで
Ｔａやそれらのケイ化物の膜が好ましい。またシリコン
基板に直接接触する層をリフラクトリメタル又はそのケ
イ化物の層とすれば、薄膜は多層構造の膜であってもよ
い。
ＭＯ等の薄膜は、スパッタリング法のほか、真空蒸着法
、イオンブレーティング法、或はｃｖＤ法によって形成
した薄膜であっても容易に剥離することができる。
、イオンブレーティング法、或はｃｖＤ法によって形成
した薄膜であっても容易に剥離することができる。
次に、このＭＯ＃ＪＩ１１２とレジストＭ１３をマスク
にして、フィールド領域にボロンイオン１４ヲ１２０ｋ
ｅＶの加速電圧テＬ５ ｘ １０” ｃｙｘ４１ｍ Ｗ
注入Ｌ、フィールド反転防止を行う。このように本発
明の薄膜はイオン注入等の拡散マスクとして自己整合的
に利用することができる。
にして、フィールド領域にボロンイオン１４ヲ１２０ｋ
ｅＶの加速電圧テＬ５ ｘ １０” ｃｙｘ４１ｍ Ｗ
注入Ｌ、フィールド反転防止を行う。このように本発
明の薄膜はイオン注入等の拡散マスクとして自己整合的
に利用することができる。
この後、レジスト膜１３を除去し、ＭＯ薄膜１２を残し
たまま、第５図に示すように、ｃＶＤ法（例えばＳｉＨ
，＋０１系・基板温度３００〜５００”Ｃ）にょリシリ
コン酸化膜１５を約１μｍの厚さに堆積する。
たまま、第５図に示すように、ｃＶＤ法（例えばＳｉＨ
，＋０１系・基板温度３００〜５００”Ｃ）にょリシリ
コン酸化膜１５を約１μｍの厚さに堆積する。
この場合の堆積温度は比較的低温にするのがよい。
またＣＶＤ法のほか、スパッタリング法（例えばＳｉＯ
□ターゲットを用いる）、イオンブレーティング法（Ｓ
ｉや５ｉｎ２をＥ−ビーム蒸着させる）などによって堆
積させることもでき、それらの堆積膜であっても発明の
効果に変わりがない。
□ターゲットを用いる）、イオンブレーティング法（Ｓ
ｉや５ｉｎ２をＥ−ビーム蒸着させる）などによって堆
積させることもでき、それらの堆積膜であっても発明の
効果に変わりがない。
次に、Ｍｏ薄膜１２の上にシリコン酸化膜１５を堆積さ
せた基板を、堆積温度以上の熱処理、最適には９００〜
１０００°Ｃの熱処理を加えると、Ｍｏ薄膜１２が基板
１１から剥離する。このときＭｏ薄膜上に堆積したシリ
コン酸化膜にクラックが発生し、Ｍｏ薄膜とともに剥離
し、第６図のようにシリコン酸化膜１８が部分的に形成
される。また、Ｍｏ薄膜とシリコン酸化膜とを剥離する
のに、高圧ジェット・スクラバーのような機械的手段に
よっても可能である。そしてまた、ＭＯ酸化物の蒸気圧
が高いため、その除去にＯ電界囲気中の熱処理を利用し
て除去することもできる。
せた基板を、堆積温度以上の熱処理、最適には９００〜
１０００°Ｃの熱処理を加えると、Ｍｏ薄膜１２が基板
１１から剥離する。このときＭｏ薄膜上に堆積したシリ
コン酸化膜にクラックが発生し、Ｍｏ薄膜とともに剥離
し、第６図のようにシリコン酸化膜１８が部分的に形成
される。また、Ｍｏ薄膜とシリコン酸化膜とを剥離する
のに、高圧ジェット・スクラバーのような機械的手段に
よっても可能である。そしてまた、ＭＯ酸化物の蒸気圧
が高いため、その除去にＯ電界囲気中の熱処理を利用し
て除去することもできる。
以上説明したように、本発明の製造方法によれば、シリ
コン基板上、部分的に形成しようとするシリコン酸化膜
は、リフラクトリメタル又はそのケイ化物の薄膜を利用
したリフトオフの方法によって形成できるから、従来の
選択酸化法にみられたようなバードビーク現象がない。
コン基板上、部分的に形成しようとするシリコン酸化膜
は、リフラクトリメタル又はそのケイ化物の薄膜を利用
したリフトオフの方法によって形成できるから、従来の
選択酸化法にみられたようなバードビーク現象がない。
即ち第２図に示した従来例の△ｖ２が０．７〜１．Ｑ／
ａであるのに比較して、実施例の６Ｗ／２は０．１μｍ
以下であシ、本発明においては０≦ヘメ今≦０．２（こ
こにＴはシリコン酸化膜厚）という範囲に収めることが
できる。
ａであるのに比較して、実施例の６Ｗ／２は０．１μｍ
以下であシ、本発明においては０≦ヘメ今≦０．２（こ
こにＴはシリコン酸化膜厚）という範囲に収めることが
できる。
また、本発明の製造方法は、ＳｉＮ膜を利用したもので
ないため高温雰囲気にさらされても、特性上悪影響が生
じない。第７図は、Ｍｏ８ ＬＳＩのゲート酸化膜につ
いて電界強度と電気的耐圧累積不良率との関係を示した
グラフであって、本発明の方法（曲線ａ）と選択酸化法
（曲線ｂ）とを比較した。選択酸化法すによれば、電圧
強度ＩＭＶ／３では電気的耐圧累積不良率が６チみられ
、６Ｍｖ、／ｌｌでは１０チみられるが、本発明の方法
ａによれば、ＩＭＶ／３では０．１−以下であり、６Ｍ
Ｖ／ｆｆでは２チに過ぎず、極めて良好な結果が得られ
た。
ないため高温雰囲気にさらされても、特性上悪影響が生
じない。第７図は、Ｍｏ８ ＬＳＩのゲート酸化膜につ
いて電界強度と電気的耐圧累積不良率との関係を示した
グラフであって、本発明の方法（曲線ａ）と選択酸化法
（曲線ｂ）とを比較した。選択酸化法すによれば、電圧
強度ＩＭＶ／３では電気的耐圧累積不良率が６チみられ
、６Ｍｖ、／ｌｌでは１０チみられるが、本発明の方法
ａによれば、ＩＭＶ／３では０．１−以下であり、６Ｍ
Ｖ／ｆｆでは２チに過ぎず、極めて良好な結果が得られ
た。
本発明の製造方法を素子分離に適用したときは、上述の
微細化や電気的耐圧の不良率低下がはかれるほか、イオ
ン注入による反転防止が自己整合的になし得、またイオ
ン注入後高温にさらされる時間が短いから、注入された
イオンがＳＤＧ領域にしみ出す現象も無視できる程度の
ものであることも確認できた。
微細化や電気的耐圧の不良率低下がはかれるほか、イオ
ン注入による反転防止が自己整合的になし得、またイオ
ン注入後高温にさらされる時間が短いから、注入された
イオンがＳＤＧ領域にしみ出す現象も無視できる程度の
ものであることも確認できた。
第１〜３図は、従来の選択酸化法の工程図、第４〜６図
は、本発明の酸化膜形成を示す工程図、第７図は、ゲー
ト酸化膜の電界強度と電気的耐圧累積不良率との関係を
示すグラフである。 １１・・・シリコン基板、１２・・・薄膜、１５・・・
堆積させたシリコン酸化膜、１８・・・部分的に形成さ
せたシリコン酸化膜。 第１図 第４図 第２図 第５図 ２ 第３図 第。図 １日
は、本発明の酸化膜形成を示す工程図、第７図は、ゲー
ト酸化膜の電界強度と電気的耐圧累積不良率との関係を
示すグラフである。 １１・・・シリコン基板、１２・・・薄膜、１５・・・
堆積させたシリコン酸化膜、１８・・・部分的に形成さ
せたシリコン酸化膜。 第１図 第４図 第２図 第５図 ２ 第３図 第。図 １日
Claims (1)
- １ シリコン基板上に、リフラクトリメタル又はそのケ
イ化物の薄膜を形成した後、酸化膜が形成されるべき領
域における上記薄膜を選択的に除去し、次いでシリコン
酸化膜を堆積させた後、残存薄膜と残存薄膜上の堆積シ
リコン酸化膜とを基板面から剥離し、基板上シリコン酸
化膜を部分的に形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107134A JPS589336A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107134A JPS589336A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589336A true JPS589336A (ja) | 1983-01-19 |
| JPH0221136B2 JPH0221136B2 (ja) | 1990-05-11 |
Family
ID=14451360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56107134A Granted JPS589336A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382566A (en) * | 1992-05-29 | 1995-01-17 | Sumitomo Electric Industries, Ltd. | Josephson junction device formed of oxide superconductor and process for preparing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5259589A (en) * | 1975-11-11 | 1977-05-17 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
| JPS5368080A (en) * | 1976-11-29 | 1978-06-17 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1981
- 1981-07-10 JP JP56107134A patent/JPS589336A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5259589A (en) * | 1975-11-11 | 1977-05-17 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
| JPS5368080A (en) * | 1976-11-29 | 1978-06-17 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382566A (en) * | 1992-05-29 | 1995-01-17 | Sumitomo Electric Industries, Ltd. | Josephson junction device formed of oxide superconductor and process for preparing the same |
| US5525582A (en) * | 1992-05-29 | 1996-06-11 | Sumitomo Electric Industries, Ltd. | Josephson junction device formed of oxide superconductor and process for preparing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221136B2 (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640041A (en) | Stress relaxation in dielectric before metallization | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| US5705442A (en) | Optimized tungsten contact plug process via use of furnace annealed barrier layers | |
| JPH0427702B2 (ja) | ||
| US5698468A (en) | Silicidation process with etch stop | |
| JP2623659B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JP2001110782A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPS589336A (ja) | 半導体装置の製造方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JP4018843B2 (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| EP0292042B1 (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JP3121777B2 (ja) | 半導体装置の製造方法 | |
| JPS62145833A (ja) | 半導体装置の製造方法 | |
| JPH0427703B2 (ja) | ||
| JP2950620B2 (ja) | 半導体装置 | |
| JPH05283518A (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 |