JPS589383B2 - 位相弁別回路 - Google Patents
位相弁別回路Info
- Publication number
- JPS589383B2 JPS589383B2 JP52104470A JP10447077A JPS589383B2 JP S589383 B2 JPS589383 B2 JP S589383B2 JP 52104470 A JP52104470 A JP 52104470A JP 10447077 A JP10447077 A JP 10447077A JP S589383 B2 JPS589383 B2 JP S589383B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- timer circuit
- timer
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measuring Phase Differences (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
この発明は複数の交流電気量の位相関係を判定する位相
弁別回路、特に上記交流電気量のいずれかの入力信号が
印加されないときの誤信号発生防止に関するものである
。
弁別回路、特に上記交流電気量のいずれかの入力信号が
印加されないときの誤信号発生防止に関するものである
。
第１図は従来の位相弁別回路の一例を示すブロック図で
、１，２は交流電気量Ｖ１，■２が印加される入力端子
であり、例えば地絡方向継電器の入力電気量として■１
は零相電圧が、Ｖ２は零相電流が用いられる。
、１，２は交流電気量Ｖ１，■２が印加される入力端子
であり、例えば地絡方向継電器の入力電気量として■１
は零相電圧が、Ｖ２は零相電流が用いられる。
３，４は交流電気量Ｖ１，Ｖ２を矩形波に変換する矩形
波整形回路で、この場合Ｖ１，Ｖ２が正極性の期間矩形
波出力を発生する。
波整形回路で、この場合Ｖ１，Ｖ２が正極性の期間矩形
波出力を発生する。
５はＡＮＤ回路、６はＮＯＲ回路、７はＯＲ回路、８は
動作時間がＴ１で復帰時間が零のタイマ回路、９はＮＯ
Ｔ回路、１０は動作時間がＴ２で復帰時間が零のタイマ
回路、１１は出力端子、Ｖ３，Ｖ４は矩形波整形回路３
，４の出力波形、Ｖ５はＡＮＤ回路５の出力波形、Ｖ６
はＮＯＲ回路６の出力波形、Ｖ７はＯＲ回路７の出力波
形、Ｖ８はタイマ回路８の出力波形、Ｖ９はＮＯＴ回路
９の出力波形、Ｖ１０はタイマ回路１０の出力波形であ
る。
動作時間がＴ１で復帰時間が零のタイマ回路、９はＮＯ
Ｔ回路、１０は動作時間がＴ２で復帰時間が零のタイマ
回路、１１は出力端子、Ｖ３，Ｖ４は矩形波整形回路３
，４の出力波形、Ｖ５はＡＮＤ回路５の出力波形、Ｖ６
はＮＯＲ回路６の出力波形、Ｖ７はＯＲ回路７の出力波
形、Ｖ８はタイマ回路８の出力波形、Ｖ９はＮＯＴ回路
９の出力波形、Ｖ１０はタイマ回路１０の出力波形であ
る。
第１図の位相弁別回路は交流電気量■１，■２の位相差
が±９０°以内の場合は不動作、位相差が９０°を超え
る場合は動作して出力を発生するよう働くものであるが
、以下その動作状態について説明する。
が±９０°以内の場合は不動作、位相差が９０°を超え
る場合は動作して出力を発生するよう働くものであるが
、以下その動作状態について説明する。
タイマ回路８の動作時間Ｔ１は電気角で９０°、即ち入
力周波数が５０Ｈｚの場合は１０００／５０×１／４−
５ｍｓにあらかじめ設定される。
力周波数が５０Ｈｚの場合は１０００／５０×１／４−
５ｍｓにあらかじめ設定される。
第２図は第１図の従来例の動作説明用波形図で、左側部
分は交流電気量Ｖ１，■２の位相差４５°で不動作とな
る場合を示す。
分は交流電気量Ｖ１，■２の位相差４５°で不動作とな
る場合を示す。
交流電気量Ｖ１，Ｖ２は矩形波変換回路３，４で矩形波
■３，Ｖ４に変換される。
■３，Ｖ４に変換される。
矩形波Ｖ３， Ｖ４をＡＮＤ回路５又はＮＯＲ回路６の
いずれかから■５又は■６の信号が出力され、ＯＲ回路
７より発生する出力Ｖ７の出力時間幅が、タイマ回路８
の動作時間Ｔ１より長いか否かをこのタイマ回路８で弁
別する。
いずれかから■５又は■６の信号が出力され、ＯＲ回路
７より発生する出力Ｖ７の出力時間幅が、タイマ回路８
の動作時間Ｔ１より長いか否かをこのタイマ回路８で弁
別する。
第２図左側の不動作入力条件の場合は、ＯＲ回路７のＶ
７の出力時間幅がＴ１ より長いのでタイマ回路８より
出力■８が周期的に発生し、即ち入力周波数の半サイク
ル（１０ｍｓ）に１回パルス出力Ｖ８が発生する。
７の出力時間幅がＴ１ より長いのでタイマ回路８より
出力■８が周期的に発生し、即ち入力周波数の半サイク
ル（１０ｍｓ）に１回パルス出力Ｖ８が発生する。
この出力Ｖ８はＮＯＴ回路９で反転されタイマ回路１０
に入力される。
に入力される。
タイマ回路１０の動作時間はタイマ回路８からの出力Ｖ
８が半サイクル（１０ｍｓ）に１回発生する場合に、タ
イマ回路１０を不動作とするためＴ２＝１／２サイクル
（１０ｍｓ）＋α（余裕）の値、第２図の例では１２ｍ
ｓに設定されている。
８が半サイクル（１０ｍｓ）に１回発生する場合に、タ
イマ回路１０を不動作とするためＴ２＝１／２サイクル
（１０ｍｓ）＋α（余裕）の値、第２図の例では１２ｍ
ｓに設定されている。
したがってタイマ回路１０からの出力Ｖ１０からの出力
Ｖ１０は発生しない。
Ｖ１０は発生しない。
次に第２図の右側の動作入力条件、この図ではＶ１，Ｖ
２の位相差が１３５°の場合について述べる。
２の位相差が１３５°の場合について述べる。
この場合には第２図で明らかなようにＯＲ回路７からの
出力■７の時間幅がタイマ回路８の動作時間Ｔ１よりも
短かいため、タイマ回路８の出力Ｖ８は発生しない。
出力■７の時間幅がタイマ回路８の動作時間Ｔ１よりも
短かいため、タイマ回路８の出力Ｖ８は発生しない。
したがってＮＯＴ回路９の出力Ｖ９は連続信号を発生し
、タイマ回路１０の出力Ｖ１０はタイマ回路の出力■８
がなくなってからＴ２＝１２ｍｓ後に発生する。
、タイマ回路１０の出力Ｖ１０はタイマ回路の出力■８
がなくなってからＴ２＝１２ｍｓ後に発生する。
このように出力端子１１から発生する信号■１０は入力
信号Ｖ１，■２間の位相差が±９０°をこえた場合にＴ
２時間遅れて発生する。
信号Ｖ１，■２間の位相差が±９０°をこえた場合にＴ
２時間遅れて発生する。
以上のように、従来の位相弁別回路は入力電気量Ｖ１，
Ｖ２の位相関係に応動するが、第３図のような入力電気
量Ｖ１，Ｖ２のいづれかの入力が印加されないとき誤出
力信号が発生するという欠点がある。
Ｖ２の位相関係に応動するが、第３図のような入力電気
量Ｖ１，Ｖ２のいづれかの入力が印加されないとき誤出
力信号が発生するという欠点がある。
以下これについて説明する。第３図において信号Ｖ２を
除去すると、ＯＱ回路７からの出力Ｖ７は時間幅が半サ
イクル（１０ｍｓ）で１サイクル（２０ｍｓ）に１回の
周期となる。
除去すると、ＯＱ回路７からの出力Ｖ７は時間幅が半サ
イクル（１０ｍｓ）で１サイクル（２０ｍｓ）に１回の
周期となる。
従ってタイマ回路８からの出力Ｖ８は時間幅５ｍｓで１
サイクル（２０ｍｓ）に１回の周期となる。
サイクル（２０ｍｓ）に１回の周期となる。
ＮＯＴ回路９の出力Ｖ９は時間幅１５ｍｓのパルス出力
で５ｍｓの間隔をもった繰返しパルスとなり、タイマ回
路１０からの出力Ｖ１０は時間幅３ｍｓ（１５ｍｓ−１
２ｍｓ＝３ｍｓ）で１サイクルに１回発生する誤出力信
号となり出力端子１１から外部へ伝えられることになる
。
で５ｍｓの間隔をもった繰返しパルスとなり、タイマ回
路１０からの出力Ｖ１０は時間幅３ｍｓ（１５ｍｓ−１
２ｍｓ＝３ｍｓ）で１サイクルに１回発生する誤出力信
号となり出力端子１１から外部へ伝えられることになる
。
この誤出力信号を消去する方法としては、タイマ回路１
０の動作時間を１５ｍｓより長く、例えばＴ２＝１５ｍ
ｓ＋α（余裕）＝１５ｍ ｓ＋３ｍｓ＝１８ｍｓとする
方法も考えられる。
０の動作時間を１５ｍｓより長く、例えばＴ２＝１５ｍ
ｓ＋α（余裕）＝１５ｍ ｓ＋３ｍｓ＝１８ｍｓとする
方法も考えられる。
しかしこれでは当初の動作時間Ｔ２＝１２ｍｓに比べ５
０％も動作時間が遅れることになり、即応性が悪いとい
う欠点があった。
０％も動作時間が遅れることになり、即応性が悪いとい
う欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、従来の回路に別の簡単なタイマ回
路を追加することにより、いづれかの入力信号が印加さ
れないとき即応性を損うことなく、誤出力信号の発生を
防止することのできる位相弁別回路を提供することを目
的としている。
めになされたもので、従来の回路に別の簡単なタイマ回
路を追加することにより、いづれかの入力信号が印加さ
れないとき即応性を損うことなく、誤出力信号の発生を
防止することのできる位相弁別回路を提供することを目
的としている。
第４図はこの発明による位相弁別回路の一実施例を示す
ブロック図で、矩形波整形回路３，４、ＡＮＤ回路５、
ＮＯＲ回路６、ＯＲ回路７、およびタイマ回路８より構
成される第１のタイマ回路２１は従来の回路と同様に構
成され、その動作も同様である。
ブロック図で、矩形波整形回路３，４、ＡＮＤ回路５、
ＮＯＲ回路６、ＯＲ回路７、およびタイマ回路８より構
成される第１のタイマ回路２１は従来の回路と同様に構
成され、その動作も同様である。
１２は交流電気量Ｖ２を矩形波に変換する矩形波整形回
路で、この場合は■２が負極性の期間矩形波出力を発生
する。
路で、この場合は■２が負極性の期間矩形波出力を発生
する。
１３はＮＯＲ回路、１４は動作時間が微少時間ｔ（ｔ＜
Ｔ１）で復帰時間が零のタイマ回路であり、矩形波整形
回路１２、ＮＯＲ回路１３、およびタイマ回路１４で第
２のタイマ回路２２を形成する。
Ｔ１）で復帰時間が零のタイマ回路であり、矩形波整形
回路１２、ＮＯＲ回路１３、およびタイマ回路１４で第
２のタイマ回路２２を形成する。
１６はＮＯＲ回路、１０はタイマ回路（動作時間Ｔ２、
復帰時間零）で従来のタイマ回路と同じであり、これら
１５，１０で第３のタイマ回路２３を形成する。
復帰時間零）で従来のタイマ回路と同じであり、これら
１５，１０で第３のタイマ回路２３を形成する。
Ｖ１２は矩形波整形回路１２の出力波形、Ｖ１３はＮＯ
Ｒ回路１３の出力波形、■１４はタイマ回路１４の出力
波形、Ｖ１５はＮＯＲ回路１５の出力波形である。
Ｒ回路１３の出力波形、■１４はタイマ回路１４の出力
波形、Ｖ１５はＮＯＲ回路１５の出力波形である。
第５図は第４図の実施例の動作説明用波形図で入力Ｖ２
が印加された状態から印加されない状態になった場合の
波形を示している。
が印加された状態から印加されない状態になった場合の
波形を示している。
以下第４図および第５図について動作を説明する。
第２のタイマ回路２，２がない場合、即ち、第１および
第３のタイマ回路２１，２３は従来回路と全く同じ動作
を行なう。
第３のタイマ回路２１，２３は従来回路と全く同じ動作
を行なう。
次に第２のタイマ回路２２の動作について説明すると、
Ｖ１，■２の両入力かある場合、矩形波整形回路４およ
び１２の出力Ｖ４，Ｖ１２は互に半サイクルづつ信号を
発生するので、■４，■１２が同時に零とならず、ＮＯ
Ｒ回路１３からは信号が発生しない。
Ｖ１，■２の両入力かある場合、矩形波整形回路４およ
び１２の出力Ｖ４，Ｖ１２は互に半サイクルづつ信号を
発生するので、■４，■１２が同時に零とならず、ＮＯ
Ｒ回路１３からは信号が発生しない。
従ってタイマ回路１４の出力Ｖ１４の信号も発生しない
ので、第１および第３のタイマ回路２１，２３のみで従
来回路と同様の動作をすることになる。
ので、第１および第３のタイマ回路２１，２３のみで従
来回路と同様の動作をすることになる。
ここでタイマ回路１４の動作時間ｔは、交流入力■２の
印加状態において、Ｖ２の零点近くで矩形波整形回路４
，１２のいずれも出力が発生しない微少時間帯があり、
これによってＮＯＲ回路１３から微少パルス幅の出力が
発生しても、ＮＯＲ回路１５に入力しないようにタイマ
回路１４を設け動作時間ｔの遅れを持たせるものである
。
印加状態において、Ｖ２の零点近くで矩形波整形回路４
，１２のいずれも出力が発生しない微少時間帯があり、
これによってＮＯＲ回路１３から微少パルス幅の出力が
発生しても、ＮＯＲ回路１５に入力しないようにタイマ
回路１４を設け動作時間ｔの遅れを持たせるものである
。
この動作時間ｔは１ｍｓもあれば十分である。
Ｖ１，■２のいづれかの入力、この場合の入力が零とな
った場合であるが、このとき矩形波整形回路４，１２の
出力■４，■１２はいづれも出力されず、ＮＯＲ回路１
３の出力Ｖ１３は連続出力信号を発生する。
った場合であるが、このとき矩形波整形回路４，１２の
出力■４，■１２はいづれも出力されず、ＮＯＲ回路１
３の出力Ｖ１３は連続出力信号を発生する。
タイマ回路１４の出力Ｖ１４は、Ｖ１３よりｔ時間遅れ
て出力信号を発生しＮＯＲ回路１５に連続した出力信号
を与えるので、ＮＯＲ回路１５の出力Ｖ１５は零となり
、タイマ回路１０の出力■１０も出力されず誤出力信号
を発生しない。
て出力信号を発生しＮＯＲ回路１５に連続した出力信号
を与えるので、ＮＯＲ回路１５の出力Ｖ１５は零となり
、タイマ回路１０の出力■１０も出力されず誤出力信号
を発生しない。
なお、上述の説明では交流入力Ｖ１，Ｖ２の内Ｖ２が除
去される場合について述べたが、Ｖ１，■２のいずれが
除去されても誤出力が出ないものとする場合は、第２の
タイマ回路２２と同じものを入力■１に対しても設ける
ことにより対処できる。
去される場合について述べたが、Ｖ１，■２のいずれが
除去されても誤出力が出ないものとする場合は、第２の
タイマ回路２２と同じものを入力■１に対しても設ける
ことにより対処できる。
また上述の説明では、■１，Ｖ２の２入力について述べ
たが２入力以上の入力に対しても対処することができる
。
たが２入力以上の入力に対しても対処することができる
。
即ち、矩形波整形回路３または４と同じ回路を入力数に
等しい数だけ設け、それぞれの出力をＡＮＤ回路５およ
びＮＯＲ回路６に入力して第１のタイマ回路２１を形成
し、入力が零となりつたとき誤信号を発生しないように
第２のタイマ回路２２を必要な入力に対して設けること
により実現できる。
等しい数だけ設け、それぞれの出力をＡＮＤ回路５およ
びＮＯＲ回路６に入力して第１のタイマ回路２１を形成
し、入力が零となりつたとき誤信号を発生しないように
第２のタイマ回路２２を必要な入力に対して設けること
により実現できる。
以上のように、この発明によれば、従来の位相弁別回路
に簡単なタイマ回路を付加するのみで、位相弁別を行う
入力のうちいづれかの入力が印加されないとき誤出力信
号を発生しないよう防止すると共に、位相弁別動作の高
速性を損うことのない効果が得られる。
に簡単なタイマ回路を付加するのみで、位相弁別を行う
入力のうちいづれかの入力が印加されないとき誤出力信
号を発生しないよう防止すると共に、位相弁別動作の高
速性を損うことのない効果が得られる。
第１図は従来の位相弁別回路を示すブロック図、第２図
、第３図は第１図の位相弁別回路の動作説明用波形図、
第４図はこの発明の一実施例を示すブロック図、第５図
は第４図の実施例の動作説明用波形図である。 図において、３，４，１２は矩形波整形回路、５はＡＮ
Ｄ回路、６，１３，１５はＮＯＲ回路、７はＯＲ回路、
８，１０，１４はタイマ回路、２１は第１のタイマ回路
、２２は第２のタイマ回路、２３は第３のタイマ回路で
ある。 なお、図中同一符号は同一又は相当部分を示す。
、第３図は第１図の位相弁別回路の動作説明用波形図、
第４図はこの発明の一実施例を示すブロック図、第５図
は第４図の実施例の動作説明用波形図である。 図において、３，４，１２は矩形波整形回路、５はＡＮ
Ｄ回路、６，１３，１５はＮＯＲ回路、７はＯＲ回路、
８，１０，１４はタイマ回路、２１は第１のタイマ回路
、２２は第２のタイマ回路、２３は第３のタイマ回路で
ある。 なお、図中同一符号は同一又は相当部分を示す。
Claims (1)
- １ 少なくとも２つの交流電気量が同極性または異極性
にある時間が、一定時間Ｔ１継続するとき動作する第１
のタイマ回路、上記交流電気量のいづれか一つを入力と
し、この入力値が零となる時間が時間ｔ（ｔ＜Ｔ１）経
過するとき動作する少なくとも１個の第２のタイマ回路
、上記第１のタイマ回路の動作出力と少なくとも１個の
上記第２のタイマ回路の動作出力のいづれの出力も発生
しない時間が一定時間Ｔ２（Ｔ２＞Ｔ１）経過するとき
動作する第３のタイマ回路を備えた位相弁別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52104470A JPS589383B2 (ja) | 1977-08-30 | 1977-08-30 | 位相弁別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52104470A JPS589383B2 (ja) | 1977-08-30 | 1977-08-30 | 位相弁別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5437786A JPS5437786A (en) | 1979-03-20 |
| JPS589383B2 true JPS589383B2 (ja) | 1983-02-21 |
Family
ID=14381460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52104470A Expired JPS589383B2 (ja) | 1977-08-30 | 1977-08-30 | 位相弁別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589383B2 (ja) |
-
1977
- 1977-08-30 JP JP52104470A patent/JPS589383B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5437786A (en) | 1979-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54132728A (en) | Multiplex current type inverter | |
| JPS589383B2 (ja) | 位相弁別回路 | |
| GB1190847A (en) | Electric Inverting Apparatus | |
| RU1781816C (ru) | Устройство дл формировани серий импульсов | |
| RU2220468C1 (ru) | Реле разности фаз | |
| JPH04212A (ja) | 地絡検出装置 | |
| JPS5840145B2 (ja) | イソウベンベツカイロ | |
| RU2248640C2 (ru) | Реле разности фаз | |
| RU1798905C (ru) | Широтно-импульсный преобразователь дл цифрового след щего электропривода | |
| JP2712755B2 (ja) | Ｐｗｍパルスの切替方法 | |
| SU1474789A1 (ru) | Способ защиты выпр мителей от несимметричных замыканий | |
| JP2531590B2 (ja) | Ｐｗｍ信号の発生方法 | |
| RU2013801C1 (ru) | Устройство для синхронизации работы быстродействующих микропроцессоров с внешними устройствами | |
| RU2237312C1 (ru) | Реле разности фаз | |
| JP3157515B2 (ja) | 非同期信号サンプリングクロック生成方式 | |
| SU436346A1 (ru) | Устройство для преобразованияпоследовательности импульсов впоследовательность трехуровневых сигналов | |
| SU1547049A1 (ru) | Устройство синхронизации импульсов | |
| SU866647A1 (ru) | Устройство дл автоматической синхронизации генераторов переменного тока | |
| SU995189A1 (ru) | Устройство дл дифференциально-фазной защиты электроустановки | |
| JPS5556483A (en) | Voltage control method of inverter | |
| JP3234862B2 (ja) | 周波数追従回路 | |
| RU2231884C1 (ru) | Реле тока | |
| SU943986A1 (ru) | Устройство автоматического прекращени асинхронного хода в энергосистеме | |
| SU1195274A1 (ru) | Нуль-индикатор фазового сдвига | |
| SU1150695A1 (ru) | Устройство дл сравнени фаз двух электрических величин |