JPS589457A - パルス信号送出回路 - Google Patents
パルス信号送出回路Info
- Publication number
- JPS589457A JPS589457A JP10692581A JP10692581A JPS589457A JP S589457 A JPS589457 A JP S589457A JP 10692581 A JP10692581 A JP 10692581A JP 10692581 A JP10692581 A JP 10692581A JP S589457 A JPS589457 A JP S589457A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse signal
- circuits
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス信号送出回路に関するものであり、とく
に信号の存在不存在にか＼わらず出力インピーダンスを
一定にし且つ信号の不存在時には低電力となるようガバ
ルス信号送出回路に関するものである。
に信号の存在不存在にか＼わらず出力インピーダンスを
一定にし且つ信号の不存在時には低電力となるようガバ
ルス信号送出回路に関するものである。
近年、ＰＣＭ伝送が急速に実用化されてきている。
現在行なわれているＰＣＭ伝送は、第１図に示す通り信
号送出回路ｌと信号受信回路２が１対の線路３により結
合された形態である。これは、いわゆる局間伝送として
新しく布設された線路によって伝送されているものであ
る。従って、第１図に示した通り、信号送出回路１と信
号受信回路２の間を結ぶ線路３け途中で分岐した線路を
有していないものである、４ このような線路形態では、信号送出回路で仮にインピー
ダンスマツチングがとれていなくとも、後に述べる２次
反射が生じる事が問題とはならず、線路の分岐に起因す
る受信側への悪影蕾については考慮が払われていない。
号送出回路ｌと信号受信回路２が１対の線路３により結
合された形態である。これは、いわゆる局間伝送として
新しく布設された線路によって伝送されているものであ
る。従って、第１図に示した通り、信号送出回路１と信
号受信回路２の間を結ぶ線路３け途中で分岐した線路を
有していないものである、４ このような線路形態では、信号送出回路で仮にインピー
ダンスマツチングがとれていなくとも、後に述べる２次
反射が生じる事が問題とはならず、線路の分岐に起因す
る受信側への悪影蕾については考慮が払われていない。
ところが、加入者と局の間の伝送路は将来加入者がどこ
に出現するかわから力いという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
に出現するかわから力いという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
第２図においては、１対の線路３が線路５，７゜８と接
続されていく接点でそれぞれ線路４．６゜９と枝分かれ
している状態を示す。
続されていく接点でそれぞれ線路４．６゜９と枝分かれ
している状態を示す。
第３図は第２図で示した線路に加入者が出現し、信号送
出回路と信号受信回路が接続された状態を示す。第３図
において加入者が接線されなかった線路４．６．９の線
路３，５，７．８と接続されている反対側は通常開放端
となっており、信号の反射を生じる。したがって信号送
出回路１と信号受信回路２間の信号伝送という観点から
見ると、開放端を有する線路４．６．９は第４図に示す
ように第３図の信号送出回路１から信号受信回路２に至
る線路の周波数特性に損失のピークｆＭ ＋ｆＭ、
、・・・・・・を生じる。第１のピークｆＭ１と開放端
号速度）の関係があるととが知られており、開放端を有
する線路長形が長くなるとｆＭＩの周波数が低くなり、
伝送帯域にｆＨＩが入ってくるため、信号受信回路２に
おけゑ線路等化が困難になってくる。また開放端を有す
る線路数が大きくなると各開放端を有する線路の損失が
相加されさらに損失のピーク創が大きくカリ、等化が困
難と々る。ここで信号受信回路２におけるＭＭ等化にお
いては、通常時間軸上の符号量干渉を最小にするよう等
化を行う方法を用いる。この時開放端な有する線路の符
号量干渉に与える影響は第５図に示すように主応答に対
し同一極性の副応答として現われるので、この副応答が
最小となるよう線路等化を行うととになる。
出回路と信号受信回路が接続された状態を示す。第３図
において加入者が接線されなかった線路４．６．９の線
路３，５，７．８と接続されている反対側は通常開放端
となっており、信号の反射を生じる。したがって信号送
出回路１と信号受信回路２間の信号伝送という観点から
見ると、開放端を有する線路４．６．９は第４図に示す
ように第３図の信号送出回路１から信号受信回路２に至
る線路の周波数特性に損失のピークｆＭ ＋ｆＭ、
、・・・・・・を生じる。第１のピークｆＭ１と開放端
号速度）の関係があるととが知られており、開放端を有
する線路長形が長くなるとｆＭＩの周波数が低くなり、
伝送帯域にｆＨＩが入ってくるため、信号受信回路２に
おけゑ線路等化が困難になってくる。また開放端を有す
る線路数が大きくなると各開放端を有する線路の損失が
相加されさらに損失のピーク創が大きくカリ、等化が困
難と々る。ここで信号受信回路２におけるＭＭ等化にお
いては、通常時間軸上の符号量干渉を最小にするよう等
化を行う方法を用いる。この時開放端な有する線路の符
号量干渉に与える影響は第５図に示すように主応答に対
し同一極性の副応答として現われるので、この副応答が
最小となるよう線路等化を行うととになる。
一方、信号送出回路１が整合のとれ々い方式であると、
信号送出回路１が接続されている線路８が新たに開放端
を有する線路と々す、他の開放端を有する線路による信
号の反射成分の２次反射を生じる線路として動作する。
信号送出回路１が接続されている線路８が新たに開放端
を有する線路と々す、他の開放端を有する線路による信
号の反射成分の２次反射を生じる線路として動作する。
したがって、信号送出回路１から信号受信回路２に至る
線路に新たに（３） 開放端を有する線路が付は加わった事にカリ、損失のピ
ークの増大となるため信号受信回路２における＃路等化
がさらに困難となる。
線路に新たに（３） 開放端を有する線路が付は加わった事にカリ、損失のピ
ークの増大となるため信号受信回路２における＃路等化
がさらに困難となる。
したがって信号受信回路２における線路等化の困離さの
軽減のため信号送出口Ｍｌは信号反射のないインピーダ
ンス整合のとれる方式である必要がある。
軽減のため信号送出口Ｍｌは信号反射のないインピーダ
ンス整合のとれる方式である必要がある。
第６図に従来例を示す。また、第７図は第６図に示した
従来例の対応箇所の信号のタイムチャートである。
従来例の対応箇所の信号のタイムチャートである。
第６図において、回路１１．１２はＤ型フリップフロッ
プ、回路１３はＮＡＮＤゲート、回路１４゜１５はＡＮ
Ｄゲート、回路１６．１７はインバータゲート、回路１
８．１９はスイッチングトランジスタ、回路２０．２１
は抵抗、回路２２は整合用の抵抗、回路２３は単一電源
でスイッチング形式の出力回路とするため回路２２が接
続される中点を持った出カドランス、回路２４は負荷で
ある。
プ、回路１３はＮＡＮＤゲート、回路１４゜１５はＡＮ
Ｄゲート、回路１６．１７はインバータゲート、回路１
８．１９はスイッチングトランジスタ、回路２０．２１
は抵抗、回路２２は整合用の抵抗、回路２３は単一電源
でスイッチング形式の出力回路とするため回路２２が接
続される中点を持った出カドランス、回路２４は負荷で
ある。
第７図において信号（ａ） 、 （ｂ）は回路１１の入
力であり、信号（ａ）は入力データ、信号中）はクロッ
クで（４） ある。信号（Ｃ）は回路１１の出力で信号（ａ）が信号
（ｂ）によりサンプリングされたものである。信号（ｄ
）は回路１３の出力であり信号（Ｃ）と信号Φ）の回路
１６による反転信号とのＮＡＮＤをとったものであり、
信号（ｄ）の０”レベルは信号（ａ）の論ｆ！１１に対
応する。信号（ｅ） 、 （ｆ）は信号（ｄ）が回路１
２により分周された出力である。信号（ｇ） ｔ （ｈ
）は回路１４．１５の出力で信号（ａ）の論理１が信号
（ｇ） ｔ （ｈ）に交互に出現する。
力であり、信号（ａ）は入力データ、信号中）はクロッ
クで（４） ある。信号（Ｃ）は回路１１の出力で信号（ａ）が信号
（ｂ）によりサンプリングされたものである。信号（ｄ
）は回路１３の出力であり信号（Ｃ）と信号Φ）の回路
１６による反転信号とのＮＡＮＤをとったものであり、
信号（ｄ）の０”レベルは信号（ａ）の論ｆ！１１に対
応する。信号（ｅ） 、 （ｆ）は信号（ｄ）が回路１
２により分周された出力である。信号（ｇ） ｔ （ｈ
）は回路１４．１５の出力で信号（ａ）の論理１が信号
（ｇ） ｔ （ｈ）に交互に出現する。
この回路は信号（ａ）の論理１に交互に対応した信号（
ｇ）、中）により回路１８．１９がそれぞれ論理ｌの時
にのみｌＯＮ′′シ、その時回部２３を通して回路２４
に第７図の信号０）に示したようカバイホーラ信号が供
給される。第６図の従来例においては出力回路の負荷と
の整合という問題は、回路１８′ｔたは１９が’ＯＮ′
した時のみ回路２２の抵抗Ｒにより回路２４の負荷ＺＬ
との整合が実現できるが、パルス信号の不存在時は整合
がとれない。更に、これを等価回路を用いて説明する。
ｇ）、中）により回路１８．１９がそれぞれ論理ｌの時
にのみｌＯＮ′′シ、その時回部２３を通して回路２４
に第７図の信号０）に示したようカバイホーラ信号が供
給される。第６図の従来例においては出力回路の負荷と
の整合という問題は、回路１８′ｔたは１９が’ＯＮ′
した時のみ回路２２の抵抗Ｒにより回路２４の負荷ＺＬ
との整合が実現できるが、パルス信号の不存在時は整合
がとれない。更に、これを等価回路を用いて説明する。
第８図は第６図の実施例の出力回路部分の等価回路であ
る。
る。
第８図において回路２２，２４．２３は第６図における
ものと同じである。
ものと同じである。
回路２５け電源、回路２６．２７はスイッチであり、第
６図におけるスイッチングトランジスタ回路１８．１９
に対応する１、第８図においては回路２６またけ２７の
スイッチが閉じると回路２５の電源より電流が回路２２
の抵抗回路２３のトランスを通って流れる。との電流が
トランス回路２３の働きによって回路２４の負荷に電流
を流す。第８図においても注意すべきことは回路２６
、２７が交互にスイッチを閉じ、 （バイポーラ信号の
±１送出に対応）１だ、回路２６．２７の両方共スイッ
チが閉じ々い（バイポーラ信号のＯ送出に対応）事であ
る。
６図におけるスイッチングトランジスタ回路１８．１９
に対応する１、第８図においては回路２６またけ２７の
スイッチが閉じると回路２５の電源より電流が回路２２
の抵抗回路２３のトランスを通って流れる。との電流が
トランス回路２３の働きによって回路２４の負荷に電流
を流す。第８図においても注意すべきことは回路２６
、２７が交互にスイッチを閉じ、 （バイポーラ信号の
±１送出に対応）１だ、回路２６．２７の両方共スイッ
チが閉じ々い（バイポーラ信号のＯ送出に対応）事であ
る。
したがって、回路２６または２７のスイッチが閉じた時
この回路はインピーダンス整合がとれるが、回路２６．
２７のスイッチが両方共に閉じない時はインピーダンス
整合がとれない。
この回路はインピーダンス整合がとれるが、回路２６．
２７のスイッチが両方共に閉じない時はインピーダンス
整合がとれない。
以上のように従来の回路では負荷とのインピーダンス整
合がとれない等の欠点があった。
合がとれない等の欠点があった。
本発明の目的は常にインピーダンス整合がとれ、しかも
低電力化できるパルス信号送出回路を提供することにあ
る。
低電力化できるパルス信号送出回路を提供することにあ
る。
本発明によれば第１および第２の巻線のトランス結合に
よシバルス信号を送出しその出力インピーダンスが２で
あるパルス信号送出回路において、前記第１の巻線の中
点から２つの第１の巻線抵抗を介して閉ループを構成し
、おのおのの前記閉ループ中に第１および第２のスイッ
チ回路を設け、さらに前記第１の巻線の中点と電圧源と
の間に第３のスイッチ回路を設け、前記パルス信号の不
存在時に前記第１および第２のスイッチ回路をオン、第
３のスイッチ回路をオフすることにより前記パルス信号
送出回路の前記出力インピーダンスを２としかつ２つの
前記第１の巻線間の閉ループに流れる電流を抑えること
により低電力化をはかることを特徴とするパルス信号送
出回路が提案される。
よシバルス信号を送出しその出力インピーダンスが２で
あるパルス信号送出回路において、前記第１の巻線の中
点から２つの第１の巻線抵抗を介して閉ループを構成し
、おのおのの前記閉ループ中に第１および第２のスイッ
チ回路を設け、さらに前記第１の巻線の中点と電圧源と
の間に第３のスイッチ回路を設け、前記パルス信号の不
存在時に前記第１および第２のスイッチ回路をオン、第
３のスイッチ回路をオフすることにより前記パルス信号
送出回路の前記出力インピーダンスを２としかつ２つの
前記第１の巻線間の閉ループに流れる電流を抑えること
により低電力化をはかることを特徴とするパルス信号送
出回路が提案される。
以下本発明にか＼るパルス信号送出回路の実施例につい
て詳細に説明する。
て詳細に説明する。
（７）
第９図は本発明を説明するための原理図、第１０図は本
発明の１実施例である。
発明の１実施例である。
第９図（ａ） ｌ （ｂ）において回路２３および２４
は第６図および第８図で述べたものと同様である。回路
２５，２６．２７は第８図のものと同じものである。
は第６図および第８図で述べたものと同様である。回路
２５，２６．２７は第８図のものと同じものである。
回路３１は付加されたスイッチング回路、回路３２．３
３は整合用抵抗である。
３は整合用抵抗である。
第９図（ａ）はバイポーラ信号の”＋１７／または−１
”送出の状態を示し、回路２６または２７の何れかが開
き回路３１は閉じている。このとき回路２５より回路２
３のトランス、回路３２または３３と電流が流れ回路２
４の負荷ＺＬに電流を供給すゐと同時に回路３２または
３３の整合抵抗によ多回路２４の負荷ＺＬとの間のイン
ピーダンス整合を実現している。
”送出の状態を示し、回路２６または２７の何れかが開
き回路３１は閉じている。このとき回路２５より回路２
３のトランス、回路３２または３３と電流が流れ回路２
４の負荷ＺＬに電流を供給すゐと同時に回路３２または
３３の整合抵抗によ多回路２４の負荷ＺＬとの間のイン
ピーダンス整合を実現している。
第９図（ｂ）はバイポーラ信号の”０”送出の状態を示
し、回路２６．２７は両方弁閉じており回に３１は開い
ている。このとき回路２３の出カドランスの第１の巻線
と回路３２．３３の整合抵抗により終端され回路２４０
負荷ＺＬとのインピーダン（８ノ ス整合を実現するとともに回荏３１の開放により閉ルー
プへの電流の供給をやめ低電力化を実現している。
し、回路２６．２７は両方弁閉じており回に３１は開い
ている。このとき回路２３の出カドランスの第１の巻線
と回路３２．３３の整合抵抗により終端され回路２４０
負荷ＺＬとのインピーダン（８ノ ス整合を実現するとともに回荏３１の開放により閉ルー
プへの電流の供給をやめ低電力化を実現している。
第１０図は第９図の原理図を出力回路に実現したもので
あり本発明の１実施例である。第１１図はそのタイムチ
ャートであ／−、、Ｊ第１０図において回路１１，１２
，１３，１６．１７と回路１８ｔ１９ｔ２０ｔ２１．２
３，２４は第６図と同じものである１回路１４．１５け
ＮＡＮＤゲート、回路３４は第９図のスイッチ回ｐ３１
に対応するスイッチングトランジスタ、回路３２．３３
は第９図と同じ整合抵抗、回路３５け抵抗である。
あり本発明の１実施例である。第１１図はそのタイムチ
ャートであ／−、、Ｊ第１０図において回路１１，１２
，１３，１６．１７と回路１８ｔ１９ｔ２０ｔ２１．２
３，２４は第６図と同じものである１回路１４．１５け
ＮＡＮＤゲート、回路３４は第９図のスイッチ回ｐ３１
に対応するスイッチングトランジスタ、回路３２．３３
は第９図と同じ整合抵抗、回路３５け抵抗である。
第１０図および訝ｉｌ１図の信号（ａ） 、 （ｂ）
、 （Ｃ） ｔ （ｄ） ＊（ｅ） ｌ （ｆ）は第６
図および鋲７図と同じものである。
、 （Ｃ） ｔ （ｄ） ＊（ｅ） ｌ （ｆ）は第６
図および鋲７図と同じものである。
この回路は信号（ａ）の番−理“１”に対応した信号（
ｇ）’＊（ｈＹにより回路１８．１９がそれぞれ１理”
ｌ”のときのみオフし、そのとき回路２３を通して回路
２４に第１１図の信ｖ＜ｒＹに示したようなバイポーラ
信号か供給される。一方信号（ａ）の訃理″０”のとき
は信号ば、 （Ｔｈ）’により回１３１８．１９がとも
にオンしていて回路２３の２つの巻線を回路３２ 、３
３の整合抵抗により終端し信号（ｄ）により回路３４が
ｈ理ＩＯＨのときのみオフする。このような動作により
バイポーラ信号“刊”または“−１“を送出していると
きは回路３２まだけ３３によりまたバイポーラ信号”０
”を送出しているときは回路３２．３３ により回路２
４とのインピーダンス整合を常に実現することができ、
バイポーラ信号のＯ“を送出しているときは回路３４に
より低電力化が可能である。
ｇ）’＊（ｈＹにより回路１８．１９がそれぞれ１理”
ｌ”のときのみオフし、そのとき回路２３を通して回路
２４に第１１図の信ｖ＜ｒＹに示したようなバイポーラ
信号か供給される。一方信号（ａ）の訃理″０”のとき
は信号ば、 （Ｔｈ）’により回１３１８．１９がとも
にオンしていて回路２３の２つの巻線を回路３２ 、３
３の整合抵抗により終端し信号（ｄ）により回路３４が
ｈ理ＩＯＨのときのみオフする。このような動作により
バイポーラ信号“刊”または“−１“を送出していると
きは回路３２まだけ３３によりまたバイポーラ信号”０
”を送出しているときは回路３２．３３ により回路２
４とのインピーダンス整合を常に実現することができ、
バイポーラ信号のＯ“を送出しているときは回路３４に
より低電力化が可能である。
以上詳細に説明したように本発明によれば負荷とのイン
ピーダンス整合が常に実現でき信号送出回路における信
号の反射を抑圧することによ如受信１悩悪影響を除去す
ることができ低電力化できる。またこのような構成は単
一電源で構成でき集積回路（ＩＣＪ化にも適したもので
ある。
ピーダンス整合が常に実現でき信号送出回路における信
号の反射を抑圧することによ如受信１悩悪影響を除去す
ることができ低電力化できる。またこのような構成は単
一電源で構成でき集積回路（ＩＣＪ化にも適したもので
ある。
第１図は従来の伝送線路を説明するだめの図、第２図お
よび第３図は本発明の適用対象となる伝送線路の構成を
説明する図、第４図および第５図は本発明を適用しない
場合の周波数の悪影響を説明するための図、第６図は従
来のパルス信号送出回路の１例の回路図、第７図は第６
図の回路の動作を示すタイムチャート、第８図は第６図
の回路の要部の等価回路、第９図は本発明の回路の要部
の原理図、第１Ｏ図は本発明にか＼るパルス信号送出回
路の１実施例の回路図、第１１図は第１０図の回路の動
作を示すタイムチャートである。 第１０図において、１８，１９および３４はスイッチン
グトランジスタ、３２および３３は整合抵抗、２４は倉
荷回路である。 特許出願人 富士通株式会社 日本電信電話公社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 （１１） 第１ＩＩ 第３図 ２ （１２） ｆＭ１ｆＭ２ 周波数 第６図 第１頁の続き ［相］発 明 者 笹用正明 横須賀車載１丁目２３５６番地日本 電信電話公社横須賀電気通信研 突所内 ■出 願 人 日本電信電話公社
よび第３図は本発明の適用対象となる伝送線路の構成を
説明する図、第４図および第５図は本発明を適用しない
場合の周波数の悪影響を説明するための図、第６図は従
来のパルス信号送出回路の１例の回路図、第７図は第６
図の回路の動作を示すタイムチャート、第８図は第６図
の回路の要部の等価回路、第９図は本発明の回路の要部
の原理図、第１Ｏ図は本発明にか＼るパルス信号送出回
路の１実施例の回路図、第１１図は第１０図の回路の動
作を示すタイムチャートである。 第１０図において、１８，１９および３４はスイッチン
グトランジスタ、３２および３３は整合抵抗、２４は倉
荷回路である。 特許出願人 富士通株式会社 日本電信電話公社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 （１１） 第１ＩＩ 第３図 ２ （１２） ｆＭ１ｆＭ２ 周波数 第６図 第１頁の続き ［相］発 明 者 笹用正明 横須賀車載１丁目２３５６番地日本 電信電話公社横須賀電気通信研 突所内 ■出 願 人 日本電信電話公社
Claims (1)
- 第１および第２の巻線のトランス結合によりパルス信号
を送出しその出力インピーダンスが２でおるパルス信号
送出回路において、前記第１の巻線の中点から２つの第
１の巻線、抵抗を介して閉ループを構成し、おのおのの
前記閉ループ中に第１および第２のスイッチ回路を設け
、さらに前記第１の巻線の中点と電圧源との間に第３の
スイッチ回路を設け、前記パルス信号の不存在時に前記
第１および第２のスイッチ回路をオン、第３のスイッチ
回路をオフすることにより前記パルス信号送出回路の前
記出力インピーダンスを２としかつ２つの前記第１の巻
線間の閉ループに流れる電流を抑えることにより低電力
化をはかることを特徴とするパルス信号送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10692581A JPS606141B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10692581A JPS606141B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589457A true JPS589457A (ja) | 1983-01-19 |
| JPS606141B2 JPS606141B2 (ja) | 1985-02-15 |
Family
ID=14445985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10692581A Expired JPS606141B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606141B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383814U (ja) * | 1986-11-18 | 1988-06-01 | ||
| JPH02272855A (ja) * | 1989-04-13 | 1990-11-07 | Toshiba Corp | 伝送ラインドライブ装置 |
| JPH03118012U (ja) * | 1990-03-16 | 1991-12-05 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238642U (ja) * | 1985-08-26 | 1987-03-07 |
-
1981
- 1981-07-10 JP JP10692581A patent/JPS606141B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383814U (ja) * | 1986-11-18 | 1988-06-01 | ||
| JPH02272855A (ja) * | 1989-04-13 | 1990-11-07 | Toshiba Corp | 伝送ラインドライブ装置 |
| JPH03118012U (ja) * | 1990-03-16 | 1991-12-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS606141B2 (ja) | 1985-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014030244A (ja) | 単一変圧器デジタル分離バリア | |
| US5442697A (en) | Digital data loopback device | |
| JPS61146040A (ja) | 半導体スイッチ装置 | |
| JPS589457A (ja) | パルス信号送出回路 | |
| US20020057017A1 (en) | Auto-MDIX line-driver with power down loopback protection | |
| WO2007001909A2 (en) | Continuous power transfer scheme for two-wire serial link | |
| US4723268A (en) | Dual mode phone line interface | |
| JPS589458A (ja) | パルス信号送出回路 | |
| JPS5935224B2 (ja) | パルス信号送出回路 | |
| US4620187A (en) | Transformer coupled, solid state communications line switch | |
| US5073762A (en) | Low frequency carrierband multi-port signal coupler | |
| JPS63502392A (ja) | 能動マイクロ波スイッチャ− | |
| US6603805B1 (en) | Transceiver circuit transmitting/receiving a tenary pulse signal | |
| US2145095A (en) | Telephone system | |
| JPS61260744A (ja) | パルストランスの駆動方式 | |
| US3610834A (en) | Low-level duplex signalling system for telephone networks | |
| WO1990010345A1 (en) | Star data network with logical ring function preferably using token access | |
| JPS6276828A (ja) | デジタル伝送通信方式 | |
| JPS584349Y2 (ja) | ４線−２線変換回路 | |
| US3041401A (en) | Communication system energy transfer circuit | |
| JPS63232736A (ja) | 電話装置のインタ−フエ−ス回路 | |
| JPS60154733A (ja) | デ−タ送受信回路 | |
| HU205509B (en) | Circuit arrangement for switchable matching two- or four-wire output or input circuit of a four-wire telephone channel and the central exchange | |
| JPS63280557A (ja) | 受電回路 | |
| JPS6149541A (ja) | バイポ−ラ信号送受信回路 |