JPS589497A - 多管式カラ−カメラのレジストレ−シヨン調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、３管式（Ｂ、几、Ｇ）或いは２管式（輝度及
びクロマ〕等の複数の撮像手段を備える多管式カラーカ
メラのレジストレーション調整口ｌｉ！に関し、特に撮
像画面を複数をこ分割してその夫夫に関してレジストレ
ーションの自＠調整を行うようにしたレジストレーショ
ン調整回路に関するものである。

多管式カラーテレビカメラでは、各撮像管のレジストレ
ーション（各色の位置合わせ〕を行うため【こ極めて煩
雑な調整を必要とする。一般には、各撮像管の出力画像
の中心位置が合うようにビーム偏向電流を補正するが、
画角（軸心に関する画像の回転）、画面周辺部での歪〔
台形歪、ピン歪等〕、画像サイズ、走査の非直線性、ス
キュー歪等の夫々の各撮像管ごとの相違に起因する色ず
れまで補正することは困難である。従来では、色ずれの
原因となるこれらの歪等を補正する各種の補正信号を作
り、各撮像管齋こ対してこれらの信号のゲインを調整し
、調整された信号をこ基いて６管のビーム偏向電流を制
御することによってレジストレーション調整を行ってい
た。従って制御回路が極めて複雑である上、色ずれが生
ずる各原因か夫夫独立した現象であるため、画面の−か
所で位置合せをしても他の部分で合致しなくなるという
不都合があり、画面全体にわたる均一なレジストレーシ
ョンを行うことは困難であった。

本発明はこの問題を解消するとともに、殊ζこ調整精度
の向上を図れる多管式カラーカメラのレジストレーショ
ン調整回路を提供するものである。

以下本発明の多管式カラーカメラのレジストレーション
調整回路の具体的実施例Ｅこついて図面を参照して説明
する。

第１図は本発明の実施例の自動レジストレーション方式
を説明する画面の平面図である。第１図に示すよう【こ
、例え？ｆ　３管式（Ｂ、Ｊ　Ｇ）のカラーテレビジョ
ンカメラによる撮像画面（１）が垂直図の右側、下ＩＩ
Ｉに示す分割比（１：１：３：４：３二１：１）で７分
割されている。これ（こよって画面の周辺はど分割面積
が小さくなるように、７Ｘ７＝４９個の領域（こ画面（
１）が不等分割される。この分割された各領域において
、例えば緑信号Ｇを得る撮像管（Ｇ管〕を基準にして他
のＲ管（赤信号）及びＢ管（青信号）を対象と゛［るレ
ジストレーション調整が行われる。レジストレーション
調整の際には、第１図に示すよう（こ各分割領域の中心
位置（こ”＋”字が書込まれたパターンボードか被写体
として撮像される。なおこのパターンが書込まれたチッ
プをテレビカメラ内（こ内蔵して！き、レジストレーシ
ョンの調整特番こ外部力）らの操作でこのパターンチッ
プを撮像光路中に挿入するよう（こ構成してもよい。

各分割領域番こおいては、Ｇ管を基準（こしてＲ管、Ｂ
管のＨ方向及びＶ方向のすれ（Ｖずれ、Ｈずれ〕を補正
Ｔる情報が後述の如く検出され、ディジタル化されて第
２図のようなメモリー領域をこ一時的に記憶される。こ
のメモリー領域はＨ方向に８列、■方向に７列（８Ｘ７
）の大きさであり、個々のメモリーエレメントは各分割
領域に対応するＨずれ及び■ずれの補正情報を記憶する
。画面（１）の分割領域（７Ｘ７）に対応しない第２図
のメモリー領域のＨ方向の余分の１列は水平ブランキン
グ区間Ｈ−ＢＬＫｇこおけるＨずれ及び■ずれの補正デ
ータを収納するためＩこ設けられている。このブランキ
ング区間のデータは、Ｈ方向に配列された成るサンプル
データ列の最後のデータと次のサンプルデータ列の最初
のデータとの平均値であってよい。例えば第２図のメモ
リー領域のデータＤ１８と次の列（行）のデータＤ１４
との平均値（Ｄ１８＋Ｄ　１４　）／２を計算して、こ
れをデータＤ１５とする。この水平ブランキング区間の
補正データの挿入（こより、水平及び垂直偏向電流−こ
与える補正はよりなめらかになる。

なお垂直ブランキング区間Ｖ−ＢＬＫについても水平ブ
ランキング区間と同様に平均値データを収納するメモリ
ー列を設けてもよい。

次１こ第２図のメモリー領域に記憶されたサンプルデー
タに対してＶ列方向ｆこついて、データとデータとの中
間部を補間して、走査線ごとのデータを近似計算で作成
する。な＃Ｈ列方向番こついては、データとデータとの
間はアナログ的な処理（ローパスフィルタ〕でもって実
質的な補間が行われる。

ずれ補正データを抽出するための画面の分割数は、少な
すぎるとレジストレーション調整のｎ度が悪くなり、ま
た多すぎるとずれデータの検出に時間かかかりすぎる問
題かある。

実施例では、画面を上述のように周辺部番こなる程小さ
な分割面積となる７×７の不等分割としている。従って
ＮＴＳＣシステムの場合ｆこは、■方向の７個の区画に
対して上述の分割比でもって夫夫順に１８．１８．５６
．７２．５６．１８．１８本のラインが割当てられる。

例えば、第３図に示すように■方向に隣接するデータＤ
１６とＤ２４の間では、６２個の補間データ１１〜Ｉ６
２が直線近似法で計算される。この場合、検出されたず
れ補正データは、各分割領域の中央のラインｌこ対応す
るものと仮定する。補間計算は、■ずれ及びＨずれの補
正データの双方ｌこ対して７列方向の丁べてについて行
われるが、計算に必要な時間は、ずれ検出に要する時間
よりもはるかに短い。従って少ないサンプル数で精度の
高いレジストレーション調整データを短時間で得ること
ができる。

Ｖ列補間ｌこよって画面全体の各ラインに対応するレジ
ストレーション調整データが作成され、このデータは第
４図をこ示すような拡張されたメモリー領域に記憶され
る。この調整データ用のメモリーはＨ方向（こ８列、■
方向に２５６列（８Ｘ２５６）の大きさを有し、１つの
メモリーアドレス領域にはＶずれ補正及びＨずれ補正の
２つのデータが記憶されている。

第４図の拡張されたメモリー領域に記憶されたレジスト
レーション調整データは、読出されてアナログの補正信
号ζこ変換され、この補正信号に基いて水平及び垂直の
偏向電流が制御される。この結果、各撮像管の画面サイ
ズ、偏向リニアリティー、スキュー歪等の補正や回路的
に複雑な台形歪、みで同時に処理することができる。ま
た検出、調整を自動化することも容易である。

次をこ第５１ン１は水平及び垂直方向のずれ補正情報の
検出回路の一例を示すブロック図で、第６図は第５図の
レジストレーション調整部の制御回路の原理的な一例を
示すブロック図である。また第７図は第５図の動作を説
明する波形図である。

第５図に示すようをこ本実施例のカラーテレビカメラは
青（Ｂ）、赤（Ｒ）、緑（０）の３つの撮像管（２＋＋
３１（４Ｊ　（Ｂ管、Ｂ管、Ｇ省・〕を備えている。

レジストレーション調整の基準となるＯ管（４）の出力
αは、他のＢ管（３）及びＢ管（２）の出力よりもＨ＋
Ｔ（Ｈ゛水平走査周期、Ｔキ１５０ｎＳ）だけ進み位相
となるよう番こ、その偏向系が予め調整されている。

第７図Ａは第１図に示した画面分割領域の１つにおける
十字パターンの画像（１ｏ）の一部を示している。第７
図Ａの水平走査線Ｌｎ　ｌこおけるＧ管（４）の出力は
第７図Ｂｊこ示す波形となる。Ｇ管（４）の出方αは１
Ｈ遅延線（５）及びＴ遅延線（７）を通って第７図Ｆの
如くにＨ十Ｔだけ遅延され、本線信号Ｇｏとして外部ｉ
こ導出される。この本線信号は、レジストレーションが
合っているとき、他の撮像管（２＋　（３１の出力Ｒｏ
％Ｂ、と水平及び垂直方向に関して同位相である。

Ｔ遅延線（７）の出力は更番こＴ遅延線（８）で遅延さ
れ、その遅延出力ＤＬα（第７図Ｃ）とＴ遅延線の入力
とが減算器（９）で減算されることにより、第７図Ｄ＋
こ示すような画像（１０１の水平方向のエツジを代表す
るエツジ４１号ＥＤＧか得られる。このエツジ信号は、
ビデオ信号の立上りで正極性、立下りで負極性となるよ
うな信号である。このエツジ信号ＥＤＧは、切換スイッ
チ０υのＨ接点を通って掛算器（１つに送られると共に
、エツジ検出器（Ｉ■にも供給され、ここでエツジ信号
の位置に相当するサンプリング用ゲート信号８Ｇ（第７
図Ｅ）が形成される。

一方、他のＢ管（３）マたはＢ管（２）の出力Ｒｏまた
は鳥の選択スイッチα傭こよって選択された一方（第７
図Ｇ）は、減算器０５）＃こ与えられ、ここでＧ管出力
の本線信号Ｇｏとの差が求められる。減算器６つの出力
ＲＢＧは、基準のＧ管出力による基準画像〔こ対するＢ
管またはＢ管の出力画像の水平方向のずれΔ１を代表す
る位置ずれ信号ＲｉＤ　（）　（第７図Ｈ〕である。こ
の位置ずれ信号は上述掛算器（１２１の他方の入力に与
えられ、エツジ信号ＥＤＧとの掛算が行われる。掛算結
果は、第７図■に示すような水平方向のずれの量及び方
向を代表する誤差信号ＥＲであって、これはサンプルホ
ールド回路（１６）に送られ、既述のサンプリングゲー
ト信号ＳＧの区間においてサンプリングされて、そのレ
ベル及び極性を代表する直流のサンプルホールド電圧８
　Ｈ（第７図Ｊ）が得られる。なおサンプルホールド回
路（１６１の出力端に結合されたコンデンサ０７）はボ
ールドコンデンサである。

サンプリングゲート信号ＳＧはアンドゲートＱ８）を介
してサンプルホールド回路（ｔｅｔこ送られる。このア
ンドゲートａ旧よ、端子Ｑ９からバッファー翰を介して
供給されるゲート信号ＧＥによっ□て開かれる。このゲ
ート信号は後述の如く第１図の各分割領域に対応して形
成されている。

Ｂ管（３）またはＢ管（２）の出力Ｒｏ、Ｂｏか、第７
図Ｇに示すようにＧ管出力の本線信号Ｇｏｔこ対して遅
れ（Δ１だけ右ずれ〕の場合には、第７図Ｊのサンプル
ホールド電圧ＳＨは正極性でΔ１に対応したレベルを示
す。ＲｖまたはＢ管の出力が第７図Ｋに示すように本線
信号に対して進み（Δ２だけ左ずれ）の場合には、位置
すれ信号ＢＥＧは第７図りのようｌこ第７図Ｈとは逆極
性をこなり、ずれの量及び方向を表わす誤差信号は第７
図Ｍに示すように負極性である。従ってサンプルホール
ド電圧ＳＨは第７図Ｎのように負極性でΔ２（こ対応し
たレベルを示Ｏ サンプルホールド回路ケ６）の出力は、位置ずれ情報と
して制御回路０υに送られ、ずれ情報（こ応じて対応す
るＢ管（２）マたはＢ管（３）のビーム偏向装置（社）
（ハ）が制御される。この結果、Ｂ管（２）またはＢ管
（３）の出力は第７図Ｏ（こ示すようにＧ管（４）の出
力の本線信号Ｇｏとほぼ一致するよう番こなる。なお通
常Ｇカレベルとは等しくないので、夫々の出力による画
像位置が一致しでいても第７図Ｐ（こ示すように位置ず
れ信号のレベルは零をこならない。しかし掛算器（１２
１の出力の誤差信号ＥＲは第７図Ｑに示すようにビデオ
信号の立上り及び立下りで互に逆極性になるからサンプ
ルホールド電圧は零となる。

制御回路は、原理的には、第６図に示すようζこ主とし
てコンパレータ（２６）　、アップダウン（Ｕ／Ｄ）カ
ウンタ（２７）、Ｄ／Ａ変換器弼で構成される。サンプ
ルホールド回路（１０の出力Ｓ　Ｉ−Ｉはコンパレータ
０６）に送られて、接地電位（ＯＶ）と比較され、位置
ずれ情報の極性（水平方向ではＧ管（４）の出力画像に
対して右または左）が検出される。極性ｆこ対応して高
レベルまたは低レベルとなる検出出力ＣＯＭは、アップ
ダウンカウンタ（５）のアップダウン制御人力Ｕ　／　
Ｄ　ｆこ与えられ、カウンタのクロックパルスＣＫとし
て与えられている垂直同期信号ＶＤごと番こ、カウンタ
（２７）か検出信号ＣＯＭの高レベルまたは低レベルに
応じて計数増加または減少動作を行う。

カウンタ（５）の出力はＤ／Ａ変換器（ハ）に与えられ
、アナログの制御電圧に変換されてから、直流バイアス
電圧として加算回路（２１こおいて偏向用の鋸歯状波信
号８ＡＷと加え合わされる。加算回路−の出力は駆動ア
ンプ００１に与えられ、その出力に接続されたＢ管（２
）またはＢ管（３）の偏向コイルＯυに偏向電流か流さ
れる。

サンプルホールド回路（ｌｆｉｌの田方の位置ずれ情報
ヲ表わ丁サンプルホールド電圧８Ｈが正極性であれば、
コンパレータ０６）の出力ＣＯＭが高レベルとなり、カ
ウンタ（５）の計数値が減少し、これによってコイル０
υのバイアス電流か減少し、Ｇ管（４）の出力画像に対
するずれか小さくなるようにＢ管（２）！たはＢ管（３
）の水平走査位置が左側に移動される。

逆にサンプルホールド電圧ＳＨが負極性であれＧス、カ
ウンタρηの計数値が増加し、水平走査位置は右に偏位
されて、Ｇ管（４）の出力画像に対して左方向に位置ず
れしていたＢ管（２）マたはＢ管（３）の出力画像が右
方向に移動される。

（１２１ このようにしてずれ情報の検出と検出結果に応じた偏向
電流のＤＣバイアス量の変更との繰り返しにより、各撮
像管の出力画像の位置ずれか次第ｆこ小さくなって、水
平方向のレジストレーションの自動調整か行われる。調
整終了時のアップダウンカウンタ（２７）の停止は、位
置ずれの減少の収束状態の判別によって行われる。

垂直方向のレジストレーション調整についても上述と同
じようにして行われる。なお垂直方向の画像エツジ信号
は、第５図において、Ｇ管（４）の出力αと、この出力
αを１Ｈ遅延ｉ！ｉ！　＋５）　（６１ζこよって２Ｈ
だけ遅延した信号との差を減算器（２４１で減算して形
成される。減算器Ｃ４Ｊの出力のエツジ信号は基準のＧ
管（４）の出力の本線信号Ｇｏとの位相合わせのために
Ｔ遅延ＩＷＧ！５１を通って切換スイッチａυの■（垂
直）接点側から掛算器ａりに送られる。掛算器Ｑ２１以
後の回路による■ずれ情報の検出動作はＨずれ情報の検
出動作と同じである。

上述のＨずれ及びＶずれの補正データの検出に基くレジ
ストレーション調整は、第１図の画面分割領域（７Ｘ７
）の夫々に対してＢ管（２）及びＲ管（３）の双方につ
いて行われる。各分割領域をこおいて求められたずれ補
正のデータは既述の如く第２図のようなメモリー領域に
一時記憶され、更にこのメモリー領域の７列方向にデー
タ補間か行われて、第４図のような拡張されたメモリー
領域に書込まれる。

第８図はこの一連のデータ処理を行うための第５図の制
御回路の具体例を示すブロック図である。

なお第８図の回路は主としてマイクロコンピュータのＣ
ＰＵとメモリー（ＲＯＭ、ＲＡＭ）とで構成され、第６
＠のアップダウンカウンタ（２７＞等Ｇこ対応する機能
はマイクロコンピュータのプログラムによって達成され
ている。

第８図において、ＣＰＵ（中央処理装置）　Ｃ３４）の
演算ユニット及びレジスタでもって第６図のアップダウ
ンカウンタ（２７）＆こ相当するカウンタが構成される
。このカウンタの出力データは、データバス（ハ）、ラ
ッチ回路（７）、全加算器Ｇ７）、ラッチ回路（至）を
通り、更（こバッファー（３９ａ）　〜（３９ｄ）及び
Ｄ／Ａ経て対応するＢ管（２）マたはＲ管（３）のビー
ム偏向装置（２２１または（ハ）（第５図）ｌこレジス
トレーション調整信号として与えられる。第６図のコン
パレータ弼から得られる画像位置ずれ方向を示す検出信
号ＣＯＭは入出力回路（■１０ボート）　（４１）を介
してＣＰＵ（３４）に与えられ、この検出信号の高レベ
ル及び低レベル（こ応じてＣＰＵ（３４）内のカウンタ
の計数値か増減される。このカウンタのクロックパルス
はテレビカメラ内で用いられる垂直同期信号ＶＤであっ
てよく、このクロックパルスＶＤは第８図のクロック発
生器（４７）からＣＰＵＱ４）ｌこ送られる。

そして、既述のようζこカウンタの計数値の増減によっ
てビーム偏向電流が変更され、更に変更後の画像位置ず
れ方向が第５図の検出系によって検出される。これを繰
り返すこと（こよって、画像の位置ずれ量か次第に減少
され、所定の１１５（束状態でカウンタからレジストレ
ーションの合致点（こ対応する補正データか得られる。

この補正データはランダムアクセスメモリー（ＲＡＭ）
Ｍ３の対応するアドレスに記憶される。

メモリーＭ３は第２図に示す領域（７Ｘ８）を有し、第
１図の画面分割領域の個々について求められたレジスト
レーション調整用の補正データが対応するアドレスに書
込すれる。メモリーＭ６の第２図に対応する制御アドレ
スはＣＰＵＣ３４）よりアドレスバス（４５）を通して
供給される。また第１図の分割領域を夫々を指定するゲ
ートパルスＧＥはゲートパルス発生器（４２１で作られ
、第５図の端子四からアンドゲート（ＩＩに送られる。

１チャンネル分（Ｂ管（２）若しくはＲ管（３）の■ず
れまたはＨずれ〕のデータ検出が終了すると、メモＩＪ
−Ｍ３の内容はデータバスｃ３５１を通って次々にＣＰ
ＵＣ３４）ｔこ送られ、７列方向のデータとデータとの
間を補間Ｔる補間計算が行われる。補間計算（こ必要な
プログラム及び全体のシステムを制御するプログラムは
リードオンリーメモリー（ＲＯＭ）Ｍ４ｔこ書込まれて
いる。またメモＩＪ−Ｍ３の一部Ｍ　３’が計算用レジ
スタとして用いられる。補間結果はデータバスｃ１５１
１バッファー（４翅を通って第４図のメモリー領域を有
するメモリーＭ２ｆこ書込まれる。

次にメモＩＪ−Ｍ２に記憶された全画面に対応する１チ
ャンネル分の補正データは、撮像管のビーム走査に同期
して読出され、全加算器０７）、ラッチ回路（至）を通
り、更にバッファー（３９ａ）〜（３９ｄ）、Ｄ／Ａ変
換器（４０ａ）〜（４０ｄ）の夫々の選択された一つを
経て対応する撮像管の偏向装置に与えられる。この動作
にあたっては、今度はバッファー（４りが開となり、メ
モリーＭ２に対するアドレスは、アドレスカウンタ（４
６）より与えられる。この結果、メモリーＭ２の内容に
基いてレジストレーションが調整された画像出力か得ら
れ、この画像出力に基いて２回目のレジストレーション
調整が行われる。なおメモＩＪ−Ｍ２の書込み、読出し
の制御は制御回路（碍の出力に基いて行われる。

２回目のレジストレーション調整に要する２次補正デー
タは、１回目と同様にＣ’　Ｐ　Ｕ　Ｃ’１４）内に設
けられたアップダウンカウンタからデータバス０８、ラ
ッチ回路（至）を経て全加算器０７）に送られ、ここで
メモＩＪ−Ｍ２からの前回の補正データと加え合わされ
てから、既述のよう−こＤ／Ａ変換されて、対応する撮
像管の偏向装置に与えられる。上記アップダウンカウン
タの計数増減（こよって検出された２次補正データはメ
モＩＪ　−Ｍ　３の対応するアドレス醗こ記憶される。

この２次補正データは１回目の調整弁に対する微調整分
である。

第１図の画面分割領域の夫々についての２回目のレジス
トレーション調整が終了すると、メモリーＭ３の内容と
メモリーＭ２の内容とかＣＰＵＣ３４）において加え合
わされ、メモＩＪ　−Ｍ　３に再び収容される。次にメ
モＩＪ−Ｍ３内の補正データの７列方向についての補間
がＣＰＵＱａ）＋こおいて行われ、補間データがメモリ
ーＭ２Ｇこ書込まれる。

以上のようなレジストレーション調整かＢ管（２）及び
Ｒ管（３）の夫々の■ずれに関しては上述の如く２回、
またＨずれ蛋こ関しては４．回行われる。このような前
回のレジストレーション調整結果に基く再調整の繰返し
により極めて正確な補正データか得られる。特に、第１
図の画面分割領域では、各向バイアスを与えてスタティ
ックに補正データを検出しているが、検出された１次補
正データをビーム走査をこ同期させて読出して各撮像管
の偏向装置に与えると、偏向装置の周波数特性（ダイナ
ミック特性）（こ影響されて、ビームか補正値通りに制
御されない。従って１回のレジストレーション調整のみ
では追込め得ない調整誤差が生ずる。しかし上述の如く
レジストレーションの再調整を行うことにより、調整誤
差が検知できる範囲内でこれを零に近ずけることができ
る。

また、１回目のレジストレーション調整で得た補正デー
タをビーム走査に同期して読出して補正信号として偏向
装置に与える場合、この補正信号は少なくとも水平走査
周波数の４倍の周波数を有する高周波信号であって、こ
の高周波信金は撮像管の偏向系のインクニクタンス分に
よる周波数特性によって歪を生ずる。しかしレジストレ
ーション調整際の補正データの検出では、各画面分割領
域ととに、ＣＰＵ’＜３４）内のアップダウンカウンタ
の計数増減に応じて定まる直流信号を補正信号として各
偏向装置に与えているので、この補正信号は偏向系の周
波数特性の影響を全く受けない。従って極めて正確な補
正データが得られる。

なお２回目以降のレジストレーション調整では、第８図
の全加算器０旧こおいてメモＩＪ−Ｍ２の出力の１次補
正データとＣＰ　Ｕ　Ｑ４）で作られる直流の２次補正
データとが加算されるので、加算結果がオーバーフロー
することもある。このため全加算器Ｃ３７）のキャリー
出力をオーバーフロー検出回路（５０で検出し、オーバ
ーフローが生じたときに検出回路（５０１からラッチ回
路１５のを介して所定のバイアスデータをデータバスに
送り込んで、オーバーフロー状態がリセットされるよう
にしている。

上述のように検出及び補間されてメモＩＪ−Ｍ２に記憶
された補正データは、全加算器０７）、ラッチ（至）及
びバッファー（３９ａ）〜（３９ｄ）の選択された１つ
を通って対応するメモＩＩ−Ｍ１〜Ｍ　１／／／の１つ
に転送される。このメモリーＭ１〜Ｍ１″′はメモＩＪ
−Ｍ２と同じ領域（第４図）を有し、ＭｌがＲ管（３）
のＶチャンネル、Ｍ１′がＲ管（３）のＨチャンネル、
Ｍ１″　がＢ管（２）のＶチャンネル、Ｍ１″′がＢ管
（２）のＨチャンネルに夫々割当てられている。なおバ
ッファー（３９ａ）　〜（３９ｄ）はＢ／Ｓ（バッファ
ーセレクト）デコーダ６湯からゲー１−６３１を通じて
与えられる制御信号によって各チャンネル（Ｒ／Ｖ。

Ｒ／Ｈ％Ｂ／Ｖ、Ｂ／Ｈ）に応じて選択される。

またメモリーＭ１〜Ｍ１″′はＣ／Ｓ（チップセレクト
）デコーダ６４）からゲート６ωを通じて与えられる制
御信号によって各チャンネルに対応して選択される。こ
れらのデコーダ（５々５４）はＣＰＵＣ３４）から入出
力回路（４１）を通じて供給される制御信号に基いて動
作する。

メモリーＭ１〜Ｍ１″′の内容はアドレス発生器６ｅか
らアドレスバス６７）を通って与えられるアドレス信号
に応じてビームの偏向動作に同期して読出され、対応す
るＤ／Ａ変換器（４０ａ）　〜（４０ｄ）を通じて各撮
像管（２１（３）の偏向装置ｔ　（２２１ｅ３）に与え
られる。

この結果、Ｇ管（４）を基準にしてＢ管（２１及びＲ管
（３）の夫々の■方向及びＨ方向のレジストレーション
調整が行われ、色ずれのない映像出力がテレビカメラか
ら得られる。なお各メモリーＭ１〜Ｍ１″′の書込みと
読出しの制御は、書込み／読出しくＶＷ〕の制御信号発
生器（６０）からゲートＩ！５８）を通じて供給される
制御信号１こ応じて行われる。制御信号発生器ノ０）は
制御回路（４８Ｊ及びクロック発生器（’＋９）の出力
に基いて書込み／読出しの制御信号を形成する。

次に第９図は上述のレジストレーション調整の動作をま
とめたフローチャートである。まずカメラの調整始動釦
の操作によって調整動作が開始され、処理（１００）で
メモリーＭ２Ｍこプリセットデータが１込まれ、処理（
１０１）でＭ２のプリセットデータがメモＩＪ−Ｍｌ〜
Ｍ１″の夫々に転送される。

このプリセットデータは例えは８０Ｈ（１６進表示）で
あってよく、この場合、Ｄ／Ａ変換器（４０ａ）〜（４
０ｄ）の出力は零で、各撮像管のビーム偏向電流の補正
量が零になっている。

次に判断（１０２）でスタート信号の有無の検出が行わ
れる。このスタート信号は、例えばＧ管（４）を基準番
こしてＢ管（２）及びＲ管（３）の画面の中心位置をつ
て発生される信号であってよい。この自動センタリング
回路は第５図及び第６図【こ示された回路構成と同じも
のであってよく、レジストレーションの自動調整に先立
って予め６管の画像中心を合わせてレジストレーション
の補正量を極力小さくする目的で設けられている。なお
中心合わせを手動で行う場合には、その手動調整操作が
終了した時点でスタート釦を操作してスタート信号を発
生させるように構成する。

次に処理（１０３）で４チヤンネル（Ｂ管、Ｒ管のＶず
れ、Ｈずれ〕の調整のうちの１チヤンネルの指定か行わ
れ、更に処理（１０４）でメモＩＪ−Ｍ２にプリセット
データの書込みが行われる。このプリセットデータの書
込みは、メモＩＪ−Ｍ２の内容を各チャンネルのレジス
トレーション調整の開始前憂こリセットするため沓こ行
われ、そのプリセットデータは無調整量に相当するデー
タ８０Ｈ（１６進表示）である。Ｃのプリセラ）？こよ
って前回のレジストレーション調整の過程でメモリーＭ
２ｔこ記録されたデータは消去される。次−こ処理（１
０５）でレジストレーションの調整回数（１次調整、２
次調整・・・・・・・・・・・・〕を計数するカウンタ
（ＲＥＧＩループカウンタ〕がプリセットされる。

次ζこ処理（１０３）　壷こおいて指定されたチャンネ
ルがＨかＶかの判別が判断（１０６）で行われ、Ｈであ
れば、第８図のメモリーＭ３へのすれ補正データの取込
みのためのデータＩ１０サブルーチン（１０７）か行わ
れ、更にメモＱ−Ｍ３！こ取込まれたデータに対して７
列方向の補間処理かサブルーチン（１０８）で行われる
。補間処理が終了すると、ＲＥＧＩループカウンタの計
数値が４か否かの判別が判断（１０９）で行われ、４に
達していなければ、補正データ取込みのサブルーチン（
１０７）　ｔこ戻る。このループは４回繰返され、１次
〜４次までのレジストレーション調整が行われる。４回
の調整が終了すると、処理（１１０）でメモＩＪ　−Ｍ
　２のデータか対応するメモリーＭ１〜Ｍ１”’（Ｒ／
Ｖ、Ｒ／Ｈ。

Ｂ／Ｖ、Ｂ／Ｈの１つ）に転送される。

上記の判断（１０６）で■方向のレジストレーション調
整に分岐された場合曇こは、Ｈ方向と同様なデータ取込
み及び補間サブルーチン（１０７Ｘ１０８）が行われ、
判断（１１１）でＲＢＧＩループか２回行われたか否か
の判別が行われる。■方向のずれ補正については、本来
画面の垂直方向の画素単位が水平走査線であるから、２
回のレジストレーション調整でほぼ満足し得る調整結果
を得ることかできる。

処理（１１０）　＃こおいてメモＩＪ−Ｍ２の内容が対
応するメモリーＭ１〜Ｍ　１／／／　＃こ転送されると
、判断（１１２）で４チヤンネルの全ての調整か終了し
たか否かの判別か行われ、ＮＯ（ノー）であれば処理（
１０４）　ｆこ戻って残りのチャンネルの調整か開始さ
れる。全部のチャンネルの調整か光子すると、第８図の
回路Ｇこよるレジストレーション調整動作の全ては終了
する。

次に第１０図は第９図中の補正データ取込みのためのデ
ータＩ１０サブルーチン（１０７）の詳細を示すフロー
チャートである。また第１１図はずれ補正データ検出の
際のデータ収束状態を示す線図である。

データ「１０サフルーチン（１０７）に入ると、まず第
１図の各分割領域（こ対応するメモＩＪ−Ｍ３の制御ア
ドレスがセットされる（処理１２０）。セットされたメ
モリーＭ３の制御アドレスＳＡは処理（１２１）で第８
図の入出力回路（Ｐ　Ｉ　Ｏ）　（４１）に出力され、
この入出力回路（４１）からゲートパルス発生器（４２
（こ送られる。ゲートパルス発生器（４りではこの制御
アドレスＳＡとアドレス発生器（５６）の出力のビーム
の走査ｔこ同期したアドレスと齋こ応じて、画面分割領
域の位置を代表するゲートパルスＧＥが形成され、この
ゲートパルスに基いて第５図の検出系で各分割領域ごと
に■ずれ、Ｈずれの補正データか検出される。

次に第１０図の判断（１２２）でＲＥＧＩループカウン
タの計数値か判別され、１回目のレジストレーション調
整であれば、ＣＰＵ（３４）内の計測用アップダウンカ
ウンタの計数増減についての可能変化範囲を８ＤＨ（１
６進衣示）にするために、ＣＰＵ（財）内のレジスタｒ
ｌこデータ８０Ｈをロードする（処理１２３）。そして
アップダウンカウンタの初期値を８０Ｈにプリセットす
る〔処理１２４〕。

この状態では、第１１図に示すようにアップダウンカウ
ンタの出力値が８０Ｈになって調整対象の撮像管のビー
ム偏向ｆこ対する補正量は零である。

またカウンタの計数増減のステップ巾ｒ３が８０Ｈとな
っている。カウンタの内容は、処理（１２５）で第８図
のＣＰ　Ｕ　（３４ｉからデータバス０５）ヲ通ってラ
ッチ０６）に転送される。ラッチ０６）の出力はＤ／Ａ
変換されてビーム偏向系（こ補正電流として加えられる
。

次の処理ではカウンタの変化中を記憶しているレジスタ
ｒ３のデータが％ζこ半減される（処理１２６λこれ蛋
こよってカウンタの増減のステップ巾が８０Ｈ／２１こ
セットされる。そして判断（１２７）で、ＣＰ　Ｕ　（
３４）に送られて来る垂直同期信号ＶＤの有無の検出が
行われ、検出かあれば第６図のコンパレータ（２６）の
出力ＣＯＭが示すアップダウン情報（ずれ補正方向の指
示データ）Ｕ／Ｄが、第８図の入出力回路（４υからＣ
ＰＵ（財）曇こ取込まれる〔処理１２８〕。このアップ
ダウン情報は判断（１２９）で判別され、アップであれ
ば処理（１３０）でアップダウンカウンタがｒ３（＝８
０Ｈ／２）だけ計数増加する。またアップダウン情報が
ダウンであれば、処理（１３１）でカウンタの計数値か
ｒ３だけ減少する。

次にカウンタのステップ巾ｒ３か１ビツト（こ達したか
否かの判別が判断（１３２）で行われる。判断（１３２
）かＮＯであれば、処理（１２５）に戻ってカウンタの
内容がラッチ（ト）ζこ転送される。この結果、例えは
第１１図に示すようｌこビーム偏向系にカウンタ増加分
に対応する補正量（＋ｒ３／２）　　が与えられる。以
後上述と同様に１回の補正ごとにステップ巾ｒ３か％に
半減され、Ｕ／Ｄデータｌこ応してカウンタの計数値が
ｒ３だけ増減される。そしてｒ３が１ビツトをこなるま
でこのアップダウンカウンタの増減ループの繰返しが行
われ、カウンタ出力の補正データは第１１図に示すよう
番こＶＤごと憂こ＋ｒ３／２、＋　ｒ　３／４、−ｒ６
／８、−ｒ６／１６・・・・・・・・・・・・・・・と
目標値Ｓ１こ収束して行く。

ｒ３＝１に達すると、カウンタのステップ巾を１ビツト
ｉこした状態で、上述と同様にＶＤ検出（判断１２７’
）、Ｕ／Ｄデータ取込み（処理１２８’）、アップダウ
ン判別（判断１２９’）、カウンタをｒ３だけアップま
たはダウン（処理１３０’、１３丁）及びカウンタ内容
のラッチへの転送（処理１２５’）のデータ処理が行わ
れる。そしてこの１ビツトの増減が第１１図のよう（こ
４回繰返されたとき、判断（１３３）でこれを検出し、
補正データか目標値にほぼ収束したと見なして、処理（
１３４）でカウンタの内容のデータをメモＩＪ−Ｍ３の
対応する制御アドレス沓こ記憶させる。これによって第
１図の分割領域の１つをこ対する第１回目のレジストレ
ーション調整か終了し、次に処理（１３５）でメモＩＪ
−Ｍ３の制御アドレスか１つ増加され、次の分割領域の
レジストレーション調整に入る。そして判断（１３６）
で全アドレス曇こついての調整終了が検出される茨で、
第１０図の■→■の処理ループが繰返し行われる。

第１図の４９個の分割領域の全ｍ（７！１９個）に対し
ての第１回目のレジストレーション調整か終了して、調
整に要した補正データがメモＩＪ　−Ｍ　３の全アドレ
スをこ書込まれると、次（こ第１図の水平ブランキング
区間Ｉ−Ｉ　−Ｂ　Ｌ　Ｋ　ｆこ対応するＭ３のアドレ
ス（こ、その前後の平均値データが書込まれる（処理１
６７）。これｔこよって第１回目のデータＩ１０サブル
ーチン（１０７）が完了し、第９図のメインプログラム
に戻る。メインプログラムでは既述のよう（こデータ補
間のサブルーチン（１０Ｂ）が行われて、この補間デー
タかメモＩＪ−Ｍ２に入れられ、このメモリーＭ２の読
出しデータに基いてビーム偏向系が制御されてレジスト
レーション調整が行われる。

第１回目のレジストレーション調整が終了すると、ＲＥ
ＧＩループカウンタが１つ増加きれ、第９図のメインプ
ログラムｌこ示すようにデータＩ１０サブルーチン（１
０７）に復帰し、２回目のレジストレーション調整に入
る。２回目のレジストレーション調整でＣゴ、第１０図
の判断、（１２２）から処理（１３８）に分岐され、メ
モ！Ｊ−Ｍ３の対応する制御アドレスから１回目の補正
データかＣＰＵ（３４））こ読出され、次の判断（１３
９）で無調整データ（８０Ｈ）整データに対する大小）
が判別され、正であれば処理（１４０）でＦＦＨから補
正データＳ１か減算される。

その減算結果はアップダウンカウンタの可変中ｒ３／と
してレジスタｒ６Ｉこ書込まれる。また負であれば、逆
に、処理（１４１）で補正データがカウンタの可変中と
してｒ３に書込まれる。

以後第１回目と同じデータ処理が行われ、第１１図に示
すようにデータ８０Ｈからスタートして＋ｒ３／２（可
能変化中の％）、−ｒ３／４、＋　ｒ　３／８・・・・
・・・・・・・・のステップ巾でアップダウンカウンタ
の計数増減が行われる。１回目の調整でレジストレーシ
ョン誤差の大部分は補正されているので、カウンタの目
標計数値Ｓは小ざくなっているから、カウンタのステッ
プ巾も小さくてよい。

カウンタの計数増減によって２回目のレジストレーショ
ン調整か行われ、メモＩＪ−Ｍ３の全領域（こ２次補正
データが書込まれると、第９図のメインプログラムに戻
り、再び７列方向の補間計算が行われる。

第１２図は補間サブルーチンのフローチャートを示し、
第１３図は補間計算法を説明するための■方向データ列
の線図である。

第１２図で、まず第２図のメモ＋３−　Ｍ　３〜領域の
アドレスＮ（０〜５５）をセットする（処理１５０λ次
に第４図のメモリーＭ２のアドレスｒ３、ｒ４をＮと対
応させてセットする（処理１５１）。なおメモリーＭ３
はアドレス領域が０〜５５の１次元メモリーであるか、
メモＩＪ−Ｍ２は第４図に示すよう蚤こ７列方向及びＨ
列方向の２次元メモリーに拡張されている。次に処理（
１５２）でメモＩＪ−Ｍ２のメモリーＭ３に対応する番
地のデータが読出されてＭ３に加えられる。なお１回目
のレジストレーション調整ではＭ２にはデータ８０Ｈが
入っている。また２回目のレジストレーション調整では
Ｍ２には前回の調整で必要とした１次補正データの補間
データが入っている。このときＭ６には１回目の１次補
正データに対する修正分の２次補正データが入っている
。従って処理（１５２）によってメモ！Ｊ−Ｍ３内に補
正データの絶対量が書込まれる。

次をこ処理（１５３）でメモ１−Ｍ３のＮ番地のデータ
がＣＰＵのレジスタｒ１に読出され、更にＭ３のＮ＋８
番地のデータがＣＰＵのレジスタｒ２に読出される。こ
のＮ番地及びＮ＋８番地のデータは第２図に示すよう（
こ画面分割領域の７列方向に隣接するデータである。次
Ｇこ処理（１５４）’でＮｆこ対応する補間数Ｉがセッ
トされる。これは上述のように不等分割（こしたことに
よるもので、例えばＮか１６であればｒｌ及びｒ２のデ
ータの間の補間数１は６２となる。次にｒｌ及びｒ２の
データの間を例えばＮを１６として、６６等分して第６
図のような補間データ１１、Ｉ２・・・・・・・・・・
・・を線形近似で計３！１−Ｔる（処理１５５）。計算
結果はメモ１−Ｍ３内に設けられたに番地（０〜Ｉ−１
）の仮領域Ｍ３′に一時的に記憶される。

補間計算式は、 ■ で、Ｋの値を（Ｉ−ｋ）＝ｉとなるまで０から順に増や
し、計算結果をＭ　３’の対応番地に書込む。

なおこの計算式のＩ／２は四捨五入のためｌこ付加され
ている。この結果、第１３図に示すようｔこ、例えばＶ
列方向に隣接する一組のデータＤ１６．９２４間の６２
本の走査線に対応するデータが計算（こよって得られる
。

次に判断（１５６）　ｉこおいて、Ｍ３のアドレスデー
タＮ（０〜５５）について画面分割領域の上端（０〜７
）、中間（８〜４７）、下端（４８〜５５〕の分類か行
われる。上端及び下端の場合番こはＡ及びＢに分岐され
後述の延長補間か行われる。中間の場合曇こはＣ（こ分
岐され、処理（１５７）で、補間計算されたメモＩＪ　
−Ｍ　３’のに番地（０〜Ｉ−１）　　の内容かメモ！
Ｊ−Ｍ２のｒ３、ｒ４番番地こ転送される。そしてメモ
リーＭ６のアドレスＮを１つ増加させ（処理１５８）、
また増加されたＮに対応するＭ２のアドレスｒ３、ｒ４
が計算きれる（処理１５９）。

そして次の補間計算を行うために、判断（１６０）の分
岐を経て処理（１５２）　ｃこ戻る。メモ！Ｊ−Ｍ５の
アドレスＮか５５まで進んで、画面のほぼ全面ζこつい
ての補間が終了すると、判断（１６０）でこれが判別さ
れて第９図のメインフローｔこ復帰する。

第１４図は第１２図の判断（１５６）の分岐Ａで行われ
る画面上端部の延長補間を示すフローチャートで、第１
５図は延長補間法を示Ｔ線図である。

第１４図で、まず処理（１６１）においてメモＩＪ　　
Ｍ３内（こ設けられた計算用メモリー　Ｍ、　３’のに
番地（０〜８〕のアドレスかセットされ、更に処理（１
６２）でメモＩＩ−Ｍ３’の５番地（１８〜２６）のア
ドレスかセットされる。Ｍ　３／のに番地（Ｄ〜８９擾
こは第１２図の処理（１５５）で上端部のデータから画
面内側方向に計算された補間データか既（こ書込まれて
いる。またＭ　３’の５番地は延長補間されたデータの
収容場所である。

次に処理（１６３）でメモリーＭ　３’の０番地（Ｋ＝
０）がＣＰＵのレジスタｒ１ｆこロードされる。この０
番地のデータは第２図の上端部０．１．２・・・・・・
・・・の各分割領域を画面の中心として得られたデータ
に該自する。更に処理（１６４）でＭ　３’のに番地を
ＣＰＵのレジスタｒ２にロードする。直線近似によって
延長補間を行う場合、第１５図に示すように上端部のデ
ータｒ１に関して、補間データｒ２と延長補間によって
得られるデータｒ　２／とは点対称の位置にある。従っ
て、 ｒ　２−ｒ　ｌ＝ｒ　ｉ−ｒ　２’ であるから、 ｒ　２’＝ｒ　１ｘ　２−ｒ　２ の計算式で延長補間データを得ることができる。

処理（１６５）では、上式の計算結果を再びレジスタ「
２に書込んでいる。計算結果は、判断（１６６）におい
てオーバーフローの有無かチェックされ、オーバーフロ
ーが無ければ、処理（１６８）でメモリーＭ　３’の５
番地に転送される。なおｒ２のデータがＭ　３’の１番
地であれば、Ｍ６′の５番地は２５番地に相当する。も
し計算値がオーバーフローすると、処理（１５７）でレ
ジスタｒ２の内容をＰＰＨ（オール１）または０Ｏ）Ｉ
（オール０）にリセットする。

１つの延長補間計算が終了Ｔると、５番地を１つ減少さ
せ（処理１６９）、またに番地を１つ増加させる（処理
１７０〕。そしてＪが１８＃こ達するまで８回計算を繰
返し、判断（１７１）でＪの全てが終了したことが検知
されると、延長補間ζこよって得られたメモＩＪ　−Ｍ
　３’の５番地（１８〜２６〕のデータが、対応するメ
モ！Ｊ−Ｍ２の■番地ｔこ転送される（処理１７２）。

上端のデータの１つに対して上述の延長補間処理か終了
すると、第１２図の６点に戻される。

次に第１６図は第１２図の判断（１５６）の分岐Ｂで行
われる画面分割領域の下端部の延長補間のフローチャー
トである。このフローチャートは第１４図に示すものと
ほぼ同一であって、第１２図の処理（１５５）で画面下
端のデータから画面の上方向に補間して得られたメモリ
ーＭ　３’のに番地（９〜１７）のデータを基にして、
下端のデータより下側の延長補間データを計算する点が
第１４図と異なっている。

上述のようをこして第４図のメモリー領域（２５６×８
）の全てについて補間データが計算され、計算結果は第
９図で説明したようにメモリー領域から対応するメモリ
ーＭ１〜Ｍ１″′に転送される。

なおＮＴＳＣ方式では１フイ一ルド画面の走査線本数は
２６２．５本であり、第１図のよう番こ画面分割を垂直
方向（こ７分割して夫々１区画に順（こ１８．１８．５
４．７２．５４．１８．１８のラインを割当てると２５
２個の補間データ（測定されたオリジナルデータも含む
）が各ラインに対応する。従ってメモＩＪ−Ｍ２及びＭ
１〜Ｍ１″′の■方向のアドレスは、垂直ブランキング
区間Ｖ−ＢＬＫのデータに必要な１つのアドレスを加え
て２５６個必要である。即ち、２にバイトのメモリーで
１チャンネル分のデータを格納することができる。また
垂直ブランキング区間のデータを収容する１つのアドレ
スが垂直ブランキング区間内の１１のラインに割当てら
れている。

ブランキング区画の１１ラインに対するメモリーのＶ方
向の１つのアドレスには、画面上端部の延長補間によっ
て得られたデータの最上端のデータと、画面下端部の延
長補間をこよって得られたデータの最下端のデータとの
平均値が書込まれる。

この平均値データは上記１１ライン間に重複して読出さ
れる。なおメモリーＭ１〜Ｍ１″′及びＭ２を実際の映
像信号のブランキング区間より短くしているのは、撮像
管内では映像のブランキング期間の領域まで広範囲にわ
たって走査が行われているので、ブランキング期間内で
もレジストレーション調整を行うことによって、画面の
周辺部まで補正の精度を高めることができるからである
。なお第４図のメモリー領域の火線ｕで囲った部分がＮ
ＴＳＣ方式の場合の有効画面を示している。

本発明の実施例をＰＡＬテレビジョンシステムに適用す
る場合ζこは、レジストレーション調整に必要な補正デ
ータの抽出は上述と同じよう（ご行われるが、メモリー
Ｍ１〜Ｍ１″′及びＭ２のＶ方向アドレスと画面を形成
するラインとの対応を変更して、ＮＴＳＣ方式とＰＡＬ
方式とのハードウェア及びソフトウェアの共通化を図っ
ている。丁なわち、ＰＡＬシステムでは、１フイールド
内の走査開数は３１２．５本であるから、画面分割を７
分割し、例えば順（こ２１．２１．６３．８４．６３．
２１．２１（本）のラインを割当て、垂直ブランキング
期間を１５ラインとして１つのアドレスを割当てると、
必要な■方向アドレスは、２９４＋１＝２９５であり、
ライン数は４２Ｘ７＋１５＝３０９となる。従って１フ
イールドの走査９３１２．５に対する不足分は４ライン
であって、この４ラインーこついては、更に４個のアド
レスを割当てて補間計算の際に画面最下部の区画【こつ
いて下方向に延長補間することによって補間データを作
り出丁ことかできる。しかしＮＴＳＣ方式の場合と同じ
ように、１ラインについて１アドレスを割当てると、上
記のようζこ２９９アドレス必要であり、２にバイトで
１チャンネル分のデータを格納することができない。メ
モＩＪ−の容量を増加させることはコスト及び消費電力
の面で好ましくない。

このため本笑施例では、ＰＡＬ方式のときｌこ７ライン
に対して６アドレスを割当てるようにし、アドレスの歩
進を６ステツプ（こ１回止めて、メモリーから読出され
る補正データの数とライン数とをほぼ一致させている。

この処理によって第４図の点Ｈｖ　ｔこ示すようにＰＡ
Ｌ方式の有効画面領域は、メモリー空間上でＮＴＳＣ方
式の有効画面領域（火線ｕ）とほぼ同じになる。

第１７図はメモＩＪ−Ｍ１〜Ｍｉ”’に記憶された補正
データを撮像管のビーム走査に同期して読出Ｔためのア
ドレスを作るアドレス発生器５６）の回路図で、第１８
図及び第１９図はその動作を説明するためのタイムチャ
ー１・である。

第１８図のＡは水平ブランキング区間Ｈ−Ｂ　Ｌ　Ｋを
示している。またＢはこのテレビカメラ内で使用されて
いる水平同期信号ＨＤ　％示している。この水平同期信
号は第１７図のＨ位相調整回路輸に与えられ、第１８図
Ｃの如くに位相調整されてからＰＬＬ回路（財）に供給
される。なおアドレス発生器（ハ）で作られるアドレス
（こ基いてゲートパルス発生回路（４２０こおいてゲー
ト信号ＧＥが形成されるので、このゲート信号が有効画
面内で左右対称となるように、水平同期信号ＨＤの位相
を調整する目的でＨ位相調整回％Ｉ３が設けられている
。

ＰＬＬ回路−の出力からは第１８図Ｆｌこ示Ｔ３２逓倍
されたクロックパルス３２　Ｆ　Ｈか得られる。

このクロックパルスは分局器（６］）Ｉこより％分周さ
れ４ビツトのＨカウンタ（６４）のクロック入力（ＣＫ
　）憂こ供給され、このカウンタのキャリー出力ＦＨ（
水平周波数、第１８図Ｅ）かインバータ（６艶で第１８
図りの如＜ＰＬＬ回路（６３）　）Ｃ位相比較信号とし
て帰還される。カウンタ（６４）の最下位ビットからは
第１８図Ｇｆこ示すクロックパルス８ＦＨが得られる。

このクロックパルスはＨずれ補正データをメモリーから
読出Ｔときのアドレス作成のためのクロックとして用い
られる。またカウンタ＠ａの最下位ビット出力８ＦＨ及
びその上位ビットの出力は不等間隔アドレスコンバータ
Ｉ４ｙζこ与えられ■ずれ補正データメモリーのＨ−軸
の読出しアドレス■ＭＡＱ〜ＶＭＡ２を得る。このアド
レスは第１８図Ｈに示すよう（こ水平周期内で不等分割
に対応した周期で０〜７まで歩進する。

次（こ第１９図Ｂはこのテレビカメラ内で使用されてい
る垂直同期信号ＶＤを示し、Ａは垂直ブランキング区間
Ｖ−ＢＬＫを示している。また第１９図Ｃは水平同期信
号ＨＤを示している。なお７位られている。この■位相
ｔｌ整回路（６Ｇ）からは第１９図りに示す■タイミン
グ信号ｖ１）１が得られ、このタイミング信号は読出し
アドレスの■ブランキング区間を設定するための■ブラ
ンキング（Ｖ−ＢＬＫ）カウンタ（６ηをこプリセット
信号として供給される。また■位相調整回路（６６）で
作られたＶタイミング信号ＶＤ２（第１９図Ｅ〕が■ブ
ランキング信号を作成するためのフリップフロップ（６
樟（こセット信号として与えられる。このフリップフロ
ップ（６印は後述のＶカウンタ（６９ａ）（６９ｂ）　
　を制御するために設けられている。

Ｖ−ＢＬＫカウンタ（６７）は第１９図Ｆに示すよう（
こ■タイミング信号ＶＤ　ｌこよって計数値４をこプリ
セットされる。このプリセット値はこのカウンタに与え
られるプリセットデータＰＳ及びＮＴ’ＳＣ／ＰＡＬの
切換スイッチσ０）から得られる高レベル信号によって
定まる。Ｖ　−Ｂ　Ｌ　Ｋカウンタ（６′０の計数値は
、Ｈカウンタ（６４）からバッファー（７］）を介して
与えられるクロックパルスＦＨ（水平周波数〕ごとに増
加し、計数値１５で第１９図Ｇに示すキャリーパルス１
５ｃＡを発生する。なおりロックパルスＦＨはカウンタ
（６７）のイネーブル入力（ＰＥ）に与えられ、１６逓
倍のクロックパルス１６ＦＨがバッファーａ２１＋介し
てクロック入力に与えられている。

カウンタＱｌｉηのキャリーパルス１５０Ａは上記フリ
ップフロップ（６１こクリアパルスとして与えられるの
で、フリップフロップ關のＱ出力から第１９図Ｈに示す
ような１１Ｈの巾を有するブランキングパルスＢＬＫが
クロックＦＨに同期して得られる。このブランキングパ
ルスは■カウンタ（６９ａ）（６９ｂ）の夫々にクリア
信号として与えられるので、Ｖカウンタは、第１９図■
に示すよう１こ、ブランキングパルスＢＬＫ（ｊＲ１９
図Ｈ〕が高レベル１こ復帰した後Ｈ周期でカウント増加
する。なおＶカウンタ（６９ａＸ６９ｂ）　　は夫々４
ビツトで、互に直列に接続きれている。そしてそのクロ
ックパルスは１６ＦＨであるが、カウンタ（６９ａ）の
イネーブル入力（ＴＢ）にクロックＦＨが与えられてい
るので、Ｈ周期で歩進する０〜２５６の計数出力を発生
する。この計数出力は、■ずれ補正データを読出子ため
の第４図のメモリー領域のＶ軸のアドレスＶ　Ｍ　Ａ　
３〜ＶＭＡ１０（８ビツト〕として用いられる。

上述のようにしてＨカウント増加及びＶカウンタ（６９
ａＸ６９ｂ）　　で形成され７．ｍ　Ｖ　７ドレスＶＭ
ＡＯ〜ＶＭＡ　１０ハフ４８図（７）メモ！Ｊ　−Ｍ　
１　及ヒＭ　１”ノ夫夫に与えられ、Ｂ管（２）及びＲ
管（３）の■ずれ補正データが読出される。また■アド
レスは１１個のＤフリップフロップからなるラッチ回路
（７５ａ）（７５ｂ）ｌこ与えられ、クロックｓ　Ｆ　
Ｉ−Ｉ　（第１８図Ｇ）の立上りタイミングで１１アド
レスとして送出される。

第１８図ＩはＨアドレスの■（軸成分ＨＭ　Ａ　Ｑ　、
ＨＭＡ２の歩進変化を示している。

第１８図Ｈ及びＩζこ示すようｌこＨずれ補正データの
読出しアドレスＨＭＡ［］〜Ｉ−ＩＭＡ、１０は、■ず
れ補正データの読出しアドレスＶＭＡＱ〜ＶＭＡ’ｌＱ
に対して８ＦＨクロツクの半周期分（水平周期の１／１
６）の遅れ位相で作成されている。丁なわち補正データ
をメモリーから読出してＤ／Ａ変換しローパスフィルタ
を介して偏向系に与える際【こ、垂直偏向系と水平偏向
系とで偏向コイルを含めたローパスフィルタの遅れ分（
時定数〕が異なるため、半クロツク分の位相差でもって
この遅れ分の調整を行っている。

第１８図Ｊは補正データの検出の際ｌこ上述の読出しア
ドレスＶＭＡまたはＨＭＡと、第２図の画面分割領域（
０，１，２・・・・・・・・・・・・・・・・・・〕　
を代表するアドレス８Ａとに基いて第８図のゲートパル
ス発生器（４２１で形成されるゲート信号ＧＥの一部を
示している。上述のように補正データζこ基いてレジス
トレーション調整を行う場合には、Ｄ／Ａ変換の際のロ
ーパスフィルタの遅れ分及び偏向系のインダクタンスの
積分効果による遅れ分を考慮しなければならない。従っ
て読出しアドレスＶＭＡ及びＨＭ　Ａはデータ抽出時の
サンプリング用ゲート信号ＧＢよりも進み位相で作成さ
れている。すなわち、■ずれ補正データの読出しアドレ
スＶＭＡは約Ｈ／８の進み位相で、Ｈずれ補正データの
読出される。

次に本実施例のテレビカメラをＦ　Ａ　Ｔ、システムに
おいて動作させる場合について説明下る。第１９図Ｊは
ＰＡＬ信号の垂直ブランキング区間を示している。既述
のようにＰＡＬシステムに適用する場合には、ブランキ
ング区間内の１５１１の区間をメモリー読出しの際のブ
ランキング区間に割当てている。このため第１７図の切
換スイッチσ０）をＰＡＬ接点側に接続して低レベルの
プリセット信号を形成し、Ｖ−ＢＬＫカウンタ（６７）
のプリセットデータを変更Ｔる。この結果、Ｖ−ＢＬＫ
カウンタ（６７）ＬｔＶタイミ７り’Ｍ　号ＶＤ　１　
（ｉｉＲ１９Ｆ’ＩＤ　）　テ第１９図Ｋ（こ示Ｔよう
に計数値０にプリセットされ、その後水平周波数で１５
まで計数する。

従ってフリップフロップ（囮のＱ出力は、■タイミング
信号ＶＤ２からカウンタ（６ηのキャリー出カ１５ＣＡ
！での１５Ｈの区間で低レベルとなり、この１５Ｈの区
間で■カウ７　’ｌ　（６９ａＸ６９ｂ）　　がクリア
されてその計数動作が禁止される。そしてキャリー出力
１５ＣＡでフリップフロップ（６樽がリセットされると
、ＶカウンタＣ６９ａ）＜６９ｂ）のクリアが解除され
、第１９図りに示すように１〜２５５までの計数が行わ
れる。

一部、切換スイッチＣＯ）の低レベル出力はインバータ
σ匂を介して４ビツトの６／７カウンタσηのイネーブ
ル入力（ＴＥ）に与えられ、これによってカウンタση
か動作状態になる。このカウンタ（７７１１は、クロッ
クパルス１６ＦＨをクロックとし、クロックパルスＦＨ
をカウントイネーブル入力（ＰＲ）としているので、水
平周波数で計数動作を行う。

プリセットデータＰ８としては９が与えられ、第１９図
Ｍの如く、１５Ｈのブランキング区間終了後１０〜１５
まで計数し、計数１５でキャリー出力ＣＡか発生される
。このカウンタ６？）のキャリー出力はインバータσ砂
及び負論理オアゲー１−　ｆｆ９）を介してロード入力
（ＬＤ）ｔこ帰還されるので、第１９図Ｍのよう【こク
リア後の水平同期パルスＦＨに同期して再び計数値９に
プリセットされる。従ってカウンタ（ｉｆ？）は７進カ
ウンタとして動作する。

カウンタ６ηのキャリー出力ＣＡは、インバータ（７励
で反転されてから、Ｖカウンタ（６９ａ）のイネーブル
入力（ＰＥ　）ｆこ与えられるので、計数値１５のとき
このＶカウンタＣ６９ａ）の計数動作が中断される。ま
たインバータ弼の出力はアンドゲート翰（こも与えられ
、このためゲー１−　（８０）を通して■カウンタ（６
９ｂ）のイネーブル入力（ｐＥ）１こ与えられているク
ロックＦＨか遮断されて、割数値１５のときＶカウンタ
（６９りの計数動作か中断きれる。

この結果、第１９図ｂｔこ示すよう（こＶカウンタ（６
９ａ）（６９ｂ）　　の計数出力の歩進ハフＩｌ（コ１
回体止すレ、Ｖ７　Ｆ＋／スＶＭＡ３〜ＶＭＡ　１０Ｇ
：Ｊ５．６．６．７・・・・・・・・・・・・１１．１
２，１２．１３・・・・・・・・・・・・のように６回
歩進するごとに１回だけ同一アドレスが重複して発生さ
れる。

従ってＰＡＬシステムへの応用では、メモＩＪ−Ｍ１〜
Ｍ１″′の内容は７ライン中の１ラインをごついて前の
ラインと重複して読出される。この結果、メモリーＭ１
〜Ｍ１″′のｖ軸の１８アドレス（こ対して２１本の走
査線か割り当てられることになり、第４図（こ示す如（
、ＮＴＳＣシステムと同じ容量メモリー（２５６Ｘ８）
でもってＰＡＬシステムの有効画面をカバーすることが
できる。

次に第２０図は本実施例のテレビカメラの垂直偏向系の
回路図で第２１図は水平偏向系の回路図である。

第１７図のアドレス発生器５Ｇ）で作成された■ずれ補
正データ読出しのためのアドレスＶＭＡＱ〜ＶＭＡ　１
０＆−１メ−＋＝リーＭ１（Ｒ／Ｖ）、Ｍｌ”（Ｂ／■
）に与えられ、またＨずれ補正データ読出しのためのア
ドレスＨＭＡＱ〜ＨＭＡＩＯはメモリーＭ　１’（Ｒ／
Ｈ）、Ｍｌ”’（Ｂ／Ｈ）ｆこ与えられ、補正データが
ビーム走査（こ同期して読出される。Ｍｌ及びＭ１″　
　の出力はＤ／Ａ変換器（４０ａ）（４０り及び図外の
ローパスフィルタを介して第２０図の端子（８１ａ）（
８１りに与えられる。！ｒ、＝Ｍ１’、Ｍ１″′の出力
はＤ／Ａ変換器（４０ｂＸ４０ｄ）及び図外のローパス
フィルタを介して第２１図の端子（８１ｂＸ８１ｄ）　
ｆこ与えられる。

第２０図ζこ示すように、■偏向系はＧ管（４）、Ｂを
備えていて、夫々はＡ級または８級アンプ（８３Ｇ）（
８３Ｂ）（８３Ｒ）＃こよって駆動される。各偏向コイ
ル番こは抵抗（８４Ｇ）（８４Ｂ）（８４Ｒ）が直列に
接続され、それらの端子電圧がアンプ（８３０８８３Ｂ
）（８３Ｒ）に帰還されることにより、アンプ入力電圧
をこれらの抵抗の抵抗値で割ったような電流か各コイル
に流される。基準のＧ管（４）のコイル（８２Ｇ）を駆
動するアンプ（８３Ｇ）には、鋸歯状波発生回路＠５）
Ｉこおいて垂直同期信号ＶＤに同期して形成された垂直
走査用鋸歯状波信号Ｖ−８ＡＷが与えられる。またＢ管
（２）及びＲ管（３）を駆動するアンプ（８６Ｊ３）（
８６１′Ｌ月こは上記鋸歯状波信号が加算回路（８６ａ
Ｘ８６ｂ）を介して与えられる。

これらの加算回路（８６ａ）（８６ｂ）ｉこは端子（８
１８Ｘ８１Ｃ）からレジストレーション調整信号が与え
られ、これ（こよってＢ管（２）及びＲｖ　（３）の■
方向のレジストレーション調整が行われる。各垂直偏向
コイル（８２Ｇ）（８２Ｂ８８２Ｒ）は周波数特性を持
っているので、水平周波数の数倍の成分を’ＭＦ−る■
ずれ補正のレジストレーション調整信号の高域が劣化す
ることがある。しかし既述の如くレジストレーションの
再調整を行うことによって、この劣化分を補うことがで
きる。

第２１図の水平偏向系では、水平同期信号ＨＤでもって
トランジスタ（ハ）をスイッチング駆動することによっ
て水平周期の鋸歯状波電流を６管の水平偏向コイル（８
９Ｂ８８９Ｒ）（８９Ｇ）番こ流している。なおトラン
ジスタ（ハ）と並列接続されたコンデンサ＠ηは積分用
で、フライバックトランス（９０）ヲ介して並列接続さ
れたダイオード（９１）はダンパ用である。また各水平
偏向コイル（８９Ｂ）（８９Ｒ）（８９Ｇ）への偏向電
流の供給ラインにはコンデンサ６１功を介して補正トラ
ンス（９階の２次巻線が直列番こ挿入されている。この
補正トランス鏝の１次巻線には、鋸歯状波発生回路（９
４）！こおいて水平同期信号ＨＤに同期して形成された
水平周期の鋸歯状波Ｈ−８ＡＷか、ゲイン調整器（ホ）
、アンプ（９６）を介して供給され、これ（こよって水
平偏向のり二アリテイ補償が行われる。

水平偏向コイル（８９ＢＸ８９Ｒ）（８９Ｇ）はそのイ
ンダクタンスを調整する部分（８９Ｂ）’（８９１す’
（８９Ｇ）’を有し、これらを調整することによって各
撮像管の出力画像のサイズ及び中心位置の粗調整を行う
ことができる。また各水平偏向コイルの夫々と直列に可
変抵抗（９７Ｂ）（９７Ｒ８９７Ｇ）か挿入され、これ
らを調整することにより６管の出力の大体の中心位置を
合わせることかできる。なおり管（２）及びＲ管（３）
の可変抵抗（９７ＢＸ９７Ｒ）を可変インピーダンス回
路にして、既述の自動センタリング回路をこよって、Ｇ
管（４）を基準としてＢ管（２）及びＲ管（３）の画像
中心位置を合わせるようにしてもよい。

Ｂ管（２）及びＲ管（３）の水平方向のレジストレーシ
ョン調整は、主水平偏向コイル（８９Ｂ）（８９Ｒ）の
２次巻線の形で挿入された補助コイル（９８Ｂ８９８几
）に補正電流を流すことによって行われる。これらの補
助コイル（９８ＢＸ９８Ｒ月よ、夫々メモリーＭ１／及
びＭｌｌから読出されたＢチャンネル及びＢチヤンネル
のＨずれ補正信号を入力とするアンプ（９９Ｂ８９９Ｒ
）によって駆動される。このような補正コイルを設ける
こと（こより、主偏向コイル（８９Ｂ）（８９１１，）
の方をスイツチング方式で駆動することができ、偏向電
流を流子ためζこＡ級または８級アンプを用いなくてよ
いから、より低消費電力（こすることができる。

′ｆ、た主偏向コイルζこ流子偏向電流に対して各撮像
管のりニアリテイ、画像サイズ及び中心位置についての
粗調を予め行うことかできるから、補助コイル（９８Ｂ
）（９８Ｒ）ζこよるレジストレーション調整の補正分
はより小さくてよく、従って、駆動アンプ（９９ＢＸ９
９几）の出力容量は小さくてよい。

なお水平走査区間では主偏向コイル（８９Ｂ）（８９”
）の両端かスイッチング駆動回路（こよって短絡されて
いるため、補助コイル（９８Ｂ）　（９ｓｉ＋月こ供給
しているエネルギーは主偏向コイルを介して低インピー
ダンスの駆動回路の側に漏れることになり、補正コイル
の磁束に影響が生ずる。特Ｅこ補正コイルの磁束の高周
波成分が積分作用で減衰される。しかし既述のようζこ
２次、６次、４次のレジストレーションの再調整を繰返
すことにより、この減貴公を補った補正信号を作成する
ことができ、この問題を完全（こ解消することができる
。なお垂直偏向系においてもこのようなレジストレーシ
ョン調整用の補助コイルを設けてもよい。

なお上述の実施例で、各走査線に対する補正データの７
列方向の補間は＠線近似（１次）で行ったが、２次、３
次の補間を採用することができる。

また８列方向の補間は行っていないが、メモリー領域を
拡大してＨ方向の補間を行ってもよい。なお画面の分割
数沓こついては実施例（７Ｘ７）の如く奇数分割にする
のが望ましい。奇数分割では、画面中央Ｅこ分割領域か
できるので、既述の如く、この中央分割領域をこ関して
予め主偏向コイルに直流バイアスを流してセンタリング
調整を行ってからレジストレーション調整を行えば、補
助コイルによる補正はより少なくて済む。

本発明は、有効画面部分を複数（例えば７×７）に分割
し、各分割領域に関して基準の撮像管（Ｇ管）の出力信
号に対する他の撮像管（ＢｖまたはＲ管）の出力信号の
レジストレーション誤差（６管の出力画像の位置ずれ）
を検出し、それを第１のメモＩＪ　−（Ｍ　３　）に記
憶し、上記画面の分割領域に対して少なくとも画面垂直
方向に拡張されたメモリー領域（例えば２５６Ｘ８）を
有する第２のメモＩＪ　−（Ｍ　２　）　！こ、上記第
１のメモリー領域に基いて計算された補間データを誉込
み、上記第２のメモリーの出力をこ応じた補正信号を上
記他の撮像管のビーム偏向制御手段に与えるよう【こし
たまた上記有効画面部分の複数分割を周辺部昏こなる程
小さな分割面積になるよう番こしたものである。

故に比較的疎な画面分割（例えば７×７個〕でもってよ
り少ないサンプル数のレジストレーション誤差のデータ
を短時間に検出することができ、またサンプルされたデ
ータとデータとの間を補間して水平走査線に対応したデ
ータを作っているので、より精密なレジストレーション
調整を行うことができる。

しかも、レジストレーションのずれの大となる周辺部程
小さな分割面積としたことで、サンプル数を増やすこと
なく、つまり検出時間を増加させずｌこ調整精度の向上
を図ることができる。

【図面の簡単な説明】

第１図は本発明の実施例の自動レジストレーション調整
方式を説明する画面の平面図、第２図は第１図の画面分
割領域の夫々（こおけるずれ補正データを記憶Ｔるメモ
リー領域を示す線図、第６図は第２図のメモリー領域の
垂直列方向に隣接するデータの中間部を補間する操作を
説明するための線図、第４図は補間によって形成された
レジストレーション調整データを記憶するメモリー領域
を示す線図、第５図は水平及び垂直方向のずれ補正情報
の検出回路の一例を示すブロック回路図、第６図は第５
図のレジストレーション調整部の制御回路の原理的な一
例を示すブロック回路図、第７図は第５図の動作を示す
波形図、第８図はＨずれ及びＶずれの補正データの検出
、記憶、補間、レジストレーション調整の各制御を実行
する制御回路のブロック回路図、第９図は第８図のレジ
ストレーション調整動作をまとめたフローチャート、第
１０図は第９図中のデータＩ１０サブルーチンの詳細を
示すフローチャート、第１１図はずれ補正データ検出の
際のデータ収束状態を示す線図、第１２図は第９図中の
補間サブルーチンのフローチャート、第１６図は補間計
算法を示す■方向データ列の線図、第１４図は画面上端
部での延長補間を示すフローチャート、第１５図は延長
補間法を示す線図、第１６図は画面下端部での延長補間
を示すフローチャート、第１７図はメモＩＪ−Ｍ１〜Ｍ
１″′に与えるアドレスを作るためのアドレス発生器の
回路図、第１８図及び第１９図は夫々第１７図の動作を
説明するためのタイムチャート、第２０図は実施例のテ
レビカメラの垂直側同系の回路図、第２１図は水平偏向
系の回路図である。 なお図面で用いられている符号において、（１）・・・
・・・・・・・・・・・・画面（２に３Ｘ４１・・・・
・・・・・撮像管（５Ｘ６１・・・・・・・・・・・・
１Ｈ遅延線（９）・・・・・・・・・・・・・・・減算
器（１り・・・・・・・・・・・・・・・掛算器０句・
・・・・・・・・・・・・・・減算器（Ｌ６）・・・・
・・・・・・・・・・・サンプルホールド回路Ｃυ・・
・・・・・・・・・・・・・制御回路（２２）ＣＩ！３
）・・・・・・・・・・・・・・・・・・・・・偏向装
置（２６）・・・・・・・・・・・・・・・・・・・・
・・・・コンパレータ（２７）・・・・・・・・・・・
・・・・・・・・・・・・・アップダウンカウンタ０４
）・・・・・・・・・・・・・・・・・・・・・・・・
　ＣＰＵ（４０ａ）　〜Ｃ４０ｄ）＝−・−・−Ｄ　／
　Ａ　Ｋ　換器１！５６）・・・・・・・・・・・・・
・・・４・・・・・・・・アドレス発生器（６４ａ）・
・・・・・・・・・・・・・・・・・Ｈカウンタ（６９
ａＸ６９ｂ）・・・・・・・・・Ｖカウンタ（７０）・
・・・・・・・・・・・・・・・・・・・・・・・切換
スイッチυη・・・・・・・・・・・・・・・・・・・
・・・・・６／７カウンタ（８２ＢＸ８２助（８２Ｇ）
・・■偏向コイル（８９Ｂ）（８９Ｒ）（８９Ｇ）・・
水平偏向コイル（９８ＢＸ９８Ｒ）・・・・・・・・・
補助コイルＭ３　・・・・・・・・・・・・・・・・・
・・・・第１のメモリーＭ２　・・・・・・・・・・・
・・・・・・・・・・第２のメモリーＭ１〜Ｍ１″′・
・・・・・・・・・・・メモリーである。 代理人　土星　勝 〃　　常包芳男 〃　　杉浦俊貴 特開昭５８−９４９Ｘ：１８） １寺間昭５８−９４９７（２１） １１間昭５８−９４０７（２３） 特開昭５８−９４９７　　（２４） 第１６図 特開昭５８−９４９７　　（２７）

Claims (1)

【特許請求の範囲】
1. 有効画面部分をその周辺部になるほど小面積になるよう
   に複数に分割した各分割領域において基準の撮像管の出
   力信号に対する他の撮像管の出力信号のレジストレーシ
   ョン誤差を検出する手段と、上記各分割領域に対応した
   記憶領域を有し、上記レジストレーション誤差を記憶す
   る第１のメモリーと、上記画面の分割領域に対して少な
   くとも画面垂直方向に関しで拡張された記憶領域を有す
   る第２のメモリーと、上記第１のメモリ一番こ記憶され
   ているデータｌこ基いて上記第２のメモリーを埋めるべ
   く補間データを作成し、これを上記第２のメモリーに書
   込む補間手段とを夫々具備し、上記第２のメモリーに記
   憶されたデータに応じて上記他の撮像管のビーム偏向を
   制御し、上記基準の撮像管の出力画像（こ対して上記他
   の撮像管の出力画像のレジストレーションを調整するよ
   うに構成した多管式カラーカメラのレジストレーション
   調整回路。