JPS5895281A

JPS5895281A - 計時装置

Info

Publication number: JPS5895281A
Application number: JP19409581A
Authority: JP
Inventors: Fumihiro Tanaka; 文博田中
Original assignee: Daini Seikosha Co Ltd; Seiko Instruments and Electronics Ltd
Current assignee: Seiko Instruments Inc
Priority date: 1981-12-02
Filing date: 1981-12-02
Publication date: 1983-06-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、計時装置に関し、特に、検出装置からの信号
処理方法の改良に関するものである。

従来、水泳用計時装置等においては、タッチ板等の検出
装置の信号は、第１図に示す様に各コースごとに個別の
信号線を設け、データ処理装置の入力回路に接続されて
い食、この様な構成では、入力信号ケーブルが大がかり
になり、接続するコネクタが大型になる九め、装置の小
型化をする際の障害となっていた。また第１図に示す様
なケーブルでは、データ処理装置の設置場所によって、
信号線と検出装置の対応が逆になる次め、データの処理
を変更する必要があるという欠点を持っていた。

この発明は以上に述べ九欠点を除去する几めの極めて有
効な手段ヲ提供することを目的とするもので、検出装置
ごとに簡単な信号変換回路を設けるという構成によるも
のである。

以下、図面と共に本発明による計時装置を説明する。

第２図は、本発明の一実施例における概略構成図である
。１は、データ処理装置であり、時計機能、データの記
憶機能、入力信号の処理機能、プリンタ等のデータ出力
機能等を有する。２１〜２ｎは検出装置であり、本実施
例においてはタッチ板を示しているが、光電子装置、ゲ
ートパー等の種々の検出装置が考えられる。そしてこの
検出装置の出力信号は、５ｔ−５ｎで示される信号変換
装置に接続されているが、この部分は、前記検出＊ｆｉ
２１〜２ｎに内臓していても良い。艶に、隣接する信号
変換装置の間は、２本の導体を有する信号ケーブル４２
〜４ｎにより接続され、データ処理装置１と、これに最
も近接する信号変換装置も、やＦｉり同様の信号ケーブ
ル４１によって接続されている。

第３図は、信号変換＃［３１の回路構成を示し次もので
ある。ａｔａ’は信号ケーブル接ｆＪ、電子であり、ケ
ーブル４１．４２が接続される。３１１は計数回路であ
り、計数パルスの入力端子ＯＫにはコンデンサＣ２を抵
抗Ｒ２により構成される鎗分回路を介して、端子ａｅａ
’からの信号線が接続され、ま交、リセット入力端子Ｒ
には、コンデンサＣ５抵抗Ｒ３によって構成される積分
回路を介して、やはり、端子ａｈａ’からの信号線が接
続されている。カウンタ３１１の出力は、デジタル信号
変換回路３１２に接続されている。このデジタル信号変
換回路３＋２の変換出力■〜■は、計数回ｊｉ３３１１
がリセットされている時は、すべて論理０を出力してい
るが、計数回路３１１がパルスを計数することにより、
その計数値に応じた変換出力が論理１を出力する。前記
変換出力■〜■はジャンパーＩＩＪにおいて１つの出力
のみが選択され、Ｑ４．ｐＡの微分回路を介して、トラ
ンジスタＴｒｌのベースに接続されている。本図におい
ては、変換出力■がジャンパーＪで選択されていること
を示している。更に前記トランジスタＴｒ１のエミッタ
ーは、検出装置のスイッチ信号が接続される入力端子θ
に接続され、まｔコレクタは端子ａ　ｒ　ａ　’に接続
されている。端子＆　＋　＆　’に接続され定抵抗ＲＩ
＋ツェナーダイオードＺＤ、コンデンサＣ１から成る電
圧安定化回路は、前述し念計数回路３１１．デジタル信
号変換回路５１２の動作電源を構成するものである。

次に前記信号変換装置の回路の動作について、説明する
。第１図は、各部の信号を示すタイミングチャートであ
る。

端子ａには、データ処理装置１から、直流成分とパルス
信号が重畳した信号が供給される。この信号のうち、直
流電圧に対して負の方向の）くルスｇｖｉリセットパル
スでアリ、正の方向のパルスｈはカウントパルスである
。各々のパルス幅ハ、ノ＜ルスｇが数十〜数百マイクロ
秒であり、パルスｈ　゛が、数マイクロ秒である。

パルスｇが与えられると、計数回路３１１のリセット電
子Ｒには、ｄで示す様に積分され定信号が与えられ、計
数回路３１１はリセットされる。

ｒ、シルスｇの立上りにおいて、計数入力σＫにはｂで
示す微分信号ｇ′が入力されるが、前述し友ＩＪセット
信−号は、積分回路で遅延されているので、計数が行な
わｎない。次にパルスｈが供給されるとｂには、やはり
微分信号ｈ′が入力され、計数回路５１１はこの信号を
計数する。この計数状態はＡＩＢＩＣ，Ｄに示すごとく
出力される。デジタル信号変換回路５１２Ｆｉ前記計数
出力を変換し、■〜■に示す信号として出力する。すな
わち、計数値が１の時は、出力■が°ビと々す、計数値
が２の時は、出力■が１″となる。同様に計数値に応じ
て、出力■〜■に１″が順次出力される。第３図におい
ては、出力■がジャンパーＪで選択されているので、計
数値が１になった時に、トランジスタＴｒｌのベースに
でて示す微分信号が与えられる。この際、端子ｅが開放
状態で、は、トランジスタＴｒｌは導通しないが、検出
装置２１が作動して、端子θが閉じた状態では、トラン
ジスタＴｒ１が導通し、端子ａ１の信号を短絡する。こ
の動作によって、信号波形ａの１に示す信号が得られる
。

一□方、計数回路３１１のリセット人力Ｒには、抵抗Ｒ
３１コンデンサＣ５から成る積分回路が接続されている
ので、信号１によって計数値がりセツトされることはな
い。

データ処理装置１において、前述した信号１がパルスｈ
の伺番目に得られるかを検出することによって、どの検
出装置が作動したかを知ることができる。ｉた、第４図
のタイミングチャート図では、ｅで示される検出＠蓋が
作動してスイッチが閉じるタイミングと、信号１が得ら
れるタイミングの間に時間差が生じているが、ａで与え
られる信号の周期を、計測の最小単位より十分短かく設
定しておくことにより、無視で市る誤差となる。

以上に述べた様に、本発明によ１れば、簡単な回路構成
による、信号変換装置を付加することによって、多数の
検出装置からの信号を、簡易な配線で、集中的にデータ
処理できるという効果を有する。

【図面の簡単な説明】

第１図は、従来の構成による計時装ａｔ−示す接続図。第２図は、本発明の一実施例における概略構成図。第３
図は、本発明の一実施例における信号変換装置の回路図
、第４図は、回路動作を示すタイミングチャート図であ
る。１・・・データ処理装置２１〜２ｎ・・・検出装置３１〜５ｎ・・・信号変換装置４１〜４ｎ・・・ケーブル５１１・・・計数回路３１２・・・デジタル信号変換回路Ｆ１〜Ｒ４・・・抵抗０１〜Ｃ４・・・コンデンサＴｒｌ・・・トランジスタＺＤ・・・ツェナーダイオードＪ・・・ジャンパーＯＫ・・・計数パルス人力１子Ｒ・・・リセットａ　ｌ　ａ　’・・・ケーブル接続端子ｅ・・・検出＠
型接続端子以　　　上出願人　株式会社第二精工舎第３図第４図 ■ 　ＯＦＦ

Claims

【特許請求の範囲】

複数の検出装置が作動しｔ時間を、集中して計測し、デ
ータ処理を行なうものにおいて、データ処理装置と、複
数の検出装置と、各々の検出装置ごとに設けられ、検出
装置の出力信号管それぞれの検出装置ごとに判別可能な
信号に変換する信号変換装置と、前記データ処理装置、
及び信号変換装置を接続するケーブルとから成り、前記
信号変換装置において、ケーブルが接続される信号端子
と、検出装置のスイッチ信号が接続される入力端子と、
前記信号端子からのパルス信号を計数する計数回路と、
前記計数回路の計数値を変換するデジタル信号変換回路
と、前記デジタル信号回路の出力に接続され、かつ前記
信号端子の信号を開閉するスイッチ素子から構成され次
ことを％傘とする計時装置。