JPS6055846B2 - キ−ボ−ドスイツチ装置 - Google Patents
キ−ボ−ドスイツチ装置Info
- Publication number
- JPS6055846B2 JPS6055846B2 JP51099456A JP9945676A JPS6055846B2 JP S6055846 B2 JPS6055846 B2 JP S6055846B2 JP 51099456 A JP51099456 A JP 51099456A JP 9945676 A JP9945676 A JP 9945676A JP S6055846 B2 JPS6055846 B2 JP S6055846B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- key
- pressed
- repeat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
この発明はキーボードスイッチ装置に関し、特に、多
数の無接点スイッチが配列されて成るキーボードスイッ
チ装置に関するものである。
数の無接点スイッチが配列されて成るキーボードスイッ
チ装置に関するものである。
無接点キースイッチはキーの押圧操作に応じてホール
素子などの磁電変換半導体から出力を生じるものである
。
素子などの磁電変換半導体から出力を生じるものである
。
したがつて、この磁電変換半導体からの出力を処理する
ための信号処理回路を磁電 変換半導体とともにＩＣ化
し、キースイッチのケース内に収容するのが普通である
。すなわち、無接点キースイッチは磁電変換半導体を含
むＩＣ回路を有しており、キーの押圧操作に応じて無接
点のデジタル出力を出力するものである。 キーボード
スイッチ装置は上記のキースイッチが多数配列されてな
るものであるが、近年、オペレータの熟練に伴ない高速
打鍵が行われることが多くなつた。
ための信号処理回路を磁電 変換半導体とともにＩＣ化
し、キースイッチのケース内に収容するのが普通である
。すなわち、無接点キースイッチは磁電変換半導体を含
むＩＣ回路を有しており、キーの押圧操作に応じて無接
点のデジタル出力を出力するものである。 キーボード
スイッチ装置は上記のキースイッチが多数配列されてな
るものであるが、近年、オペレータの熟練に伴ない高速
打鍵が行われることが多くなつた。
このため、複数個のキーが順次重ね合わせるようにして
押される場合でも、正しい出力を生じるようにしなけれ
ばならない。すなわち、複数個のキースイッチが順次Ｏ
Ｎした場合に、そのＯＦＦする順序とは関係なくＯＮし
た順に各キーに対応したコード化信号を順次出力するＮ
キーロールオーバ機能が要求されるのである。また、近
年のキーボードスイッチ装置では、いわゆる、リピート
機能が要求されている。このリピート機能とは所望の単
一のキーを押し、かつ、リピートキーを押圧することに
より所定周期でそのキ゛−に対応するコード化信号、お
よびストローブ信号が順次連続して出力される機能であ
る。 この発明は上記の要求に鑑み、Ｎキーロールオー
バ機能とリピート機能を併せ持つ、無接点キースイッチ
を使用したキーボードスイッチ装置を提・供することを
目的とする。
押される場合でも、正しい出力を生じるようにしなけれ
ばならない。すなわち、複数個のキースイッチが順次Ｏ
Ｎした場合に、そのＯＦＦする順序とは関係なくＯＮし
た順に各キーに対応したコード化信号を順次出力するＮ
キーロールオーバ機能が要求されるのである。また、近
年のキーボードスイッチ装置では、いわゆる、リピート
機能が要求されている。このリピート機能とは所望の単
一のキーを押し、かつ、リピートキーを押圧することに
より所定周期でそのキ゛−に対応するコード化信号、お
よびストローブ信号が順次連続して出力される機能であ
る。 この発明は上記の要求に鑑み、Ｎキーロールオー
バ機能とリピート機能を併せ持つ、無接点キースイッチ
を使用したキーボードスイッチ装置を提・供することを
目的とする。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図において、ＩＣ回路２は各キースイッチに備えら
れているもので、ホール素子などの磁電変換半導体２１
と出力回路を構成するトランジスタ２２，２３とから構
成されている。トランジスタ２２，２３のコレクタはそ
れぞれ出力端子２４，２５に接続されており、磁電変換
半導体２１から出力が生じたとき、それぞれの出力端子
２４，２５より「Ｌ」の出力が生じる。このＩＣ回路２
の出力端子２４には、抵抗１１，１２、コンデンサ１３
とで成る微分回路が外付けされている。そして、この微
分出力は外付けされたダイオード１４，１５を経て２つ
の微分出力Ｑｌ，Ｑ２として送られるようになつている
。さらに、出力端子２５には抵抗１６が外付けされてお
り、この抵抗１６を介してデジタル出力Ｑ３が出力され
る。すなわち、この第１図で示した実施例では、各キー
スイッチには２つのデジタル出力（矩形波出力）を生じ
るＩＣ回路２が内蔵されており、この１Ｃ回路に抵抗や
コンデンサを外付けするようにしている。こうして、一
方のデジタル出力から２つの微分出力を得るようにし、
他方のデジタル出力はそのまま出力するようにしている
。もちろん、第１図で外付けした回路部品を含めてＩＣ
化し、各キースイッチに内蔵するようにしてもよい。第
１図に示した各キースイッチの回路１から生じるパルス
出力Ｑｌ，Ｑ２は、第２図に示すようにエンコーダ回路
３にそれぞれ入力され、押圧操作されたキーに対応する
コード化信号が出力ライン３１より出力される。
れているもので、ホール素子などの磁電変換半導体２１
と出力回路を構成するトランジスタ２２，２３とから構
成されている。トランジスタ２２，２３のコレクタはそ
れぞれ出力端子２４，２５に接続されており、磁電変換
半導体２１から出力が生じたとき、それぞれの出力端子
２４，２５より「Ｌ」の出力が生じる。このＩＣ回路２
の出力端子２４には、抵抗１１，１２、コンデンサ１３
とで成る微分回路が外付けされている。そして、この微
分出力は外付けされたダイオード１４，１５を経て２つ
の微分出力Ｑｌ，Ｑ２として送られるようになつている
。さらに、出力端子２５には抵抗１６が外付けされてお
り、この抵抗１６を介してデジタル出力Ｑ３が出力され
る。すなわち、この第１図で示した実施例では、各キー
スイッチには２つのデジタル出力（矩形波出力）を生じ
るＩＣ回路２が内蔵されており、この１Ｃ回路に抵抗や
コンデンサを外付けするようにしている。こうして、一
方のデジタル出力から２つの微分出力を得るようにし、
他方のデジタル出力はそのまま出力するようにしている
。もちろん、第１図で外付けした回路部品を含めてＩＣ
化し、各キースイッチに内蔵するようにしてもよい。第
１図に示した各キースイッチの回路１から生じるパルス
出力Ｑｌ，Ｑ２は、第２図に示すようにエンコーダ回路
３にそれぞれ入力され、押圧操作されたキーに対応する
コード化信号が出力ライン３１より出力される。
さらに、各キースイッチの回路１から生じたデジタル出
力Ｑ３は１個の検出．回路４に入力される。この検出回
路４は２組の分圧抵抗４１，４２；４３，４４と２つの
比較器４５，４６とＮＡＮＤ回路４７とから構成されて
いる。分圧抵抗４１，４２によつて得られる電圧Ｖ１が
分圧抵抗４３，４４によつて得られる電圧一Ｖ２よりも
小さくなるように抵抗４１〜４４を設定する。１個のキ
ーが押されたとき、この検出回路４の入力電圧ＶＯは抵
抗１７，１６の分圧比に比例する電圧となる。
力Ｑ３は１個の検出．回路４に入力される。この検出回
路４は２組の分圧抵抗４１，４２；４３，４４と２つの
比較器４５，４６とＮＡＮＤ回路４７とから構成されて
いる。分圧抵抗４１，４２によつて得られる電圧Ｖ１が
分圧抵抗４３，４４によつて得られる電圧一Ｖ２よりも
小さくなるように抵抗４１〜４４を設定する。１個のキ
ーが押されたとき、この検出回路４の入力電圧ＶＯは抵
抗１７，１６の分圧比に比例する電圧となる。
２個押されたときには並列接続さ−れた２つの抵抗１６
と抵抗１７との分圧比で定められる電圧となる。このよ
うに、入力電圧ＶＯは多数個のキーが押されるに従つて
低い電圧となる。１個もキーが押されていないときは入
力電圧ＶＯは電源電圧Ｖｃｃと等しくなる。
と抵抗１７との分圧比で定められる電圧となる。このよ
うに、入力電圧ＶＯは多数個のキーが押されるに従つて
低い電圧となる。１個もキーが押されていないときは入
力電圧ＶＯは電源電圧Ｖｃｃと等しくなる。
この入力電圧Ｖ。の変化を検出すれば１個のキーのみが
押されていることを検出できる。そのため、電圧■１を
キーが１個押されたときに生じる電圧よりも低い値とし
、かつ、キーが２個押されたときに生じる電圧よりも高
い値とし、そして電圧Ｖ２をキーが１個も押されていな
い電圧よりも低い電圧に設定し、かつキーが１個だけ押
されたときに生じる電圧よりも高く設定する。すると、
キーがどれも押されノていない場合には（ＶＯ＞Ｖ２〉
Ｖ１だから）比較器４５の出力は「Ｈ」であるが、比較
器４６の出力は「Ｌ」となる。キーが１個だけ押された
ときは（Ｖ２〉ＶＯ＞Ｖ１だから）比較器４５，４６の
出力はともに「Ｈ」となる。２個以上キーが押されたと
・きには（Ｖ２〉Ｖ１〉ＶＯだから）比較器４５の出力
が「Ｌ上比較器４６の出力が「Ｈ」となる。そのため、
ＮＡＮＤ回路４７はキーが１個押されたときのみ「Ｌ」
の出力を生じる。この検出回路４の出力はＮＯＲ回路６
１に送られる。ＮＯＲ回路６１“にはリピートキースイ
ッチ５からの出力が送られてきている。このリピートキ
ースイッチ５からの出力は、さらに、ＮＡＮＤ回路６２
に送られている。リピートキーが押されたとき、リピー
トキースイッチ５からの出力は「Ｌ」となり、ＮＯＲ回
路６１より出力が生じる。このＮＯＲ回路６１の出力は
ＮＡＮＤ回路６３に送られており、このＮＯＲ回路６１
の出力でクロックパルスのゲートをするようにしている
。Ｎ，ＡＮＤ回路６３からはＮＯＲ回路６１の出力でゲ
ートされたクロックパルスが出力され、ＮＯＲ回路６４
の一方の入力端子に送られる。Ｎ，ＡＮＤ回路６２には
さらにエンコーダ回路３のＳＴＯ出力（ストローブ信号
）が送られている。このＮＡＮＤ回路６２の出力はＮＯ
Ｔ回路６５を介してＮＯＲ回路６４の他方の入力端子に
送られている。こ′０）ＮＯＲ回路６４の出力はストロ
ーブ信号（トリガ信号）として利用される。この第１図
および第２図に示した回路では、キーが高速で打たれ、
前のキーが０ＦＦしないうちに次のキーが０Ｎするとい
うふうに重なるようにして打たれた場合に、押され始め
た瞬間に生じるパルス出ナＱｌ，Ｑ２がエンコーダ回路
３に入力されるため直ちにコード化信号が出力される。
押されていることを検出できる。そのため、電圧■１を
キーが１個押されたときに生じる電圧よりも低い値とし
、かつ、キーが２個押されたときに生じる電圧よりも高
い値とし、そして電圧Ｖ２をキーが１個も押されていな
い電圧よりも低い電圧に設定し、かつキーが１個だけ押
されたときに生じる電圧よりも高く設定する。すると、
キーがどれも押されノていない場合には（ＶＯ＞Ｖ２〉
Ｖ１だから）比較器４５の出力は「Ｈ」であるが、比較
器４６の出力は「Ｌ」となる。キーが１個だけ押された
ときは（Ｖ２〉ＶＯ＞Ｖ１だから）比較器４５，４６の
出力はともに「Ｈ」となる。２個以上キーが押されたと
・きには（Ｖ２〉Ｖ１〉ＶＯだから）比較器４５の出力
が「Ｌ上比較器４６の出力が「Ｈ」となる。そのため、
ＮＡＮＤ回路４７はキーが１個押されたときのみ「Ｌ」
の出力を生じる。この検出回路４の出力はＮＯＲ回路６
１に送られる。ＮＯＲ回路６１“にはリピートキースイ
ッチ５からの出力が送られてきている。このリピートキ
ースイッチ５からの出力は、さらに、ＮＡＮＤ回路６２
に送られている。リピートキーが押されたとき、リピー
トキースイッチ５からの出力は「Ｌ」となり、ＮＯＲ回
路６１より出力が生じる。このＮＯＲ回路６１の出力は
ＮＡＮＤ回路６３に送られており、このＮＯＲ回路６１
の出力でクロックパルスのゲートをするようにしている
。Ｎ，ＡＮＤ回路６３からはＮＯＲ回路６１の出力でゲ
ートされたクロックパルスが出力され、ＮＯＲ回路６４
の一方の入力端子に送られる。Ｎ，ＡＮＤ回路６２には
さらにエンコーダ回路３のＳＴＯ出力（ストローブ信号
）が送られている。このＮＡＮＤ回路６２の出力はＮＯ
Ｔ回路６５を介してＮＯＲ回路６４の他方の入力端子に
送られている。こ′０）ＮＯＲ回路６４の出力はストロ
ーブ信号（トリガ信号）として利用される。この第１図
および第２図に示した回路では、キーが高速で打たれ、
前のキーが０ＦＦしないうちに次のキーが０Ｎするとい
うふうに重なるようにして打たれた場合に、押され始め
た瞬間に生じるパルス出ナＱｌ，Ｑ２がエンコーダ回路
３に入力されるため直ちにコード化信号が出力される。
すなわち、各キーは押され始めた時刻の先後で判断され
、その順序で直ちにコード化出力が生じることになり、
Ｎキーロールオーバ機能が実現される。つぎに、１個の
キーを押して、かつ、リピートキー５を押すと検出回路
４から出力が生じ、そのため、クロックパルスがＮＯＲ
回路６４の一方の入力端子に入力される。１個のキーが
押されているためエンコーダ回路３からはＳＴＯ出力（
ストローブ信号）が生じ、そのため、リピートキーが押
されている間ＮＯＲ回路６４の他方の入力端子にはＡＮ
Ｄ回路６２とＮＯＴ回路６５とを介して常に信号が送ら
れてきている。
、その順序で直ちにコード化出力が生じることになり、
Ｎキーロールオーバ機能が実現される。つぎに、１個の
キーを押して、かつ、リピートキー５を押すと検出回路
４から出力が生じ、そのため、クロックパルスがＮＯＲ
回路６４の一方の入力端子に入力される。１個のキーが
押されているためエンコーダ回路３からはＳＴＯ出力（
ストローブ信号）が生じ、そのため、リピートキーが押
されている間ＮＯＲ回路６４の他方の入力端子にはＡＮ
Ｄ回路６２とＮＯＴ回路６５とを介して常に信号が送ら
れてきている。
その結果、１個のキーのみが押され且つリピートキー５
が同時に押されている間、ＮＯＲ回路６４はクロックパ
ルスに応じた出力を生じることになる。したがつて、こ
の出力をストローブ信号として用いればクロックパルス
の周期で押されたキーに対応したコード化信号を連続し
て出力することができる。このようにして、リピート機
能が実現される。故に本発明によればＮキーロールオー
バ機能とリピート機能とをともに持つキーボードスイッ
チ装置を実現することがてきる。
が同時に押されている間、ＮＯＲ回路６４はクロックパ
ルスに応じた出力を生じることになる。したがつて、こ
の出力をストローブ信号として用いればクロックパルス
の周期で押されたキーに対応したコード化信号を連続し
て出力することができる。このようにして、リピート機
能が実現される。故に本発明によればＮキーロールオー
バ機能とリピート機能とをともに持つキーボードスイッ
チ装置を実現することがてきる。
第１図は本発明の１実施例の１部の回路を示す回路図、
第２図は全体の構成を示すブロック図である。 １・・・・・・各キースイッチの回路、２・・・・・・
ＩＣ回路、２１・・・・・・磁電変換半導体回路、Ｑｌ
，Ｑ２・・・・・・パルス出力、ら・・・・・・デジタ
ル出力、３・・・・・・エンコーダ回路、４・・・・・
・検出回路、５・・・・・・リピートキースイッチ。
第２図は全体の構成を示すブロック図である。 １・・・・・・各キースイッチの回路、２・・・・・・
ＩＣ回路、２１・・・・・・磁電変換半導体回路、Ｑｌ
，Ｑ２・・・・・・パルス出力、ら・・・・・・デジタ
ル出力、３・・・・・・エンコーダ回路、４・・・・・
・検出回路、５・・・・・・リピートキースイッチ。
Claims (1)
- 【特許請求の範囲】 １ 磁電変換半導体を含み、押圧操作に応じて２個の無
接点デジタル出力を生じる複数個のキースイッチと、前
記おのおののキースイッチの一方のデジタル出力から微
分出力を得る微分回路と、この微分出力が入力され、押
圧されたキーに対応するコード化信号を生じるエンコー
ダ回路と、前記おのおののキースイッチの他方のデジタ
ル出力が入力され、１個のキーのみが押されていること
を検出する検出回路と、リピートキーの押圧によりデジ
タル出力を生じるリピートキースイッチと、前記検出回
路の出力とリピートキースイッチとの出力が入力され、
両者が同時に入力されているときのみ所定周期のストロ
ーブ信号を発生する回路とを備えるキーボードスイッチ
装置。 ２ 検出回路は２つの異なるレベルを検出する２個の比
較器と、この比較器の出力のＡＮＤ条件をとるＡＮＤ回
路とから構成される特許請求の範囲第１項記載のキーボ
ードスイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51099456A JPS6055846B2 (ja) | 1976-08-20 | 1976-08-20 | キ−ボ−ドスイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51099456A JPS6055846B2 (ja) | 1976-08-20 | 1976-08-20 | キ−ボ−ドスイツチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5324729A JPS5324729A (en) | 1978-03-07 |
| JPS6055846B2 true JPS6055846B2 (ja) | 1985-12-06 |
Family
ID=14247815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51099456A Expired JPS6055846B2 (ja) | 1976-08-20 | 1976-08-20 | キ−ボ−ドスイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055846B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821291B2 (ja) * | 1979-02-26 | 1983-04-28 | 富士通株式会社 | 無接点スイッチ用エンコ−ド回路 |
| JPS602686B2 (ja) * | 1979-04-27 | 1985-01-23 | 株式会社東芝 | リピ−ト制御方式 |
| TWI230887B (en) | 2003-07-31 | 2005-04-11 | Htc Corp | Keyboard with a detection circuit for generating a control signal |
-
1976
- 1976-08-20 JP JP51099456A patent/JPS6055846B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5324729A (en) | 1978-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5473671A (en) | Semiconductor integrated circuit for watch | |
| JPS5931892B2 (ja) | 半導体集積回路 | |
| JPS6055846B2 (ja) | キ−ボ−ドスイツチ装置 | |
| JPS5334243A (en) | Device for diagnosing malfunction of elevator control unit | |
| KR900001808B1 (ko) | 입력회로 | |
| JPS6222874Y2 (ja) | ||
| KR910014785A (ko) | 집적회로장치(integrated circuit device) | |
| JPS5816097Y2 (ja) | キ−スイツチ | |
| SU1111146A1 (ru) | Устройство дл ввода информации | |
| KR920000412B1 (ko) | 주파수 선별회로 | |
| KR960010912B1 (ko) | 에이직화한 디지탈 클럭손실 검출기 | |
| SU1282109A1 (ru) | Устройство дл ввода информации | |
| JPH06120829A (ja) | 逐次比較型ａｄコンバータ | |
| SU425357A1 (ru) | Устройство для исследования надежности логических элементов | |
| KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
| JPH0786884A (ja) | パルス変換回路 | |
| JPS6336393Y2 (ja) | ||
| SU525985A1 (ru) | Устройство дл тревожной сигнализации | |
| SU764119A1 (ru) | Аналого-цифровой преобразователь | |
| SU1019625A1 (ru) | Преобразователь напр жени в интервал времени | |
| SU1032462A2 (ru) | Устройство дл определени коэффициентов передачи блоков аналоговой вычислительной машины | |
| JPH09238056A (ja) | パルス幅制御回路 | |
| JPS6449422A (en) | Exclusive logic circuit | |
| JPS56144635A (en) | Analog to digital converter | |
| JPS6484922A (en) | Sequential comparison type a/d converter |