JPS5895448A - フェ−ズ・ロックド・ル−プ回路 - Google Patents
フェ−ズ・ロックド・ル−プ回路Info
- Publication number
- JPS5895448A JPS5895448A JP56194299A JP19429981A JPS5895448A JP S5895448 A JPS5895448 A JP S5895448A JP 56194299 A JP56194299 A JP 56194299A JP 19429981 A JP19429981 A JP 19429981A JP S5895448 A JPS5895448 A JP S5895448A
- Authority
- JP
- Japan
- Prior art keywords
- gate pulse
- output
- clock
- pulse
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明にＩＦＪｌｆ（Ｏような非Ｍ４期旧なう号からそ
のクロック成分を瑣出するための位相−ｊ期回船（一般
にＰＬＬ回路と称畜れる）に関するｔのである・ 前記ＫＰＭ信号とげ、第１−図に示す如く、伝送したい
デジタル信号を８ピツトずつに区切９、それを次に示す
制限９に汗ｔｆｆｉ丁１４ビットのパルスタ１ｊに変換
し、さらｔｃ５ビットのマージングビットを付加しｔ後
、ＭＲＺ工１１号に変換して借られる信号でるる。その
制限条件とは、ＭＲＺＸ信号では元のＭＲＺ信号がと、
ット１１１でるる時にのみ反転するが、その反転間隔が
３ピツト以上１１ビット以下となることである。このよ
うな信号には尤のクロック肩坂叙成分は存在せず、その
３分の１〜１１分の１０Ｈ４紋畝収分が主要成分となる
。しかｔｌこの偏号μ−疋Ｏ膚期を神九ない。
のクロック成分を瑣出するための位相−ｊ期回船（一般
にＰＬＬ回路と称畜れる）に関するｔのである・ 前記ＫＰＭ信号とげ、第１−図に示す如く、伝送したい
デジタル信号を８ピツトずつに区切９、それを次に示す
制限９に汗ｔｆｆｉ丁１４ビットのパルスタ１ｊに変換
し、さらｔｃ５ビットのマージングビットを付加しｔ後
、ＭＲＺ工１１号に変換して借られる信号でるる。その
制限条件とは、ＭＲＺＸ信号では元のＭＲＺ信号がと、
ット１１１でるる時にのみ反転するが、その反転間隔が
３ピツト以上１１ビット以下となることである。このよ
うな信号には尤のクロック肩坂叙成分は存在せず、その
３分の１〜１１分の１０Ｈ４紋畝収分が主要成分となる
。しかｔｌこの偏号μ−疋Ｏ膚期を神九ない。
従来、この１うなりロック局ｋＭ１．成分ｔＨたなりｈ
匍す（例えばＭＲＺ信号）からクロック鳩紋数を抽出す
るＫは、＠２図のように人力ＩＪＩ号を微分器Φ虻介し
て微分して人力信号局＆畝を２１１倍し、タンク回ｗｂ
■に工９クロックを抽出し、ＰＬＬ（Ｉに加えていた１
すは位相合せ回路である。 ＭｎＢ２号の場合に人力信
号を２逓倍するとりロック成分が借られるが、１７Ｍ４
Ｍ号の場合に６遥揄以上を行う６豐が６９、非常にｍ−
でるる。又、タンク回路■のｑは十分高くしておかない
と出力が佇＃１ｅＪｔず、ＰＬＬが乱れる原因になる。
匍す（例えばＭＲＺ信号）からクロック鳩紋数を抽出す
るＫは、＠２図のように人力ＩＪＩ号を微分器Φ虻介し
て微分して人力信号局＆畝を２１１倍し、タンク回ｗｂ
■に工９クロックを抽出し、ＰＬＬ（Ｉに加えていた１
すは位相合せ回路である。 ＭｎＢ２号の場合に人力信
号を２逓倍するとりロック成分が借られるが、１７Ｍ４
Ｍ号の場合に６遥揄以上を行う６豐が６９、非常にｍ−
でるる。又、タンク回路■のｑは十分高くしておかない
と出力が佇＃１ｅＪｔず、ＰＬＬが乱れる原因になる。
従って入力７号のビットレートが少しでもずれるとクロ
ック成分の抽出か出来なくなってしまう欠点がるる。
ック成分の抽出か出来なくなってしまう欠点がるる。
そこで本発明に、入力信号の立ち上やまたは立ち下りエ
ツジを検出するエツジ検出器と、このエツジ検出器の出
力により一定幅のゲートパルスを発生するゲートパルス
発生器と、前記ゲートパルスによルミ圧ｆ１１１ｍ発振
器の出力もしくはその分局出力を一時通過させるスイッ
チ回路と、このスイッチ回路の出力？Ｉ−槙分するロー
パスフィルタとを、１ｆｆｆ、Ｃのローパスフィルタの
出力電圧により凹−己電圧ｆｌｉＩＪ ｆｉ１１発ｆｊ
ＩＲ器の発嶽肩紋畝を−―するよう構成してクロックｓ
ｔ＆叙成分を持たない信号力為ら直接に完全に位相同期
したクロックを抽出する手段を与えるｔのでるる。すな
わち、人力佃すのエツジに同期したパルスを作り、その
パルスで電比−−発振器（略してＶａＯと称す）の出力
をスイッチすることにより位相比較を行い、ＰＬＬをロ
ックさせようとするものでるって、以下本発明の夫−例
を第６図〜第９図に基づいて説明する。
ツジを検出するエツジ検出器と、このエツジ検出器の出
力により一定幅のゲートパルスを発生するゲートパルス
発生器と、前記ゲートパルスによルミ圧ｆ１１１ｍ発振
器の出力もしくはその分局出力を一時通過させるスイッ
チ回路と、このスイッチ回路の出力？Ｉ−槙分するロー
パスフィルタとを、１ｆｆｆ、Ｃのローパスフィルタの
出力電圧により凹−己電圧ｆｌｉＩＪ ｆｉ１１発ｆｊ
ＩＲ器の発嶽肩紋畝を−―するよう構成してクロックｓ
ｔ＆叙成分を持たない信号力為ら直接に完全に位相同期
したクロックを抽出する手段を与えるｔのでるる。すな
わち、人力佃すのエツジに同期したパルスを作り、その
パルスで電比−−発振器（略してＶａＯと称す）の出力
をスイッチすることにより位相比較を行い、ＰＬＬをロ
ックさせようとするものでるって、以下本発明の夫−例
を第６図〜第９図に基づいて説明する。
入力１７Ｍ信８Ｌに、エツジ償出縮（１７により、その
立ち上が９及び立ち下がクエツジが検出され、その検出
出力ＩＤＧをトリガとしてゲートパルス発生器（２）は
、−足輪のゲートパルスＧｉ、ｊ生ずる。このゲートパ
ルスＧの幅は、クロックＣＫのデユーティ比が５０ｑ６
の場合２分の１クロツクの奇畝＠幅の時が１ｊＩｋｉＩ
ｋで６９、多少ずれると位相比較器の６洟が下がる。又
、２分の１クロツクの偶似倍の幅の１１ｆｔｘ位相比較
器路灰にゼロとなる。このゲートパルスＧＫエクスイッ
チ回齢（３）区、電圧割−尭嶽鯵〔以下ＷＯＯと祢丁）
（５）出力のクロックＣ！をスイッチする。すなわち、
ゲートパルスが一坂しペルｍＬ＠の時にスイッチ回路（
３）の出力は高インピータンス状−でめ９、論理レベル
１Ｈ１になると＃Ｊ紀クりックａＸをそのまま通廟畜ぜ
る。その時に切り出されるクロックパルスＦＤは１１１
ａ！レベル１Ｈ″の成分と”Ｘａ ’の成分の両方を含
んでｉるが、例え−エクロブクの位相が通れていてＷ！
、４図のような位相胸保にｂる場合はＩＬｌの成分か多
ｉ信号となる。
立ち上が９及び立ち下がクエツジが検出され、その検出
出力ＩＤＧをトリガとしてゲートパルス発生器（２）は
、−足輪のゲートパルスＧｉ、ｊ生ずる。このゲートパ
ルスＧの幅は、クロックＣＫのデユーティ比が５０ｑ６
の場合２分の１クロツクの奇畝＠幅の時が１ｊＩｋｉＩ
ｋで６９、多少ずれると位相比較器の６洟が下がる。又
、２分の１クロツクの偶似倍の幅の１１ｆｔｘ位相比較
器路灰にゼロとなる。このゲートパルスＧＫエクスイッ
チ回齢（３）区、電圧割−尭嶽鯵〔以下ＷＯＯと祢丁）
（５）出力のクロックＣ！をスイッチする。すなわち、
ゲートパルスが一坂しペルｍＬ＠の時にスイッチ回路（
３）の出力は高インピータンス状−でめ９、論理レベル
１Ｈ１になると＃Ｊ紀クりックａＸをそのまま通廟畜ぜ
る。その時に切り出されるクロックパルスＦＤは１１１
ａ！レベル１Ｈ″の成分と”Ｘａ ’の成分の両方を含
んでｉるが、例え−エクロブクの位相が通れていてＷ！
、４図のような位相胸保にｂる場合はＩＬｌの成分か多
ｉ信号となる。
逆に、クロック位相が運んだ場合にｌＢ６の成分が多い
信号となる。従って、このａカをローパスフィルタ（４
）に通して積分すれば、ＶＣＯをコントロールする電圧
として便用できる。
信号となる。従って、このａカをローパスフィルタ（４
）に通して積分すれば、ＶＣＯをコントロールする電圧
として便用できる。
このように構成したため、入力信号にクロック鳩妓似成
分を含１なくともＰｆｒ硼のクロックが完全に位相同期
した形で得られる。しかも、本来のＰＬｆｆ、、の＃ｆ
倣でろる周赦数忠随性は失われない、従って、入力４ｈ
８ＬＯビツトレートが変化しても容易ｔＣ鳩１１ｍ’ｆ
たａ引き込与り絶でめる・その周阪叔引き込み勧四は、
入力信号の最小反転区間の長さで大ｌる。ＩＩＦＭ伽Ｖ
の場合μ６クロツクでるるので、第°５図のようにｙ
ａ ＯＬｂ）のフリーランｍ獣似に対し、入力信号のと
ットレートが ｉ！１−＝ １６．７ （匍 以上ずれると止しｖｈｉｋｌｌ＃電圧を発生しなくなり
、引き込めなくなる。第５図の例の１１１１台は、人力
信号に２リーラン胸ＩＮ似に対して１６．７チ低いが、
ろ７ｔかもロックした時のような位相比軟出力が出る。
分を含１なくともＰｆｒ硼のクロックが完全に位相同期
した形で得られる。しかも、本来のＰＬｆｆ、、の＃ｆ
倣でろる周赦数忠随性は失われない、従って、入力４ｈ
８ＬＯビツトレートが変化しても容易ｔＣ鳩１１ｍ’ｆ
たａ引き込与り絶でめる・その周阪叔引き込み勧四は、
入力信号の最小反転区間の長さで大ｌる。ＩＩＦＭ伽Ｖ
の場合μ６クロツクでるるので、第°５図のようにｙ
ａ ＯＬｂ）のフリーランｍ獣似に対し、入力信号のと
ットレートが ｉ！１−＝ １６．７ （匍 以上ずれると止しｖｈｉｋｌｌ＃電圧を発生しなくなり
、引き込めなくなる。第５図の例の１１１１台は、人力
信号に２リーラン胸ＩＮ似に対して１６．７チ低いが、
ろ７ｔかもロックした時のような位相比軟出力が出る。
第６図ＶＣおいてに、位相比軟會よ入力１８号にエツジ
のめるｍ−だけ行い、位相比較を行わない期−に位相比
軟−出力が高インピーダンス状６ｒこなり、釧ｉ！１１
１１ｔ圧に影響を与えないことが１賛である。従来、位
相比較を行わない期間に位相比軟出力を停止する手段と
して８６図に示す如く、位相比較器−とチャージポンプ
（至）の間にゲート回路■■を挿入した構成のものはめ
ったが、！３図でに位相比較器、ゲート回路、チャージ
ポンプをただ１つのスイッチにより！ｊＩ！現してｉる
ので、その回＠檎戚ば樵めて藺隼でめる。このようなス
イッチ素子として区、を廊なｔので會よアナログスイッ
チか、ａｍなｔのでμトライステートゲートが使用で薯
る。勿鍮、ディスクリート部品で◆１１ＸＩＪなスイッ
チ回路を組むことも、句゛牝である。
のめるｍ−だけ行い、位相比較を行わない期−に位相比
軟−出力が高インピーダンス状６ｒこなり、釧ｉ！１１
１１ｔ圧に影響を与えないことが１賛である。従来、位
相比較を行わない期間に位相比軟出力を停止する手段と
して８６図に示す如く、位相比較器−とチャージポンプ
（至）の間にゲート回路■■を挿入した構成のものはめ
ったが、！３図でに位相比較器、ゲート回路、チャージ
ポンプをただ１つのスイッチにより！ｊＩ！現してｉる
ので、その回＠檎戚ば樵めて藺隼でめる。このようなス
イッチ素子として区、を廊なｔので會よアナログスイッ
チか、ａｍなｔのでμトライステートゲートが使用で薯
る。勿鍮、ディスクリート部品で◆１１ＸＩＪなスイッ
チ回路を組むことも、句゛牝である。
上記爽へ例において、エツジ検・出＆ｉ （１）は人力
信号の立ち上がり、立ち下がりｏ両エツジを検出したが
、これは何れか−１のエツジ″ｆ：検出することによっ
ても一嫌のＰＬＩ＋回路を構成できる・但し、その場合
ｖｃａ位４目比歌感夏μ半分になる。何れの場合もこの
エツジ検出話中にコンデンナと抵抗による叔分回路、に
より容易に央現できる。又、ゲートパルス発生ｌｉｔ
Ｃ２）としてはモノステーグルマルチパイプレーク回路
を使用できるが、−成簡略化のためにはエツジ検出４（
１）の出力ＸＤＧをそのまま便用することもできる。
信号の立ち上がり、立ち下がりｏ両エツジを検出したが
、これは何れか−１のエツジ″ｆ：検出することによっ
ても一嫌のＰＬＩ＋回路を構成できる・但し、その場合
ｖｃａ位４目比歌感夏μ半分になる。何れの場合もこの
エツジ検出話中にコンデンナと抵抗による叔分回路、に
より容易に央現できる。又、ゲートパルス発生ｌｉｔ
Ｃ２）としてはモノステーグルマルチパイプレーク回路
を使用できるが、−成簡略化のためにはエツジ検出４（
１）の出力ＸＤＧをそのまま便用することもできる。
又、上１ｉｃ５蓑施例では、ゲートパルス発生器ている
期間のみスイッチ回路（３）を閉じたが、逆に開くよう
にしても第８図に示すように制−電圧を得ることができ
る。然るに、エツジのない部分での位相比較話出力にＩ
ＨＩＯ区間と１Ｌ１の１崗が等しく互いにキャンセルす
る。こり吻合でもゲートパルス１ｊｔｈ区２かｃ／）１
クロツクＯ奇畝搬０ときが最通でめ４）＠ 更に、上記蓑流側では、クロックＯＩのデユーティ比に
５０９６である必要がめったが、そうでないパルスの出
た時にのみ閉じる杉のものを相いれば引き込み軸回に減
少するが正しい制真電圧を〜ることが可能でめる。第９
図にその例を示す。
期間のみスイッチ回路（３）を閉じたが、逆に開くよう
にしても第８図に示すように制−電圧を得ることができ
る。然るに、エツジのない部分での位相比較話出力にＩ
ＨＩＯ区間と１Ｌ１の１崗が等しく互いにキャンセルす
る。こり吻合でもゲートパルス１ｊｔｈ区２かｃ／）１
クロツクＯ奇畝搬０ときが最通でめ４）＠ 更に、上記蓑流側では、クロックＯＩのデユーティ比に
５０９６である必要がめったが、そうでないパルスの出
た時にのみ閉じる杉のものを相いれば引き込み軸回に減
少するが正しい制真電圧を〜ることが可能でめる。第９
図にその例を示す。
上１１ｉ：！東抛例では、７００（句の出方を厘振ｒｃ
位柑比較器（３）に加えたが、ｙ分の１に分局して加え
ても良い。但し、その場合にｖｃｏ（５）の発振絢淑叙
框Ｎ倍にしておく６娶７％ある。
位柑比較器（３）に加えたが、ｙ分の１に分局して加え
ても良い。但し、その場合にｖｃｏ（５）の発振絢淑叙
框Ｎ倍にしておく６娶７％ある。
以上説明のように本発明のＰＬＬ回路によれば、非常に
簡単な回路９ｅ、でクロックＡＩ妓似成分を会まない］
ＩｉｌＦＭ信ｆ等から容易にり四ツクを抽出することが
でき、又、ＫＰＭ信−８−のピットレートが変化して％
１等易に追随することが句能でめり、その幻米たるヤ杷
大なものかめる。
簡単な回路９ｅ、でクロックＡＩ妓似成分を会まない］
ＩｉｌＦＭ信ｆ等から容易にり四ツクを抽出することが
でき、又、ＫＰＭ信−８−のピットレートが変化して％
１等易に追随することが句能でめり、その幻米たるヤ杷
大なものかめる。
１Ｉ８１１ＷはＫＰＭ信号の絞明叡杉区、縞２凶μ従米
のクロック抽出回路の１０ツクー成凶、島６−に本発Ｉ
ｕ４ＯＦＬＬ（ロ）路、の−冥流側の１０ツク構成図、
第４１８１と第５図と悪８図および第９図は第６１の動
作＆明欣形囚、第６−は従来０泣相比較回路の撫ｌｉｔ
図、第７−は第６図の一作説明奴形図でるる。 Ｃ１）−エツジ検出器、Ｃ２）−ゲートパルス発生器、
（３）−スイッチ回路、（４）−ローパスフィルタ、ｔ
ｏ）−電圧Ｉ！１１１帆発４ｋＲ器 代理人 森 本 龜 弘 第１図 第２図 第６図 ＋Ｖ 第７図 。第Ｓ図 第９図 ／ＰＤ
のクロック抽出回路の１０ツクー成凶、島６−に本発Ｉ
ｕ４ＯＦＬＬ（ロ）路、の−冥流側の１０ツク構成図、
第４１８１と第５図と悪８図および第９図は第６１の動
作＆明欣形囚、第６−は従来０泣相比較回路の撫ｌｉｔ
図、第７−は第６図の一作説明奴形図でるる。 Ｃ１）−エツジ検出器、Ｃ２）−ゲートパルス発生器、
（３）−スイッチ回路、（４）−ローパスフィルタ、ｔ
ｏ）−電圧Ｉ！１１１帆発４ｋＲ器 代理人 森 本 龜 弘 第１図 第２図 第６図 ＋Ｖ 第７図 。第Ｓ図 第９図 ／ＰＤ
Claims (1)
- 【特許請求の範囲】 Ｌ 人力ｍＪＩｊ−の立ち上り筐たＵ立ち下りエツジを
検出するエツジ検出器と、このエツジ侠出器の出力ｒｔ
ｃよ、ｐ−疋ｍｏゲートパルスを発生するゲートパル、
ス発生鰺と、前記ゲートパルスにより電圧ｋｌｉ１１！
１発做−の出力％Ｌ（ｒ［その分周出力を−＃＆通過さ
せるスイッチＩＪ！Ｉ船と、このスイッチ回路の出力を
積分するローパスフィルタとを設ケ、このローパスフイ
ル−タの出力電圧により罰配％ＩＬ士制御発振−の発振
胸鼓叙を制＾するよう構成した７エーズ・ロックド・ル
ー１回路。 ２、 エツジ検出器を、人力９Ｍ号の立ちよりと立ち下
りの同エツジを検出するよう絢成し′ｆｔ特奸ａＩＩＩ
求のｉ１１！１処１梶把躯のフェーズ・ロックド・ル−
７′回−夕・ 亀 スイッチ１ｍ＊′ｔ、）ライステートゲートで構成
した輪ｆｆ鮪ボの帷一部１機１躯のフェース・ロックド
・ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194299A JPS5895448A (ja) | 1981-12-02 | 1981-12-02 | フェ−ズ・ロックド・ル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194299A JPS5895448A (ja) | 1981-12-02 | 1981-12-02 | フェ−ズ・ロックド・ル−プ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895448A true JPS5895448A (ja) | 1983-06-07 |
Family
ID=16322282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194299A Pending JPS5895448A (ja) | 1981-12-02 | 1981-12-02 | フェ−ズ・ロックド・ル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895448A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180239A (ja) * | 1984-02-27 | 1985-09-14 | Aiwa Co Ltd | 同期クロツク抽出装置 |
| WO1991003879A1 (de) * | 1989-08-30 | 1991-03-21 | Deutsche Thomson-Brandt Gmbh | Schaltung zur erkennung eines nutzsignals in einem binären signal |
| US5410557A (en) * | 1989-08-30 | 1995-04-25 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for recognizing valid components in a digital signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929762A (ja) * | 1972-07-17 | 1974-03-16 |
-
1981
- 1981-12-02 JP JP56194299A patent/JPS5895448A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929762A (ja) * | 1972-07-17 | 1974-03-16 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180239A (ja) * | 1984-02-27 | 1985-09-14 | Aiwa Co Ltd | 同期クロツク抽出装置 |
| WO1991003879A1 (de) * | 1989-08-30 | 1991-03-21 | Deutsche Thomson-Brandt Gmbh | Schaltung zur erkennung eines nutzsignals in einem binären signal |
| US5410557A (en) * | 1989-08-30 | 1995-04-25 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for recognizing valid components in a digital signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5935222B2 (ja) | タイミング回路 | |
| US5121070A (en) | Phase demodulator for psk-modulated signals | |
| CA1104663A (en) | Digital frequency-lock circuit | |
| JPS5895448A (ja) | フェ−ズ・ロックド・ル−プ回路 | |
| US4689577A (en) | Circuit for synchronizing an oscillator to a pulse train | |
| US3792361A (en) | High speed data separator | |
| NO137134B (no) | Kodeanordning for omforming av et analogt signal til digital kode. | |
| JPS58209232A (ja) | 発振回路 | |
| JP2841935B2 (ja) | 位相復調器 | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JPS5912215B2 (ja) | 位相固定閉回路 | |
| JP2671012B2 (ja) | タイミング抽出回路 | |
| JPS62230212A (ja) | クロツク再生回路 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| SU403008A1 (ru) | Устройство импульсно-фазовой автоподстройки | |
| SU687404A1 (ru) | Аналого-цифровой преобразователь реактивной мощности | |
| JP2765417B2 (ja) | クロック抽出回路 | |
| Margaris et al. | A phase-locked regulator system study of a separately excited dc motor with triangular phase comparator | |
| JPS5824518Y2 (ja) | 波形整形器 | |
| JP3144735B2 (ja) | 同期信号発生器 | |
| SU836812A1 (ru) | Устройство тактовой синхронизации | |
| SU911550A1 (ru) | Дифференцирующе-сглаживающее устройство | |
| SU1149425A2 (ru) | Устройство дл фазовой синхронизации | |
| JPS5911058A (ja) | 同期検波回路 |