JPS5896259A - 半導体集積回路の電源電流等の測定方法 - Google Patents
半導体集積回路の電源電流等の測定方法Info
- Publication number
- JPS5896259A JPS5896259A JP56198258A JP19825881A JPS5896259A JP S5896259 A JPS5896259 A JP S5896259A JP 56198258 A JP56198258 A JP 56198258A JP 19825881 A JP19825881 A JP 19825881A JP S5896259 A JPS5896259 A JP S5896259A
- Authority
- JP
- Japan
- Prior art keywords
- current
- integrated circuit
- semiconductor integrated
- measurement
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体集積回路の電源電流等の測定方法に
関するものである。
関するものである。
従来、半導体集積回路の電源電流本しくは電源リーク電
流の測定の方法は第１図に示す方法で行なっていた。同
図において、（１）は半導体集積回路、（２）は電源端
子、（３）は接地端子、（４）は入力端子、（６）は電
源電流もしくは電源リーク電流測定用の電流針、（６）
は電源、（７）は入力信号を発生させるパルス発生器で
ある。
流の測定の方法は第１図に示す方法で行なっていた。同
図において、（１）は半導体集積回路、（２）は電源端
子、（３）は接地端子、（４）は入力端子、（６）は電
源電流もしくは電源リーク電流測定用の電流針、（６）
は電源、（７）は入力信号を発生させるパルス発生器で
ある。
つぎに、測定方法について説明する。
集積度の大きい集積回路（１）においては電源電流もし
くは電源リーク電流の測定を行なう場合、ある１つの状
態のみの測定では回路の一部しか評価できず、このため
入力端子（４）よ〕入入力量を印加して内部状態を設定
して、何ｒｊｊｉも測定を行なわなければならない、す
なわち、所望の内部状態を設定するために、パルス発生
器（７）を使用し、入力端子（４）よυ入力信号を入力
する。その後パルス発生器（γ）の動作を停止させて、
電流針（６）Ｋよシミ源電流１しくは電源リーク電流を
測定する。続いて。
くは電源リーク電流の測定を行なう場合、ある１つの状
態のみの測定では回路の一部しか評価できず、このため
入力端子（４）よ〕入入力量を印加して内部状態を設定
して、何ｒｊｊｉも測定を行なわなければならない、す
なわち、所望の内部状態を設定するために、パルス発生
器（７）を使用し、入力端子（４）よυ入力信号を入力
する。その後パルス発生器（γ）の動作を停止させて、
電流針（６）Ｋよシミ源電流１しくは電源リーク電流を
測定する。続いて。
集積回路（１）を始めの状態とは異なる状態に設定する
ため、入力信号を変えて印加し、上記と同様の方法で測
定する。このようなことを繰）返して集積９回路（１）
の全ての状態において測定することによル、該集積回路
（１）の評価を行なっている。
ため、入力信号を変えて印加し、上記と同様の方法で測
定する。このようなことを繰）返して集積９回路（１）
の全ての状態において測定することによル、該集積回路
（１）の評価を行なっている。
しかるに、上記従来の測定方法では、１ｒｊ！ｉの灘定
につ龜、入力信号を印加する時間や入力信号の印加を停
止してから電流計（６）が安定するまでの時間、さらに
電流を測定する時間等を要するから、集積度の大きい半
導体集積回路（１）の場合には、莫大な時間がかかつて
しまうという欠点があった。
につ龜、入力信号を印加する時間や入力信号の印加を停
止してから電流計（６）が安定するまでの時間、さらに
電流を測定する時間等を要するから、集積度の大きい半
導体集積回路（１）の場合には、莫大な時間がかかつて
しまうという欠点があった。
この発明は、半導体集積回路に判定手段を内蔵させるこ
とによシ、電流値等の測定時間の短縮化を図ることがで
色る半導体集積回路の電源電流等の測定方法を提供する
ことを目的としている。
とによシ、電流値等の測定時間の短縮化を図ることがで
色る半導体集積回路の電源電流等の測定方法を提供する
ことを目的としている。
以下、この発明の一実施例を図面にしたがって説明する
。
。
第２図はこの発明に係る半導体集積回路の電源電流等の
測定方法を説明するためのもので、第１図と同一部所に
は同一符号を付して説明を省略する。同図において、（
８）は下達する比較回路の一方の入力端子に基準電圧を
与える端子、（９）は電流測定のタイミングを与えるス
トローブ端子、（至）はリセット端子、（ロ）は判定結
果を出力する出力端子、（ロ）は基準電圧を与える電源
、（至）は電流を電圧に変換する外部抵抗器、（２）は
電流側定時以外は短絡されているリレー等の接点、（ロ
）は回路（１）自体に内蔵されて後述するラッチ回路と
で判定手段（ロ）を構成する比較回路、に）は同じく内
蔵されているナンＶゲーＦであ〕、ラッチ回路（ロ）を
構成している。接点（ロ）は測定スピードを上げるため
にスイッチングトランジスタなどを用いて無接点式にす
ることもできる。
測定方法を説明するためのもので、第１図と同一部所に
は同一符号を付して説明を省略する。同図において、（
８）は下達する比較回路の一方の入力端子に基準電圧を
与える端子、（９）は電流測定のタイミングを与えるス
トローブ端子、（至）はリセット端子、（ロ）は判定結
果を出力する出力端子、（ロ）は基準電圧を与える電源
、（至）は電流を電圧に変換する外部抵抗器、（２）は
電流側定時以外は短絡されているリレー等の接点、（ロ
）は回路（１）自体に内蔵されて後述するラッチ回路と
で判定手段（ロ）を構成する比較回路、に）は同じく内
蔵されているナンＶゲーＦであ〕、ラッチ回路（ロ）を
構成している。接点（ロ）は測定スピードを上げるため
にスイッチングトランジスタなどを用いて無接点式にす
ることもできる。
つぎに、動作について説明する。
測定は従来の方法と同様に内部の状態を決めるために入
力端子（４）よ〕入入力量を印加した後、接点に）を間
色、外部抵抗器（ロ）によ〕電電圧下した電圧を、比較
回路（２）によ）基準電圧Ｑｌ（電流の規格に相当する
）と比較させる。その結果をラッチ回路αηにラッチし
、全ての測定が終了した時点で。
力端子（４）よ〕入入力量を印加した後、接点に）を間
色、外部抵抗器（ロ）によ〕電電圧下した電圧を、比較
回路（２）によ）基準電圧Ｑｌ（電流の規格に相当する
）と比較させる。その結果をラッチ回路αηにラッチし
、全ての測定が終了した時点で。
ラッチ出力（ロ）を判別することによ）、電源電流龜し
くは電源リータ電流が規格内であるか否かが判る。
くは電源リータ電流が規格内であるか否かが判る。
この方法によれば、従来の電流計の値を読みとる時間が
、大幅に短縮で籾る。ｔた７アンタシ冒ンテストを行な
う時に同時に電流測定ができるので、電流測定用の入力
信号をそのために入力させることなく測定でき、この点
でも、大幅な時間短縮ができる。
、大幅に短縮で籾る。ｔた７アンタシ冒ンテストを行な
う時に同時に電流測定ができるので、電流測定用の入力
信号をそのために入力させることなく測定でき、この点
でも、大幅な時間短縮ができる。
なお、外部抵抗器（ロ）も半導体集積回路（１）に内蔵
させてもよく、また判定手段（至）はラッチ回路αηを
なくして比較回路に）のみで構成して測定の毎に比較回
路（２）からの出力を判別するようにして亀よい。
させてもよく、また判定手段（至）はラッチ回路αηを
なくして比較回路に）のみで構成して測定の毎に比較回
路（２）からの出力を判別するようにして亀よい。
以上のように、この発明によれば、半導体集積回路自体
にチップ面積の増大を来たさない判定手段を内蔵させる
ととによシ、集積度の大白い集積回路であっても電源電
流等の測定を迅速に行なえる効果がある。
にチップ面積の増大を来たさない判定手段を内蔵させる
ととによシ、集積度の大白い集積回路であっても電源電
流等の測定を迅速に行なえる効果がある。
第１図は従来の半導体集積回路の電源電流等の測定方法
の説明図、第２図はこの発明に係る半導体集積回路の電
源電流等の測定方法の説明図である。 （１）−半導体集積回路、（２）−・・電源端子、（３
）・・・接地端子、（４）−・入力端子、（７）−・パ
ルス発生器、（８）・・・基準電圧印加端子、（至）・
・・外部抵抗器、（ロ）−比較回路、（ロ）・・・ラッ
チ回路、（ホ）・・・判定手段。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人 葛舒信−（外１名）
の説明図、第２図はこの発明に係る半導体集積回路の電
源電流等の測定方法の説明図である。 （１）−半導体集積回路、（２）−・・電源端子、（３
）・・・接地端子、（４）−・入力端子、（７）−・パ
ルス発生器、（８）・・・基準電圧印加端子、（至）・
・・外部抵抗器、（ロ）−比較回路、（ロ）・・・ラッ
チ回路、（ホ）・・・判定手段。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人 葛舒信−（外１名）
Claims (1)
- （１）基準電圧が印加される判定手段と半導体集積回路
の電源端子もしくは接地端子に接続される外部抵抗器の
うち、少なくとも上記判定手段を上記半導体集積回路に
内蔵させ、半導体集積回路の入力端子に入力信号を印加
したのちの上記外部抵抗器の電圧降下分を上記判定手段
にょシ基準電圧と比較し、この判定手段からの出力から
電流値が規格内であるか否かを判別することを特徴とす
る半導体集積回路の電源電流等の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198258A JPS5896259A (ja) | 1981-12-04 | 1981-12-04 | 半導体集積回路の電源電流等の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198258A JPS5896259A (ja) | 1981-12-04 | 1981-12-04 | 半導体集積回路の電源電流等の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896259A true JPS5896259A (ja) | 1983-06-08 |
Family
ID=16388131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198258A Pending JPS5896259A (ja) | 1981-12-04 | 1981-12-04 | 半導体集積回路の電源電流等の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0757254A3 (de) * | 1995-08-04 | 1998-01-07 | Siemens Aktiengesellschaft | Integrierte Schaltung |
-
1981
- 1981-12-04 JP JP56198258A patent/JPS5896259A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0757254A3 (de) * | 1995-08-04 | 1998-01-07 | Siemens Aktiengesellschaft | Integrierte Schaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878209A (en) | Macro performance test | |
| KR100478764B1 (ko) | 외부테스트신호를사용하여온-칩신호를측정하는온-칩테스트회로 | |
| US3621387A (en) | Computer-controlled tester for integrated circuit devices | |
| KR970016620A (ko) | 선택된 페일러에 대해 페일러 정보를 포착하는 집적 회로의 테스트하기 위한 방법 및 내장 자가 테스트 장치 | |
| US5592077A (en) | Circuits, systems and methods for testing ASIC and RAM memory devices | |
| JPH0954140A (ja) | 半導体集積回路のテスト方法および装置 | |
| KR20050057517A (ko) | 회로의 정지 전류를 테스팅하는 테스트 장치 및 디바이스테스트 방법과 집적 회로 | |
| US4004222A (en) | Test system for semiconductor memory cell | |
| GB1515245A (en) | Testing integrated circuits | |
| US6327218B1 (en) | Integrated circuit time delay measurement apparatus | |
| Liu et al. | Dynamic power supply current testing of CMOS SRAMs | |
| JPH04274100A (ja) | テスト回路内蔵のメモリーｌｓｉ | |
| US6737671B2 (en) | Current measurement circuit and method for voltage regulated semiconductor integrated circuit devices | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| Caignet et al. | On the measurement of crosstalk in integrated circuits | |
| JP3953663B2 (ja) | 集積回路素子 | |
| US5990699A (en) | Method for detecting opens through time variant current measurement | |
| US5844916A (en) | Built in access time comparator | |
| GB1257265A (ja) | ||
| JPS6011509Y2 (ja) | タイマカウンタ等の起動・停止・リセツト回路 | |
| SU1739325A1 (ru) | Способ контрол КМОП интегральных схем статических ОЗУ и устройство дл его осуществлени | |
| JPS55164948A (en) | Test system for logic circuit package | |
| JPS5684570A (en) | Testing device for ic | |
| JPS62137575A (ja) | 論理回路試験機 | |
| JPS59143974A (ja) | 閾値電圧測定用テスト回路 |