JPS5896422A

JPS5896422A - スイツチ回路

Info

Publication number: JPS5896422A
Application number: JP19543181A
Authority: JP
Inventors: Satoshi Yamane; 山根　聰
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1981-12-03
Filing date: 1981-12-03
Publication date: 1983-06-08
Anticipated expiration: 2009-02-16
Also published as: JPH0612871B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、信号の伝送を制御するスイッチ回路に関す
る。

たとえば、集積回路等において、＠１図に示すように、
信号伝送路ｌの入力端子１−１から出力端子１−２への
信号の伝送を制御する方式として、従来、伝送路１にバ
イポーラトランジスタ２を接続するようにした回路が用
いられている。

第１図の回路において、入力端子１−１に信号を加えて
、トランジスタ２をオフ状態とすると、信号は入力端子
１−１から出力端子１−２へ伝送され、トランジスタ２
をオン状態にすると、信号は出力端子１−２には伝送さ
れない。しかるに。

上述の従来のスイッチ回路のトランジスタを集積回路で
構成したとき、コレクタと基板との間の寄生ダイオード
によって、たとえば、負極性の信号を出力端子へ伝送で
きないという欠点があった。

即チ、スイッチ回路としてのトランジスタを、第２図に
示すような集積回路で構成した場合について説明する。

第２図において、３はＰ形基板、４はＮ層にてなるＮ影
領域、５はＰ＋層にて成るベース、６は＋Ｎ　層にてなるエミッタ、７はＮ十層にてなるコレクタ
である。

上記の回路において、Ｐ形の基板３とＮ十層にてなるコ
レクタ７との間に寄生ダイオード８が形成され、かつ、
基板３は接地されるので、入力端子１−１に負電圧が印
加されるとトランジスタ２がオフ状態であっても寄生ダ
イオード８を通して信号が基板側へ流れて出力端子１−
２には所望の信号が得られない。

この発明は、上述の欠点を解消するためになされたもの
で、伝送路Ｉこおける信号の伝送をスイッチスる伝送制
御用のスイッチングトランジスタの他に、スイッチング
用の）ランジスタを組み合わせて、上記伝送制御用のト
ランジスタに形成された寄生ダイオードによる影響を受
けないようにして、伝送しようとする信号が正・負に変
化するものであっても、該信号の伝送を正確に制御でき
るスイッチ回路を提供することを目的とする。

以下に、この発明の一実施例を、第３図ととも１こ説明
する。

な°お、第３図において、第１図１こおけるスイッチ回
路の構成部分と等価な部分には同一符号を付して説明す
る。

第３図において、ＮＰＮ形のトランジスタを用いた第１
Ｉ第２および第４のトランジスタ２．１１゜および１３
と、ＰＮＰ形のトランジスタを用いた第３のトランジス
タ１２とは、第２図に示すトランジスタと同様の公知の
方法で、シリコンのＰ形基板（図示しない）上に、集積
して形成したものである。

第１のトランジスタ２のエミッタは接地され、そのコレ
クタは第２のトランジスタ１１のコレクタに接続される
とともに、第２のトランジスタ１１のエミッタは、入力
端子１−１と出力端子１−２と番こ接続された伝送路１
に接続される。また、第２トランジスタ１１のエミッタ
ーベースには、第１抵抗１５が接続されるとともに、該
ベースは第２抵抗１６を介して第３のトランジスタ１２
のコレクタに接続されている。

第３のトランジスタ１２のエミッタは、正の所定の直流
電圧の電源１７と接続されている。また。

第３のトランジスタ１２のベースは、第３抵抗１８を介
して第４のトランジスタ１３のコレクタに接続されると
ともに、第４のトランジスタ１３はエミッタ接地されて
いる。

さらに、第１のトランジスタ２のベースに第４抵抗１９
が接続されるとともに、第４のＦランジメタ１３のベー
スに第５抵抗２０が接続され、両抵抗１９と２０の他端
は、共通接続された制御端子２１を介して、当該スイッ
チ回路の制御用の図示しない制御信号発生回路に接続さ
れている。この制御信号発生回路は、上記伝送路１の入
力端子１−１に印加された信号の出力端子１−２への伝
送を阻止するときには、正の所定電圧、たとえば。

０．８ｖ以上のハイレベル信号′″Ｈ＃を上記制御端子
２１に印加し、一方、上記入力端子１−１に印加された
信号を出力端子１−２に伝送するときには、たとえば、
０．３　Ｖ以下のローレベル信号１Ｌ＃を、上記制御端
子２１に印加するよ・うになっている。

なお、第１乃至＠５抵抗１５．１６，１８，１９゜２０
は、ともに、上述した第１乃至第４のトランジスタが集
積回路として形成されているＰ形基板（図示しない）上
に、公知の方法で形成されたＮ影領域に、Ｐ形の不純物
を拡散して形成されている。そして、これ等の抵抗１５
，１６．１８．１９゜２０のうち、少なくとも、第１乃
至第３抵抗、１５゜１６．１８は、第２図に示す一分離
層１０と同様の分離層（図示しない）により包囲するよ
うにする。このようにして、各抵抗１５，１６．１８に
、寄生のＰＮ接合部が形成されないようにすることか好
ましい。

また、第１乃至第４のトランジスタ２゜１１゜１２゜１
３と、第１乃至第５抵抗１５゜１６．１８゜１９．２０
と伝送路１間の電気接続用の線路、および、該伝送路１
は、第３図に示す電極９と同様に、ＡＩ！専の金属を、
公知の蒸着法で蒸着して形成した接続線により、互いに
、上述したように、電気的に接続されている。

つぎに、上述のこの発明に係るスイッチ回路の動作を説
明する。

電源１７からは、少なくとも１ｖ以上の正の直流電圧が
出力され、かつ、制御端子２１は、当該スイッチ回路の
制御用の図示しない制御信号発生回路に接続されている
。

伝送路１の入力端子１−１に、たとえば、正の３ｖの伝
送しようとする信号Ｓが印加され、がっ、制御端子２１
に伝送指令用のローレベル信号″″Ｌ＃か印加されると
、第１のトランジスタ２のベースはローレベルとなり、
該トランジスタ２はオフとされる。また、第４のトラン
ジスタ１３のベースもローレベルとなり、該トランジス
タ１３もオフとされる。

上記入力端子１−１に印加された正の伝送信号Ｓは、第
１抵抗１５を介して第２のトランジスタ１１のベースに
印加される。この正電圧信号は、へニスコレクタ間の順
方向のＰＮ接合部を介して・第１のトランジスタ２のコ
レクタに印加されるが、このトランジスタ２において、
コレクターペース間は逆方向であるので、該トランジス
タ２のコレクターエミッタ間の耐圧以下であれば、この
トランジスタ２はオフ状態に維持される。

一方、上述の第２のトランジスタ１１のベースに印加さ
れた電圧は、第２抵抗１６を介して、第３のトランジス
タ１２のコレクタに印加される。

さらに１、この正電圧は、該トランジスタ１２のコしフ
タ−ベース間の順方向のＰＮ接合部、および第３抵抗１
８を介して、第４のトランジスタ１３ノコレクタに印加
される。この状態で、トランジスタ１３のコレクターエ
ミッタ間の耐圧以下であれば、このトランジスタ１３は
オフ状態に維持される。

上述のように、各トランジスタ２゜１１．１２゜１３は
オフであるので、伝送路１の入力端子１−１に印加され
た正信号Ｓは、接地側へ流れることなく、正しく、出力
端子１−２に伝送される。

なお、制御端子２１に、ハイレベル信号ゞＨ＃が印加さ
れた場合には、第１および第４のトランジスタ２および
１３は、ともに、オンとされる。よって、第１のトラン
ジスタ２のコレクタに印加された正信号Ｓは、そのエミ
ッタを通して接地点に流れ、したがって、上記信号Ｓｉ
ｔ、接続点Ｏ５第２のトランジスタ１１のエミッタとコ
レクタ、および第１のトランジスタ２のコレクタとエミ
ッタを介して接地点に流出し、この信号Ｓの出力端子１
−２への伝送が確実に阻止される。

つぎに、伝送路１の入力端子１−１に、たとえば負の一
３ｖの信号Ｓが印加され、かつ、制御端子２１にロー・
ベル信号″Ｌ＃が印加されると、上述したと同様にして
、第１および第４のトランジスタ２および１３が、とも
に、オフとされる。

よって、上記入力端子１−１に印加された負信号Ｓは、
第１抵抗１５を介して第２のトランジスタ１１のベース
に印加されるが、この負信号に対しては、トランジスタ
１１のベース−コレクタ間は逆方向であり、該トランジ
スタ１１のコレクターエミッタ間は遮断状態とされる。

一方、上述の第２のトランジスタ１１に印加された負信
号は、第２抵抗１６を介して、第３のトランジスタ１２
のコレクタに印加されるが、この負信号に対して、この
トランジスタ１２のコレクターベース間は逆方向であり
、該トランジスタ１２は遮断状態とされる。よって、第
３図において、破線で示すように、第１および第４のト
ランジスタ２および１３のコレクタと、接地されたエミ
ッタとの間に、たとえ、寄生ダイオード８．８が形成さ
れていても、上記伝送路１の入力端子１−１に印加され
た負信号は、上述の第２および第３のトランジスタ１１
および１２の遮断動作により、何ら影響を受けることな
（、出力端子１−２に、正しく伝送される。

なお、制御端子２１に、伝送阻止指令用のハイレベル信
号″″Ｈ＃が印加された場合には、第１および第４のト
ランジスタ２および１３は、ともに、オンとされる。よ
って、伝送路１の入力端子１−１から第１抵抗１５を介
して第２のトランジスタ１１のベースに印加された負信
号は、該トランジスタ１１のベースからエミッタに向け
て流れ、該）ランジスタ１１はオンとされる。したがっ
て、接地点から、第１のトランジスタ２のエミッタとコ
レクタ、第２のトランジスタ１１のコレクタとエミッタ
を介して電流が流れ、即ち、該トランジスタ１１のエミ
ッタと伝送路１との接続４点Ｏの電位は、はソ零とされ
、入力端子１−１に印加された負信号Ｓの出力端子１−
２への伝送が確実に駆出される。

なお、上述したこの発明に係るスイッチ回路において、
第４図に示すように、第１、第２および第４のトランジ
スタ２．１１、および１３を、ＮＰＮ形と逆極性のＰＮ
Ｐ形のスイッチングトランジスタを用いるとともに、第
３のトランジスタを、ＰＮＰ形と逆極性のＮＰＮ形のス
イッチングトランジスタを用いるようにしてもよい。こ
の場合も、伝送路１の入力端子１−１に、正の伝送信号
が印加され、かつ、制御端子２１に伝送指令用のローレ
ベル信号′″Ｌ＃が印加された際に、第１および第（第
３図に示すものと逆方向接続されたもの）により、不要
に、第２および第３のトランジスタ１１および１２がオ
ンとされ、上記伝送信号が、不要に、・第２および第１
のトランジスタ１１および２を介して、接地点に流出す
ることを、確実に防止することができる。

また、第３図および＄４図ζこ示す各実施例のスイッチ
回路において、第２のトランジスタ１１のエミッタを伝
送路１の入力端子１−１と接続するとともに、第１のト
ランジスタ２のエミッタを開放状頓にして、該エミッタ
を、伝送路１の出力端子１−２とするようにしてもよい
。このように、した場合も、上述したと同様、寄生ダイ
オード８による信号伝送の誤動作を確実に防止すること
ができる。

以上に説明したことから明らかなように、この発明によ
れば、２つの同じ導電型のトランジスタを直列接続して
、両トランジスタをオン或いはオフとすることにより信
号の伝送を制御するようにしたものであるから、一方の
トランジスタに寄生ダイオードがあり、かつ、伝送すべ
き信号か正・負に変化するものであっても、寄生ダイオ
ードにより伝送信号が接地側に流れることなく、正確に
信号の伝送を詔こなうことができる６

【図面の簡単な説明】

第１図は、従来の信号伝送制御用のスイッチ回路図、第
２図は、第２図のスイッチ回路のＮＰＮ形トランジスタ
の構造を説明するための図、第３図は、この発明の一実
施例を示すスイッチ回路図、第４図は、この発明の他の
実施例を示すスイッチ回路図である。１・・・・・・信号の伝送路、　１−１・・・・・・入
力端子、１−２・・・・・・出力端子、　２・・・・・
・信号伝送制御用の第１のトランジスタ、　８．８・・
・・・・寄生ダイオード、　　１１・・・・・・第２の
トランジスタ、　　１２・・・・・・第３のトランジス
タ、　１３・・・・・・第４のトランジスタ、　１５・
・・・・・第１抵抗、　１６・・・・・・第２抵抗、１
７・・・・・・電源、　１８・・・・・・第３抵抗、　
１９・・・・・・第４抵抗、　２０・・・・・・第５抵
抗、　２１・・・・・・制御端子、　Ｓ・・・・・・正
の伝送信号、　Ｓ′・・・・・・負の伝送信号、　０・
・・・・・接続点。特許出願人　株式会社リコー第１因第２図

Claims

【特許請求の範囲】

（１）　　同Ｌ４電形の２つのトランジスタのコレクタ
を共通に接続するとともに、一方のトランジスタのエミ
ッタを、伝送すべき信号の人。出力端子に接続し、かつ
他方のトランジスタのエミッタを接地し、両トランジス
タをオフとしたとき、出力端子から信号を取り出し、オ
ンとしたとき信号の伝送を阻止することを特徴とするス
イッチ回路。（２１同Ｌ［電形の２つのトランジスタのコレクタを共
通に接続するとともに、一方のトランジスタのエミッタ
を、伝送すべき信号の入力端子に接続するとともに、他
方のトランジスタのエミッタを出力端子に接続して、両
トランジスタをオンとしたとき出力端子から信号を取り
出し、オフとしたとき信号の伝送を阻止することを特徴
とするスイッチ回路０