JPS5896761A - イオン注入抵抗およびその製造方法 - Google Patents
イオン注入抵抗およびその製造方法Info
- Publication number
- JPS5896761A JPS5896761A JP56195213A JP19521381A JPS5896761A JP S5896761 A JPS5896761 A JP S5896761A JP 56195213 A JP56195213 A JP 56195213A JP 19521381 A JP19521381 A JP 19521381A JP S5896761 A JPS5896761 A JP S5896761A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- resistor
- ion implantation
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/43—Resistors having PN junctions
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路等に用いられるイオン注入抵抗
に関するものである。
に関するものである。
イオン注入抵抗は熱拡散抵抗に比べて高いシート抵抗値
が得られ、しかも抵抗値の均一性、制御などにおいてす
ぐれていることから多く使用されている。しかしながら
シート抵抗が高くなると一般に温度特性が悪くなるので
使用にあたって制限を受けている。Ｐ型半導体の抵抗率
は次式で与えられる。
が得られ、しかも抵抗値の均一性、制御などにおいてす
ぐれていることから多く使用されている。しかしながら
シート抵抗が高くなると一般に温度特性が悪くなるので
使用にあたって制限を受けている。Ｐ型半導体の抵抗率
は次式で与えられる。
ρ＝１／ｐｅａ・μ °°゛°°゛°
°（１）ｐ：抵抗率 （Ω・ｃｒｎ） ｐ：正孔濃度 （Ｃｒｎ） ｅ：電子電荷 （ｃｏｕｌ） μ：正孔移動度 （Ｃνｖ−ｓｅａ） 又、シート抵抗は ρ８− ρ／ｘｊ （Ω／口） ・
・・ ・・（２）Ｘコ ： 深さ （μｍ ） で与えられる。
°（１）ｐ：抵抗率 （Ω・ｃｒｎ） ｐ：正孔濃度 （Ｃｒｎ） ｅ：電子電荷 （ｃｏｕｌ） μ：正孔移動度 （Ｃνｖ−ｓｅａ） 又、シート抵抗は ρ８− ρ／ｘｊ （Ω／口） ・
・・ ・・（２）Ｘコ ： 深さ （μｍ ） で与えられる。
従来半導体抵抗の抵抗値は（１）式の自由キアリア濃度
、従って不純物濃度によって設定制御していた。例えば
高抵抗値は不純物濃度を下げて得ている。
、従って不純物濃度によって設定制御していた。例えば
高抵抗値は不純物濃度を下げて得ている。
以下に代表的な２例について、そのシート抵抗値と対応
するキアリア濃度の計算値の関係を示す。
するキアリア濃度の計算値の関係を示す。
例 ρ８ ＝６にΩ／口 ρｓ −＝２
ｏｏＱ／口ρ ＝１Ω・儒 ρ ＝０．０４Ω・
鑞ｐ ＝１．３Ｘ１０ｃ１ｎｐ ＝３．２５Ｘ１０
ｃ！ＩＬ−Ｆ記各値の算定にあたっては、共にμ爛ざ
治糾・ｓｅａ。
ｏｏＱ／口ρ ＝１Ω・儒 ρ ＝０．０４Ω・
鑞ｐ ＝１．３Ｘ１０ｃ１ｎｐ ＝３．２５Ｘ１０
ｃ！ＩＬ−Ｆ記各値の算定にあたっては、共にμ爛ざ
治糾・ｓｅａ。
Ｘｊ＝２．０ｐｍ、Ｔ＝３００にと仮定した。ここでμ
＝４ ａ ＯｃＪ／ｖ−ｓｅａは不純物濃度が十分少な
いところでの（す１ｏ１４♂）移動度が一定値に近づく
時（フォノン散乱のみ）の値である。しかしρ８二２０
ｏΩ／口の場合、イオン化不純物散乱による移動度の低
下が無視できないので実際の不純物濃度は上記計算値よ
り高い値通常、ｐΣ２．Ｏ×１０ｃｍ程度に選定しなけ
ればならない。
＝４ ａ ＯｃＪ／ｖ−ｓｅａは不純物濃度が十分少な
いところでの（す１ｏ１４♂）移動度が一定値に近づく
時（フォノン散乱のみ）の値である。しかしρ８二２０
ｏΩ／口の場合、イオン化不純物散乱による移動度の低
下が無視できないので実際の不純物濃度は上記計算値よ
り高い値通常、ｐΣ２．Ｏ×１０ｃｍ程度に選定しなけ
ればならない。
不純物濃度が低い時は、３００に付近ではキアリアは完
全に出払い、キアリア濃度はほとんど一定であるが、第
２図に示すように、キアリア（正孔）の移動度の方は３
００に付近の温度変化が大きい。この移動度の温度変化
のため（１）式から抵抗率の温度変化即ち抵抗値の温度
変化が犬となり、温度特性が悪くなる。この関係を上述
の２つの代表的なシート抵抗値についてそれぞれ対比し
て示すと、次の通りであることが知られている。
全に出払い、キアリア濃度はほとんど一定であるが、第
２図に示すように、キアリア（正孔）の移動度の方は３
００に付近の温度変化が大きい。この移動度の温度変化
のため（１）式から抵抗率の温度変化即ち抵抗値の温度
変化が犬となり、温度特性が悪くなる。この関係を上述
の２つの代表的なシート抵抗値についてそれぞれ対比し
て示すと、次の通りであることが知られている。
例 ρ８−５にΩ／口 ｐ８＝２００Ω／口
ｐ＝１．３Ｘ１６６酬カｐ サ２．０Ｘ１０１８ｒ”温
度範囲をＯ’Ｃ〜１ｏ○０Ｃとしだ時温度係数；１２０
ｏｏｐｐ岬〜 ２５００ｐ ｐ ｍ／Ｃｃ（上記移動度
の値は、Ｈ，に、Ｈｅｎ１ｓｈ ：５ｉｌｉｃｏｎ Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄａｔａによる）本発明は
、従来の構造の半導体抵抗、特に、高抵抗における上述
の問題点を改善し、半導体集積回路に用いて温度依存性
の小さい高抵抗値のものを実現できる半導体抵抗構造と
その製造方法を提供するものである。
ｐ＝１．３Ｘ１６６酬カｐ サ２．０Ｘ１０１８ｒ”温
度範囲をＯ’Ｃ〜１ｏ○０Ｃとしだ時温度係数；１２０
ｏｏｐｐ岬〜 ２５００ｐ ｐ ｍ／Ｃｃ（上記移動度
の値は、Ｈ，に、Ｈｅｎ１ｓｈ ：５ｉｌｉｃｏｎ Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄａｔａによる）本発明は
、従来の構造の半導体抵抗、特に、高抵抗における上述
の問題点を改善し、半導体集積回路に用いて温度依存性
の小さい高抵抗値のものを実現できる半導体抵抗構造と
その製造方法を提供するものである。
本発明は、高抵抗値の半導体抵抗を形成するにあたり、
Ｎ型エピタキシャル層にＮ型埋込み領域を設け、同埋込
み領域内にＰ型層をイオン注入形成したもので、このＰ
型層の不純物濃度を高くかつキャリア（正孔）濃度を低
くして、温度特性の良い高抵抗を得たものである。その
原理は、Ｎ型不純物でＰ型不純物を補償することにより
低正孔濃度を得、かつ全不純物濃度を高くできるので移
動度の温度変化を小さくすることができる。
Ｎ型エピタキシャル層にＮ型埋込み領域を設け、同埋込
み領域内にＰ型層をイオン注入形成したもので、このＰ
型層の不純物濃度を高くかつキャリア（正孔）濃度を低
くして、温度特性の良い高抵抗を得たものである。その
原理は、Ｎ型不純物でＰ型不純物を補償することにより
低正孔濃度を得、かつ全不純物濃度を高くできるので移
動度の温度変化を小さくすることができる。
以下本発明の実施例を示す。
例 ρｓ＝５にΩ／口の場合、以下のような不純物濃度
を設定すれば温度特性はρｌｌ−２００Ω／［１の場合
と同程度に改善される。
を設定すれば温度特性はρｌｌ−２００Ω／［１の場合
と同程度に改善される。
ｐ＝：Ｎ、 −ＮＤ：１．３Ｘ１０ （１ｍここで
ＨＡ： アクセプタ濃度 Ｎ、： ドナー濃度 Ｎ１＝１．０Ｘ１０ ｆｉ 、 Ｎ１）＝９．８
７Ｘ１０ ＣｍＨム（−Ｎ Ｄ ：１．９８７ Ｘｌ
０１８慕−３全不純物濃度 Ｎｔｏｔ ＝ ＨＡ ＋
ＮＤは、ρ＝２ｏｏ、１２／ｆｌの場合と同程度である
。
ＨＡ： アクセプタ濃度 Ｎ、： ドナー濃度 Ｎ１＝１．０Ｘ１０ ｆｉ 、 Ｎ１）＝９．８
７Ｘ１０ ＣｍＨム（−Ｎ Ｄ ：１．９８７ Ｘｌ
０１８慕−３全不純物濃度 Ｎｔｏｔ ＝ ＨＡ ＋
ＮＤは、ρ＝２ｏｏ、１２／ｆｌの場合と同程度である
。
即ち、ρＢ＝２００ΩＡ と同程度の温度特性をもつρ
、＝ｅｓＫΩ／口 を得るには、まず第１図（＆）に示
すように、Ｎ型エピタキシャル層１に９．ａ７ｘ１ｄ”
ｃＦＴ３の濃度のＮ型不純物をイオン注入してＮ型埋込
み領域２を形成する。次に第１図（ｂ）のように、この
Ｎ型埋込み領域２内に１．０×１０１８ＣＩｎ−３の濃
度のＰ梨不純物をイオン注入してＰ型層３を形成する。
、＝ｅｓＫΩ／口 を得るには、まず第１図（＆）に示
すように、Ｎ型エピタキシャル層１に９．ａ７ｘ１ｄ”
ｃＦＴ３の濃度のＮ型不純物をイオン注入してＮ型埋込
み領域２を形成する。次に第１図（ｂ）のように、この
Ｎ型埋込み領域２内に１．０×１０１８ＣＩｎ−３の濃
度のＰ梨不純物をイオン注入してＰ型層３を形成する。
壕だ、このＰ型層３は」二記Ｎ望埋込み領域２のぼ１域
からはみ出ても構わない。なお、第１図中、４は酸化シ
リコン膜、５は半導体基板である。
からはみ出ても構わない。なお、第１図中、４は酸化シ
リコン膜、５は半導体基板である。
以−にのようにして製造した半導体抵抗は、従来法によ
るものに比較して温度特性が約兇倍に改善され、高精度
で均一な半導体抵抗の実現に大きく寄与するものである
。
るものに比較して温度特性が約兇倍に改善され、高精度
で均一な半導体抵抗の実現に大きく寄与するものである
。
第１図（ａ） 、 （ｂ）は、本発明実施例の半導体抵
抗の製造過程を示す断面図、第２図は、各種不純濃度に
おけるシリコンの正孔移動度の温度依存性を示す特性図
である。 １・・・・・・Ｎ％エピタキシャル層、２・・印・Ｎ型
イオン注入領域、３・・・・・・Ｐ型イオン注入層。
抗の製造過程を示す断面図、第２図は、各種不純濃度に
おけるシリコンの正孔移動度の温度依存性を示す特性図
である。 １・・・・・・Ｎ％エピタキシャル層、２・・印・Ｎ型
イオン注入領域、３・・・・・・Ｐ型イオン注入層。
Claims (2)
- （１）Ｎ型層に設けたＮ型埋込み＠域内に、イオン注入
形成したＰ型層を設けて構成要素とすることを特徴とす
るイオン注入抵抗。 - （２）Ｎ型層にＮ型不純物をイオン注入してＮ型埋込み
領域を形成し、前記Ｎ型埋込み領域にＰ型不純物をイオ
ン注入してＰ型層を形成することを特徴とするイオン注
入抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195213A JPS5896761A (ja) | 1981-12-03 | 1981-12-03 | イオン注入抵抗およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195213A JPS5896761A (ja) | 1981-12-03 | 1981-12-03 | イオン注入抵抗およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896761A true JPS5896761A (ja) | 1983-06-08 |
| JPS6256668B2 JPS6256668B2 (ja) | 1987-11-26 |
Family
ID=16337336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195213A Granted JPS5896761A (ja) | 1981-12-03 | 1981-12-03 | イオン注入抵抗およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005114725A1 (ja) * | 2004-05-21 | 2005-12-01 | Omron Corporation | 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412879U (ja) * | 1987-07-14 | 1989-01-23 | ||
| JPS6412877U (ja) * | 1987-07-14 | 1989-01-23 |
-
1981
- 1981-12-03 JP JP56195213A patent/JPS5896761A/ja active Granted
Non-Patent Citations (2)
| Title |
|---|
| IEDM TECHNICAL DIGEST=1980 * |
| PHISICS AND TECHNOLOGY OF SEMICONDUCTOR DEVICES=1967 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005114725A1 (ja) * | 2004-05-21 | 2005-12-01 | Omron Corporation | 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6256668B2 (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wada et al. | Grain growth mechanism of heavily phosphorus‐implanted polycrystalline silicon | |
| US7238582B2 (en) | Semiconductor device and process of producing the same | |
| Dutoit et al. | Lateral Polysilicon p‐n Diodes | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| US4405932A (en) | Punch through reference diode | |
| SE511816C2 (sv) | Resistor innefattande en resistorkropp av polykristallint kisel samt förfarande för framställning av en sådan | |
| US3491325A (en) | Temperature compensation for semiconductor devices | |
| GB2061003A (en) | Zener diode | |
| JPS5896761A (ja) | イオン注入抵抗およびその製造方法 | |
| US6791161B2 (en) | Precision Zener diodes | |
| Lai et al. | Spreading-resistance temperature sensor on silicon-on-insulator | |
| CN101536177B (zh) | 适于形成半导体结型二极管器件的半导体晶片及其形成方法 | |
| US6709943B2 (en) | Method of forming semiconductor diffused resistors with optimized temperature dependence | |
| US3484658A (en) | Temperature compensated semiconductor resistor | |
| US2785095A (en) | Semi-conductor devices and methods of making same | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JPS5583256A (en) | Semiconductor integrated circuit | |
| US3666567A (en) | Method of forming an ohmic contact region in a thin semiconductor layer | |
| JPH0817845A (ja) | 半導体装置及びその製造方法 | |
| JPS5649554A (en) | Manufacture of semiconductor memory | |
| US3362856A (en) | Silicon transistor device | |
| CN105895622B (zh) | 多晶硅电阻及其制作方法 | |
| EP0345741A2 (en) | Method for manufacturing a semiconductive resistor | |
| JPS608623B2 (ja) | 半導体素子の製造方法 | |
| GB2182488A (en) | Integrated circuit resistors |