JPS5896762A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS5896762A JPS5896762A JP56195410A JP19541081A JPS5896762A JP S5896762 A JPS5896762 A JP S5896762A JP 56195410 A JP56195410 A JP 56195410A JP 19541081 A JP19541081 A JP 19541081A JP S5896762 A JPS5896762 A JP S5896762A
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductor layer
- layer
- trench conductor
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
- H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
- H10D84/406—Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体素子、特に利得制御および破壊強度の
向上を図ったバイポーラ形トランジスタに関するもので
ある。
向上を図ったバイポーラ形トランジスタに関するもので
ある。
高周波高出力用として利用されるこの種のバイポーラト
ランジスタの従来例を第１図に示しである。すなわち、
この第１図において、（１）はｎ形シリコン基板、（２
）はこの基板上に気相成長された第１のｎ層、（３）は
この第１のｎ層上に拡散、あるいはイオン注入などによ
って選択的に形成された第１のＰ層、（４）はこの第１
のＰ層上に同様に拡散。
ランジスタの従来例を第１図に示しである。すなわち、
この第１図において、（１）はｎ形シリコン基板、（２
）はこの基板上に気相成長された第１のｎ層、（３）は
この第１のｎ層上に拡散、あるいはイオン注入などによ
って選択的に形成された第１のＰ層、（４）はこの第１
のＰ層上に同様に拡散。
あるいはイオン注入などによって選択的に形成された第
２のｎ層、（５）はこれらの表面に形成された酸化膜、
（６）および（７）は前記層（４）および（３）に接続
された金あるいはアルミニウムなどからなるエミッタお
よびベース電極であシ、この構造によシいわゆるＮＰＮ
形バイポーラトランジスタを構成している。
２のｎ層、（５）はこれらの表面に形成された酸化膜、
（６）および（７）は前記層（４）および（３）に接続
された金あるいはアルミニウムなどからなるエミッタお
よびベース電極であシ、この構造によシいわゆるＮＰＮ
形バイポーラトランジスタを構成している。
そしてこのような高周波高出力用のバイポーラトランジ
スタにおいては、一般に高利得、高出力を得るために、
前記第１のＰ層（３）および第２のｎ層（４）の形成深
さは非常に浅く、これによって遍電圧励振、過大力励振
、負荷の異常などによ）極めて破壊し易い構造となって
おシ、この対策として従来は外部回路として自動出力制
御回路、いわゆるＡＰＣ回路などを伺加することによシ
、する出カレペルに達したときはトランジスタの入力レ
ベルを下げるなどの破壊に対する特別の考慮を払ってい
るのであるが、とのＡＰＣ回路についてもドライブ段の
電源電圧を降下しているために、発振などのトラブルが
往々にして発生するなどの不都合があった。
スタにおいては、一般に高利得、高出力を得るために、
前記第１のＰ層（３）および第２のｎ層（４）の形成深
さは非常に浅く、これによって遍電圧励振、過大力励振
、負荷の異常などによ）極めて破壊し易い構造となって
おシ、この対策として従来は外部回路として自動出力制
御回路、いわゆるＡＰＣ回路などを伺加することによシ
、する出カレペルに達したときはトランジスタの入力レ
ベルを下げるなどの破壊に対する特別の考慮を払ってい
るのであるが、とのＡＰＣ回路についてもドライブ段の
電源電圧を降下しているために、発振などのトラブルが
往々にして発生するなどの不都合があった。
この発明は従来のこのような欠点に鑑み、バイポーラト
ランジスタのエミッタ側に電界効果トランジスタを接続
して、その破壊強度を向上させるようにしたものである
。
ランジスタのエミッタ側に電界効果トランジスタを接続
して、その破壊強度を向上させるようにしたものである
。
以下、この発明の一実施例につき、第２図および第３図
を参照して詳細に説明する。
を参照して詳細に説明する。
第２図はこの実施例を適用したＮＰＮ形バイポーラトラ
ンジスタの構成を示している。この第２図中、前記第１
図と同一符号は同一または相当部分を表わしておシ、こ
の実施例では前記従来例において、第１のｎ層（２）上
に第１のＰ層（３）と同時に第２のＰ ＩＦ！ｔ （８
）を形成させ、この第２のＰ層（８）にエミッタ電極（
６）を接続させると共に、酸化膜（５）を介して金属か
らなるゲート電極（９）を設けたものである。
ンジスタの構成を示している。この第２図中、前記第１
図と同一符号は同一または相当部分を表わしておシ、こ
の実施例では前記従来例において、第１のｎ層（２）上
に第１のＰ層（３）と同時に第２のＰ ＩＦ！ｔ （８
）を形成させ、この第２のＰ層（８）にエミッタ電極（
６）を接続させると共に、酸化膜（５）を介して金属か
らなるゲート電極（９）を設けたものである。
この実施例構成での等価回路を第３図に示しておシ、結
局、この実施例では、バイポーラトランジスタのエミッ
タ側に電界効果トランジスタを接続した構造となる。
局、この実施例では、バイポーラトランジスタのエミッ
タ側に電界効果トランジスタを接続した構造となる。
従ってこの発明によるときは、バイポーラトランジスタ
のエミッタ側に電界効果トランジスタを接続させ、その
ゲート電極に外部から任意の電圧を印加できる構成にな
っているために、過大力励振、過電圧印加時には、印加
電圧を上げエミッタ電流を減少させて、バイポーラトラ
ンジスタを破壊から守ることができ、またゲート電極へ
の印加電圧を変化させて、バイポーラトランジスタの利
得を任意に制御し得るなどの特長を有するものである。
のエミッタ側に電界効果トランジスタを接続させ、その
ゲート電極に外部から任意の電圧を印加できる構成にな
っているために、過大力励振、過電圧印加時には、印加
電圧を上げエミッタ電流を減少させて、バイポーラトラ
ンジスタを破壊から守ることができ、またゲート電極へ
の印加電圧を変化させて、バイポーラトランジスタの利
得を任意に制御し得るなどの特長を有するものである。
第１図は従来のバイポーラトランジスタの概要構成を示
す断面図、第２図はこの発明の一実施例を適用したバイ
ポーラトランジスタの概要構成を示す断面図、第３図は
第２図構成の等価回路図である。 （１）・・・・ｎ形シリコン基板、Ｃ２）・・・・第１
のｎ層、（３）・・・・第１のＰ層、（４）・・・・第
２のｎ層、（５）・・・・酸化膜、（６）・・・・エミ
ッタ電極、（７）・・・・ペース電極、（８）・・・・
第２のＰ層、（９）・・・・ゲート電極。 代理人 葛野信−（外１名） 第１図 第２図 第３図
す断面図、第２図はこの発明の一実施例を適用したバイ
ポーラトランジスタの概要構成を示す断面図、第３図は
第２図構成の等価回路図である。 （１）・・・・ｎ形シリコン基板、Ｃ２）・・・・第１
のｎ層、（３）・・・・第１のＰ層、（４）・・・・第
２のｎ層、（５）・・・・酸化膜、（６）・・・・エミ
ッタ電極、（７）・・・・ペース電極、（８）・・・・
第２のＰ層、（９）・・・・ゲート電極。 代理人 葛野信−（外１名） 第１図 第２図 第３図
Claims (1)
- シリコン基板上に第１のｎまたはＰ形溝電層を形成する
と共に、この第１のｎまたはＰ形溝電層に相互に独立し
た第１および第２のＰまたはｎ形溝電層を選択形成させ
、またこの第１のＰまたはｎ形溝電層に第２０ｎｔたは
Ｐ形溝電層を形成させ、さらに前記第１のＰまたはｎ形
溝電層にベース電極、第２のｎまたはＰ形溝電層と第２
のＰまたはｎ形溝電層とを接続するエミッタ電極、およ
び第２のＰまたはｎ形溝電層の一部に酸化膜を介してゲ
ート電極を、それぞれに設けて構成したことを特徴とす
る半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195410A JPS5896762A (ja) | 1981-12-03 | 1981-12-03 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195410A JPS5896762A (ja) | 1981-12-03 | 1981-12-03 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896762A true JPS5896762A (ja) | 1983-06-08 |
Family
ID=16340631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195410A Pending JPS5896762A (ja) | 1981-12-03 | 1981-12-03 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896762A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022665A (ja) * | 1987-12-22 | 1990-01-08 | Sgs Thomson Microelettronica Spa | 集積半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5276884A (en) * | 1975-12-22 | 1977-06-28 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPS5333071A (en) * | 1976-09-09 | 1978-03-28 | Nec Corp | Complementary type insulated gate semiconductor circuit |
-
1981
- 1981-12-03 JP JP56195410A patent/JPS5896762A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5276884A (en) * | 1975-12-22 | 1977-06-28 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPS5333071A (en) * | 1976-09-09 | 1978-03-28 | Nec Corp | Complementary type insulated gate semiconductor circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022665A (ja) * | 1987-12-22 | 1990-01-08 | Sgs Thomson Microelettronica Spa | 集積半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337474A (en) | Semiconductor device | |
| JPH0936307A (ja) | Ｍｏｓキャパシタ | |
| JPH0378787B2 (ja) | ||
| JPS5896762A (ja) | 半導体素子 | |
| US5466959A (en) | Semiconductor device for influencing the breakdown voltage of transistors | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JPS6211787B2 (ja) | ||
| JPS62273771A (ja) | 半導体デバイス | |
| US3242551A (en) | Semiconductor switch | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS6158262A (ja) | 半導体装置 | |
| JPH06310658A (ja) | 半導体集積回路装置 | |
| JPS61260674A (ja) | 電圧制御可変電流増幅率バイポ−ラトランジスタ | |
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPS58222569A (ja) | 複合半導体装置 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPS60136249A (ja) | 半導体装置 | |
| JPS6355223B2 (ja) | ||
| JPS6128224B2 (ja) | ||
| JPS63204636A (ja) | 半導体装置 | |
| JPS604258A (ja) | 半導体装置の構造 | |
| JPS62252972A (ja) | 半導体装置 | |
| JPH05129528A (ja) | バイポーラ型集積回路装置 | |
| JPH02272757A (ja) | 半導体集積回路装置 |