JPS5896764A - ゲ−トタ−ンオフサイリスタ - Google Patents

ゲ−トタ−ンオフサイリスタ

Info

Publication number
JPS5896764A
JPS5896764A JP56194762A JP19476281A JPS5896764A JP S5896764 A JPS5896764 A JP S5896764A JP 56194762 A JP56194762 A JP 56194762A JP 19476281 A JP19476281 A JP 19476281A JP S5896764 A JPS5896764 A JP S5896764A
Authority
JP
Japan
Prior art keywords
layer
emitter
concentration
turn
emitter layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56194762A
Other languages
English (en)
Inventor
Akio Nakagawa
明夫 中川
Hiromichi Ohashi
弘通 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56194762A priority Critical patent/JPS5896764A/ja
Publication of JPS5896764A publication Critical patent/JPS5896764A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00Thyristors
    • H10D18/60Gate-turn-off devices 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60Impurity distributions or concentrations

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は他のサイリスクの特性を損うことなく、最大ゲ
ートターンオフ1場&電流の増大を図ったゲートターン
オフサイリスタに関する。
〔発明の技術的背景〕
ゲートターンオフサイリスク (以下GTOと略す)は
兜1図に示すように、陰極6に梯するfII カラ、P
 エミ) l h 7 % NベースIvI2、Pベー
ス層3、Nエミツタ層側4と導電1型が交互に異なる4
層構造のスイッチング素子で、Nエミツタ層4に接して
陰極7が設けてあり、陰@A7FiPベース層3に接す
るゲートa、極5に囲゛まれている。陽極6と陰極7の
tIJには、負荷8を介して電源が接続される。GTO
1jケーl唖−陰極間に正および負のゲートパルヌを選
択的に印加することにより、オン、オン動作することが
できるすぐれた特徴を有している。従って強制転流方式
によってターンオフする(・ε米ノサイリスタと比較し
て、電画の大幅な小型化、高効率化が可能となるばかり
か、信頼性が筒く、経済性の1ぐれfC電力変換装電炉
夾現できる。
このよりなGTOの設計にあたりl髪なことは、オン電
圧、ターンオン特性など、従来のサイリスクの特性を損
うことなく、負のケートパルスでターンオフで籾る最大
陽極電流IA’lC)(max)を大きくすることであ
る。■ATO(max )を大きくする代表的な方法と
して、従来の2つの方法が知られ一〇いる。第1の方法
に、第1図において、Pイー2層3のシート抵抗ρ と
Nエミツタ層4とPベース層3間の接合部J、の逆降臘
電圧VJ1の比V、、/ρ8を大きくする方法である。
GT(ljV、、/ρ8 を大金くするとI ATO(
maX)がは’fVJ、/ρ8 に比例して増大する。
納2の方法に、Nベース泗2の幅WNBを大きくする方
法である。WNBを大きくすると■AT。(max) 
 はこれに比例して増大する。
〔背原技術の問題点〕
前記第1の方法は次のような難点があった。
■、1/ρ8は一般にPイー2層3の不純物音を大きく
しρ8を小さくすることによシ、大きくするから、その
結末として、Nエミツタ層4からPイー2層3への電子
の注入が者しく減少する。
そのためラッチング電流の増加や定常時のオン電圧が陽
極電流の増加とともに、急激に上昇するいわゆるオン電
圧異常現象発生の原因となっていた。
また、前記第2の方法には、次のような問題があった。
即ちWNBを大きくすると、(1)定常オン電圧が増加
する、(2)Nベース麺を充分に導電変調する時間が大
きくなり、ターンオン時間が増大する、など従来サイリ
スクの重要な特性が犠牲になった。
〔発明の目的〕
本発明は上記事情を考慮してなされたもので、その目的
とするところは、従来のサイリスクの諸物件を損うこと
なく I ATO(max)  の大幅な増大を図った
GTOを提供することである。
〔発明の概歎〕
本発明は、Pエミツタ層を、低不純物濃度の第1のエミ
ッタノーと、これより浅く、ターンオフ時に十分な1流
v17度を維持するに足る高不純物濃度の第2のエミッ
タノーの2鳩がら構成して、−ヒl己の目的金運縁、し
たものである。
捷す、本発明の基礎となった実験および理論的検討結来
金評細に説明する。@透したように、I ATO(ma
x)  u WN Bに比例して増加するが、この現象
に次のような理由に基づいていることカミ判明している
。すなわち、第1図において、GTOのケート〜、極5
に負のケートパルスを印加すると陰極7の中心脚A A
’に向って、幅方向に導通領域の責白少が起る。GTO
は角のゲート電、流が流れるPイー2層3の横方向抵抗
やNエミッタノ−4の不純物紮の面内分布に多少のバラ
ツギがあるため、各部のターンオフのt、’b’:行ス
ピードにバラツキが生じる。従ってターンオフ時の陽極
電流密度がセ11えは飼100 A/α2程度以上にな
ると、ターンオフの遅い領域にl物極電流の果中か起る
。この亀I&来中&li分のTh、流allはばG1゛
0の陽極−隔極間電圧に比τ・+lして増大することが
夷鋏的に確かめられている。すなわち、電流集中洲5分
の篭流缶度をJ8とし、陶体5−陰極間電圧をeaとす
るとJaは Ja = K・e     ・・・・・・・・・(1)
と腎ける。従ってこの領域で発生する柘力損失PにP 
=K e a ”となるから、ジュール熱が!6生する
実効へベース幅をWNB(eff)とすると温度上昇Δ
Tは となる。Δ′rが素子によって決定でれるある許容値Δ
’I’ (max)をこすと電流葉中部分で熱集中、い
わゆるホットスポットが起り、GTOは最終的VCは破
壊する。発明者らがおこなった実験によれは、ΔT (
max) Id、約300 ’Oであった。
第2図にゲートターンオフ期間中のG ’I” 017
)代表的な陽極電、圧81−極一流18の波形をケ−)
 %]、流1gと共に示す。負ケートパルスがケート1
1、極に印加され、蓄積時間T、と吋−ばれる期間を迦
ぎると降下時間Tfに入り、1−極亀流i げ加減に減
少し、それに伴い陽極ち庄e8が上昇する。−下萌出]
中の111亀h’、 e aは次のように近似できる。
ここで、Tfは降下時間、VBはt源電圧である。(3
)式を(2)式に代入するとΔ1′rユ次のようになる
WN B (eff)CK V Bと考えられるから、
(4)式はΔT(XK・■BIITf ・・・・・・・
・・・・・・・・・・・(5)となる。負荷抵わ1.を
R,ゲートターンオフ陽極を流を■  とするとV  
=R・工   となるかATOB       ATO ら(5)式に次のように変形できる。
ΔTC(K・R拳工λTOIITf・・・・・・・・・
・・・(6)ΔT−ΔT (max)となるとI AT
O−IATO(maX)になるから と力る。発明者らがりこなった冥軟によれ釦、IATO
の変化に対するTfの変化げシト常に小さく、定数とみ
なせるからI ATO(max)  けKに反片?11
する。(7)式から明らかなようにI ATO(rna
x)を増大させるf?′XはKをできるだけ/」\6く
しなくてにならないことがわかる。数値計算モデルを用
いた理論的な検WHによれσには次のように近似できる
K−A/VvNB   ・・・・・・・・・・・・・・
・ (8)ここでAI−を定数でちる。(8)式を(7
)式へ代入すると I ATo (max ) (W N Bなる囲体が祷
られΦ0 (8)式に小しであるようにKがW′NBVC反比例す
るのは仄のような理由による。第3凶けGTOの深さ方
りの不純物分イb(夷紛)と篭流果中領域の過剰キャリ
ア分布(破線)全eaをパラメータにしてN1典した結
果を模式的に示したものである。同図から明らかなよう
にeaが増加すると中央接合sJtに近い部分から過剰
キャリアが排出され、高電界領域が拡がる。この時、G
TOを流れる電流密度J&に陽極側のPエミッタjIl
# 1の高キャリア密服の部分から、高電界#竣へのキ
ャリア密度の傾斜に比例する。eaO値が決定されると
過剰キャリア排出領域の幅は決定されるからWNB の
大きいほどキャリア密度の傾斜はゆるくなり、電流密度
は低下する。
これは(8)式においてWNI3 が大きくなるとKが
小さくなり、その結果(1)式におい°[Jaが不埒く
なることを意味する。
本発明r1以上の実験的、ljU論市な考##に基づい
てなさlしたもので、前述のように、Pエミツタ層を、
低不IMl物a度の第1のエミッタI曽とこれより洩い
洞不純vtA一度の第2のエミツタ層とから組成うる。
このようにすると、定常オン動作時には第1のエミツタ
層がキャリアを注入するエミツタ層としての機能を果た
し、本来のNベース層の幅がそのままNベース幅として
創作する。そしてターンオフ萌には、%流束中領域で低
不純物か度の−41のエミツタ層はエミツタ層としての
機能をJA−、たざなくなり、代って〜1不利;物奴匿
の紀2のエミッタ屓がキャリアを注入するエミッタIく
としての機能を来すことになも即すこのとき、k%1の
エミッタmは4価的にペース領域となり、実効的なNベ
ース幅が大きくなる。この結果、最大ゲートターンオフ
陽極電流I ATO(nlaX )  の大きい%性が
得られることになる。
本発明において、第1のエミツタ層の不純物濃度は5 
X 10I7/Lが 以下であることが望ましく、また
第2のエミッタ)噌の不純物濃度(」これより大きく、
例えは1x lo”/(3!以上とすれはよい。この場
合、帛2のエミッターの表面一度が陽極とのオーミック
コンタクトをとるのに十分でなけれは、紀2のエミッタ
層緘面に丈に尚不純4i121捜吸j−を設けてもよい
〔九四の効果〕
不先明によれは、ターンオフ時に′a流集果中領域実効
的なNベース幅を太@<−jることができ、最大ゲート
ターンオフ11i流f ATO(ma蜀を増大すること
ができる。しかも本発明では、定常動作時の笑効ト1ベ
ース幅は本来のNベース層の幅であるから、順方向阻止
電圧、オン電圧、スイッチング特性など他のサイリスタ
特性を何ら損うことはない。
〔発明の実施例〕
本@門の一実施例のGTOの不純物(11km分布およ
びターンオフ時の退寮lキャリア分布を第3図に附LE
、さ忙て紹4図に示す。同図に示しであるように、Pエ
ミツタ層1は、不純物分布の徐さが大きく、濃度の低い
弗1のエミツタ層11と、不純物分布の陳さが小嘔く、
改駄の篩い第2のエミツタ層12とからhaδれている
GTOの定格平均′#iL流暫良は、一般に50〜20
0 A/cIrL”  @ljにあり、この時に、PN
PNサイリスタ機造のPエミツタ層から注入される正孔
濃度は1〜2 X 1017Lm−” (らいである。
組4図に示しであるように不発ゆ1の実施例・では1第
1のエミツタ層11に深ちをW、い、十W、、□とし、
= #Cpを5810”cIrL−a  Kして6す、
上記定格平均電流密度を維持するのに必禦なエミッタと
して充分な不純物濃度を有し、多数のキャリアをNベー
ス層2へ注入できる。この状態では第4図において、W
NBがNベース幅として板前する。一方、第2のエミッ
タ)912は深さをWP8□とし、I#度をC;=I 
X 10” としている。i11述したように、ケート
ターンオフ時に発生する%@、集中領域の箋、流蕾度−
はlXl0’〜2×104A/crfL2  にも達す
る。この鞘流を流す次め、1×10cIrL 以上の正
孔をPエミッタから注入してやらなくてはならない。そ
のため第1のエミッタJ*11に一1Pエミッタとして
機能しなくなり、鍋磯度の止孔が翫2のエミツタ層12
から注入されるようになるOそのM釆−集果中領域では
、第1のエミッタJ@ t 7ねベース匍域と考λてよ
いから実効Nベース@はWN8となる。
こうして本実施←1によれは、定常11作時におけるN
ベース幅を大趣くシないで、ケートターンオフ時の実効
Nベース幅を大幅に増加することができるから、定常オ
ン電圧V。n1タ一ンオン時間などのサイリスタ特性を
損うことなくI ATO(maX)  の増加をはかる
ことができる。
第3図において、WNB= 150 ttrn、 WP
、、 =50ttm、 Cp= 1 x 10”のGT
OでI ATO(mJLX)=20OA、Von=1.
5〜1.6Vであったものが、第4図の実施例で、WN
B=150μm5ep=5× 101フ、   C,;
=1xlO、W、、=50ttm。
W、、=20μ扉とした場合、I ATO(max) 
= 450〜500A、V  =1.5〜1.6V  
となり、オン電n 圧を損うことなく 、I ATOCmaX)を大幅に改
魯することか可能になった。
本丸1のもう一つの9e: 7M vI+を第4凶に釣
応塾ぜて#85図に示す。同図にかいてNベース)*F
、r。
Pエミッタhitから陥れた部分を低不和i物磯良の第
1のべ一2層21とし、PエミッタJvk側の部分に不
純物濃度の商い第2のベース膚22を設けている。この
ようにするとよく知られている!!5KNベースmWN
Bを増加させないでも順方向阻止電圧を大幅に収嵜でき
る。本*bVCよっても、第1のエミッタ鳩tzf設け
ることにより、ゲートターンオフ時の笑幼Nベース帽を
大きくすることができるから、オン電圧、スイッチング
特性かすぐれたI ATO(max)  の大きな高耐
圧GTOが実現できる。
尚、本発明は、上記実施例に限定されるものではない。
例えば本発明を実施したPエミッタIすの一地にNベー
ス層と陽極との短a仰を設けた、いわゆるアノードショ
ーテッド型G ’I’ 0においても本発明の効果が@
御できることdいうまでもないo’llするに不発明の
非旨を逸脱しない範囲で糎々変形して実施することがで
きる。
4.し、IIIMIの押手な銃側 第1凶は一般的lクートノーン万フザイリスタの44漬
會小す凶、第2凶番クゲートターンオフ時の電圧、穎流
技形を示す凶、第3凶は伝来のG T Oでの不純物分
イ1】と’tJa、 rt集中穎城のキャリア分イ11
の変化をj・す図、狗4図(ヴ渾%ゆ1の一実施151
10G ’l’ 0での不純物か曲と籍61+)系中領
域のキャリア分布の変化を示す図、第5図a、1mの実
施ν11のGTOでの不純1分/F5と知流染中領域の
キャリア分布の変化音2トす図でt’ノる。
!・・・Pエミツメノ1.2・・・Nベースノ曽、3・
・・Pベース1v14・・・Nエミッタ)k、b・・・
ケー11m、6 ・・・ I榊う 小ν1、 7 ・・
・ 陰七V 1  ノ  I ・・・ &→ l の 
エ ミ ツ タ ノー―、12・・・紬2のエミツク増

Claims (3)

    【特許請求の範囲】
  1. (1)導を型を交互に異ならせて積層した形の4つの半
    導体層からなるケートターンオフサイリスタにおいて、
    陽極側のエミツタ層を、不純物分布の深さが大きく、濃
    度が低い第1のエミッタ〜と、不純物分布の深さが小さ
    く、ターンオフ時に十分な電流密度を維持するに足る高
    い濃度の第2のエミツタ層とから構成したことを%tと
    するゲートターンオフサイリスタ。
  2. (2)  前記第1のエミツタ層の不純物+![を5×
    10 ”7cm3  以下にし、第2のエミツタ層の不
    純物濃度をそれ以上にした特許請求の範囲第(1)項記
    載のゲートターンオフサイリスタ。
  3. (3)前記エミツタ層に一従するベース層のうちエミツ
    タ層側の領域の不純物濃度を他の領域より高くした特許
    請求の範囲第(1)項記載のゲートターンオフサイリス
    タ。
JP56194762A 1981-12-03 1981-12-03 ゲ−トタ−ンオフサイリスタ Pending JPS5896764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56194762A JPS5896764A (ja) 1981-12-03 1981-12-03 ゲ−トタ−ンオフサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56194762A JPS5896764A (ja) 1981-12-03 1981-12-03 ゲ−トタ−ンオフサイリスタ

Publications (1)

Publication Number Publication Date
JPS5896764A true JPS5896764A (ja) 1983-06-08

Family

ID=16329808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56194762A Pending JPS5896764A (ja) 1981-12-03 1981-12-03 ゲ−トタ−ンオフサイリスタ

Country Status (1)

Country Link
JP (1) JPS5896764A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4951884A (ja) * 1972-06-09 1974-05-20
JPS5021345A (ja) * 1973-06-27 1975-03-06
JPS5099481A (ja) * 1973-12-28 1975-08-07
JPS5186983A (en) * 1974-12-23 1976-07-30 Bbc Brown Boveri & Cie 2 tsunoanteijotaiojusuru koshuhayo no handotaisoshi
JPS55165675A (en) * 1979-06-11 1980-12-24 Toshiba Corp Thyristor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4951884A (ja) * 1972-06-09 1974-05-20
JPS5021345A (ja) * 1973-06-27 1975-03-06
JPS5099481A (ja) * 1973-12-28 1975-08-07
JPS5186983A (en) * 1974-12-23 1976-07-30 Bbc Brown Boveri & Cie 2 tsunoanteijotaiojusuru koshuhayo no handotaisoshi
JPS55165675A (en) * 1979-06-11 1980-12-24 Toshiba Corp Thyristor

Similar Documents

Publication Publication Date Title
US10892352B2 (en) Power semiconductor device
JP6319057B2 (ja) 逆導通型半導体装置
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP3356644B2 (ja) 半導体整流装置の駆動方法
KR20130100144A (ko) 역-도통 전력 반도체 디바이스
JP2008205500A (ja) 絶縁ゲート型半導体装置
CN105679819A (zh) 一种逆导型mos栅控晶闸管及其制作方法
JP2002100770A (ja) 絶縁ゲート型半導体装置
JP6806213B2 (ja) 半導体素子
JPS609668B2 (ja) サイリスタ
JPS6040193B2 (ja) トライアツク
JPS5986260A (ja) ゲ−トタ−ンオフサイリスタ
JP2008021918A (ja) 半導体装置
WO2020129186A1 (ja) 半導体装置
JPS5896764A (ja) ゲ−トタ−ンオフサイリスタ
CN104779279A (zh) 一种能抑制负阻效应的rc-igbt
JP6739659B2 (ja) 半導体装置
CN111193417B (zh) 开关元件的控制装置
CN103872053B (zh) 一种ti‑igbt器件
JP3617950B2 (ja) 半導体素子
CN118339656A (zh) 半导体器件和用于操作半导体器件的方法
JP3617938B2 (ja) 半導体素子
CN104979379A (zh) 半导体器件的集电极结构及ti-igbt
JP4130643B2 (ja) 半導体素子
JP5804494B2 (ja) 半導体装置及びその駆動方法